JPH0710061B2 - 多重分離回路 - Google Patents
多重分離回路Info
- Publication number
- JPH0710061B2 JPH0710061B2 JP15649387A JP15649387A JPH0710061B2 JP H0710061 B2 JPH0710061 B2 JP H0710061B2 JP 15649387 A JP15649387 A JP 15649387A JP 15649387 A JP15649387 A JP 15649387A JP H0710061 B2 JPH0710061 B2 JP H0710061B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- order group
- group signal
- output
- multiplexing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多重分離回路に関し、特に多重変換回路のモニ
タ方式に関するものである。
タ方式に関するものである。
高い信頼性を必要とする通信装置においては、ｎ個の現
用の多重変換回路および伝送路に対して予備の多重変換
回路および伝送路を設け、通常状態においては予備の多
重変換回路で現用の多重変換回路をモニタすることが行
なわれていた。
用の多重変換回路および伝送路に対して予備の多重変換
回路および伝送路を設け、通常状態においては予備の多
重変換回路で現用の多重変換回路をモニタすることが行
なわれていた。
（ｎ＋１）個の多重化部（多重変換回路）を１個の予備
の分離部でモニタする方式としては、従来、第２図に示
すように、（ｎ＋１）個の多重化部１〜２の特定の１個
の出力を（ｎ＋１）個の分離部３〜４のうちの予備の分
離部の入力に与え、多重化前の低次群信号と分離後の低
次群信号をビット比較する方式が用いられている。第２
図において、１は１番目の多重化部、２は（ｎ＋１）番
目の多重化部、３は１番目の分離部、４は（ｎ＋１）番
目の多重化部、５は比較回路である。
の分離部でモニタする方式としては、従来、第２図に示
すように、（ｎ＋１）個の多重化部１〜２の特定の１個
の出力を（ｎ＋１）個の分離部３〜４のうちの予備の分
離部の入力に与え、多重化前の低次群信号と分離後の低
次群信号をビット比較する方式が用いられている。第２
図において、１は１番目の多重化部、２は（ｎ＋１）番
目の多重化部、３は１番目の分離部、４は（ｎ＋１）番
目の多重化部、５は比較回路である。
上述したような従来の方式では、多重化部を予備の分離
部でモニタしている間は予備の伝送路からの信号を受信
できないために、予備の伝送路からの信号の誤り検出が
できないという問題があった。
部でモニタしている間は予備の伝送路からの信号を受信
できないために、予備の伝送路からの信号の誤り検出が
できないという問題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、予備の伝送路から入力される信
号の誤り検出をすると同時に、現用の多重化部のモニタ
をも可能とする多重分離回路を提供することにある。
の目的とするところは、予備の伝送路から入力される信
号の誤り検出をすると同時に、現用の多重化部のモニタ
をも可能とする多重分離回路を提供することにある。
このような問題点を解決するために本発明は、ｎ対１の
冗長構成の多重分離回路において、多重化回路と符号化
回路とから構成された（ｎ＋１）個の多重化部と、同期
および復号回路と選択回路と分離回路とから構成された
（ｎ＋１）個の分離部と、比較回路とを備え、多重化回
路は入力低次群信号を高次群信号に多重化して高次群信
号および同期パルスをモニタ信号として出力し、符号化
回路は多重化回路からの高次群信号を誤り検出符号に変
換して伝送路に送出し、同期および復号回路は伝送路か
ら入力される高次群信号のフレーム同期を確立し高次群
信号と同期パルスを出力すると同時に誤り検出を行な
い、選択回路は同期および復号回路から出力される高次
群信号および同期パルス又は（ｎ＋１）個の多重化部か
ら出力される（ｎ＋１）個の高次群信号および同期パル
スの一対を選択して出力し、分離回路は選択回路からの
高次群信号および同期パルスを出力低次群信号に変換
し、比較回路は入力低次群信号と出力低次群信号のビッ
ト比較を行ない誤りの有無を判定するようにしたもので
ある。
冗長構成の多重分離回路において、多重化回路と符号化
回路とから構成された（ｎ＋１）個の多重化部と、同期
および復号回路と選択回路と分離回路とから構成された
（ｎ＋１）個の分離部と、比較回路とを備え、多重化回
路は入力低次群信号を高次群信号に多重化して高次群信
号および同期パルスをモニタ信号として出力し、符号化
回路は多重化回路からの高次群信号を誤り検出符号に変
換して伝送路に送出し、同期および復号回路は伝送路か
ら入力される高次群信号のフレーム同期を確立し高次群
信号と同期パルスを出力すると同時に誤り検出を行な
い、選択回路は同期および復号回路から出力される高次
群信号および同期パルス又は（ｎ＋１）個の多重化部か
ら出力される（ｎ＋１）個の高次群信号および同期パル
スの一対を選択して出力し、分離回路は選択回路からの
高次群信号および同期パルスを出力低次群信号に変換
し、比較回路は入力低次群信号と出力低次群信号のビッ
ト比較を行ない誤りの有無を判定するようにしたもので
ある。
本発明においては、予備の伝送路から入力される信号の
誤りの有無を判定すると同時に（ｎ＋１）個の多重化部
をモニタすることができる。
誤りの有無を判定すると同時に（ｎ＋１）個の多重化部
をモニタすることができる。
第１図は、本発明に係わる多重分離回路の一実施例を示
す系統図である。（ｎ＋１）個の多重化部１〜２はそれ
ぞれ多重化回路６と符号化回路７とで構成される。入力
された低次群信号は多重化回路６により高次群信号ａに
多重化される。これと同時に高次群信号ａはフレームパ
ルス（同期パルス）ｂと共にモニタ信号として出力さ
れ、また符号化回路７（例えばCRC符号化回路）により
誤り検出の可能な符号に変換され、伝送路に出力され
る。
す系統図である。（ｎ＋１）個の多重化部１〜２はそれ
ぞれ多重化回路６と符号化回路７とで構成される。入力
された低次群信号は多重化回路６により高次群信号ａに
多重化される。これと同時に高次群信号ａはフレームパ
ルス（同期パルス）ｂと共にモニタ信号として出力さ
れ、また符号化回路７（例えばCRC符号化回路）により
誤り検出の可能な符号に変換され、伝送路に出力され
る。
（ｎ＋１）個の分離部３〜４は同期および復号回路８、
選択回路９、分離回路10から構成される。伝送路から入
力される高次群信号は同期および復号回路８でフレーム
同期を確立すると同時に誤り検出（例えばCRCチェッ
ク）が行なわれ、高次群信号ｃと同期パルスｄが選択回
路９に出力される。モニタ状態においては、選択回路９
は（ｎ＋１）個の多重化回路１〜２からの高次群信号ａ
とフレームパルスｂの一対を選択して分離回路10に送出
し、分離回路10は高次群信号ａを出力低次群信号に分離
する。入力低次群信号と出力低次群信号は比較回路５に
よりビット比較され、多重化回路６がチェックされる。
選択回路９、分離回路10から構成される。伝送路から入
力される高次群信号は同期および復号回路８でフレーム
同期を確立すると同時に誤り検出（例えばCRCチェッ
ク）が行なわれ、高次群信号ｃと同期パルスｄが選択回
路９に出力される。モニタ状態においては、選択回路９
は（ｎ＋１）個の多重化回路１〜２からの高次群信号ａ
とフレームパルスｂの一対を選択して分離回路10に送出
し、分離回路10は高次群信号ａを出力低次群信号に分離
する。入力低次群信号と出力低次群信号は比較回路５に
よりビット比較され、多重化回路６がチェックされる。
以上説明したように本発明は、同期および復号回路から
出力される高次群信号および同期パルス又は（ｎ＋１）
個の多重化部から出力される（ｎ＋１）個の高次群信号
および同期パルスの一対を選択し、選択された高次群信
号および同期パルスを出力低次群信号に変換し、入力低
次群信号と出力低次群信号とのビット比較を行ない、こ
の比較により誤りの有無を判定することにより、予備の
伝送路から入力される信号の誤り検出をすると同時に
（ｎ＋１）個の多重化部をモニタすることができ、従っ
て、信頼性の高い通信装置の構成が可能となる効果があ
る。
出力される高次群信号および同期パルス又は（ｎ＋１）
個の多重化部から出力される（ｎ＋１）個の高次群信号
および同期パルスの一対を選択し、選択された高次群信
号および同期パルスを出力低次群信号に変換し、入力低
次群信号と出力低次群信号とのビット比較を行ない、こ
の比較により誤りの有無を判定することにより、予備の
伝送路から入力される信号の誤り検出をすると同時に
（ｎ＋１）個の多重化部をモニタすることができ、従っ
て、信頼性の高い通信装置の構成が可能となる効果があ
る。
第１図は本発明に係わる多重分離回路の一実施例を示す
系統図、第２図は従来の多重分離回路を示す系統図であ
る。 1,2…多重化部、3,4…分離部、５…比較回路、６…多重
化回路、７…符号化回路、８…同期および復号回路、９
…選択回路、10…分離回路。
系統図、第２図は従来の多重分離回路を示す系統図であ
る。 1,2…多重化部、3,4…分離部、５…比較回路、６…多重
化回路、７…符号化回路、８…同期および復号回路、９
…選択回路、10…分離回路。
Claims (1)
- 【請求項１】ｎ対１の冗長構成の多重分離回路におい
て、多重化回路と符号化回路とから構成された（ｎ＋
１）個の多重化部と、同期および復号回路と選択回路と
分離回路とから構成された（ｎ＋１）個の分離部と、比
較回路とを備え、前記多重化回路は入力低次群信号を高
次群信号に多重化して高次群信号および同期パルスをモ
ニタ信号として出力し、前記符号化回路は前記多重化回
路からの高次群信号を誤り検出符号に変換して伝送路に
送出し、前記同期および復号回路は伝送路から入力され
る高次群信号のフレーム同期を確立し高次群信号と同期
パルスを出力すると同時に誤り検出を行ない、前記選択
回路は前記同期および復号回路から出力される高次群信
号および同期パルス又は前記（ｎ＋１）個の多重化部か
ら出力される（ｎ＋１）個の高次群信号および同期パル
スの一対を選択して出力し、前記分離回路は前記選択回
路からの高次群信号および同期パルスを出力低次群信号
に変換し、前記比較回路は前記入力低次群信号と出力低
次群信号のビット比較を行ない誤りの有無を判定するこ
とを特徴とする多重分離回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61-147045 | 1986-06-25 | ||
| JP14704586 | 1986-06-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63107240A JPS63107240A (ja) | 1988-05-12 |
| JPH0710061B2 true JPH0710061B2 (ja) | 1995-02-01 |
Family
ID=15421262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15649387A Expired - Lifetime JPH0710061B2 (ja) | 1986-06-25 | 1987-06-25 | 多重分離回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4908818A (ja) |
| JP (1) | JPH0710061B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01103039A (ja) * | 1987-10-16 | 1989-04-20 | Hitachi Ltd | 多重変換装置の監視方式 |
| EP0506440B1 (en) * | 1991-03-28 | 1997-06-04 | NEC Corporation | A synchronous terminal station receiving system |
| US7420970B2 (en) * | 2003-06-16 | 2008-09-02 | Arm Limited | Read ports and methods of outputting data via read ports |
| DE102018113330A1 (de) * | 2017-06-09 | 2018-12-13 | Steering Solutions Ip Holding Corporation | Bewertung einer Reihenfolge von Botschaften für ein redundantes Kommunikationssystem |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4160877A (en) * | 1976-07-06 | 1979-07-10 | Codex Corporation | Multiplexing of bytes of non-uniform length with end of time slot indicator |
| US4631719A (en) * | 1984-04-13 | 1986-12-23 | Rockwell International Corporation | Channel looping apparatus for failure analysis |
| US4601028A (en) * | 1984-06-18 | 1986-07-15 | Rockwell International Corporation | Method of and apparatus for checking datapath failure in a communication muldem |
-
1987
- 1987-06-25 JP JP15649387A patent/JPH0710061B2/ja not_active Expired - Lifetime
- 1987-06-25 US US07/066,940 patent/US4908818A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63107240A (ja) | 1988-05-12 |
| US4908818A (en) | 1990-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH077935B2 (ja) | 時分割多重分離装置 | |
| JPH01157138A (ja) | フレーム同期方式 | |
| JPS63102517A (ja) | 機器障害信号伝送方式 | |
| JPH02131040A (ja) | ディジタルパス監視方法およびスタッフ多重変換装置ならびに通信システム | |
| JPS61139134A (ja) | ディジタル多重化装置のモニタリング方式 | |
| JPH0710061B2 (ja) | 多重分離回路 | |
| JPS63253740A (ja) | 多重変換装置の監視システム | |
| JPH05276154A (ja) | 通信装置の回路部分の同期化方法 | |
| KR100300147B1 (ko) | 디멀티플렉싱 장치의 동작 체크 장치 | |
| JPH0710060B2 (ja) | モニタ回路 | |
| JPH02222235A (ja) | スタッフ多重変換装置の監視装置 | |
| JP2693831B2 (ja) | 補助信号伝送方式 | |
| JP2793233B2 (ja) | デジタル多重化装置の回路診断方法 | |
| JP2751672B2 (ja) | ディジタル無線伝送システム | |
| JPH0290741A (ja) | 障害情報転送方式 | |
| JPH02143738A (ja) | データ品質監視方式 | |
| JP3010804B2 (ja) | 従属同期方式 | |
| JPH01108823A (ja) | 中間中継装置 | |
| JPS62111539A (ja) | 時分割多方向多重通信方式 | |
| JPH0479628A (ja) | オーバーヘッド信号伝送方法 | |
| JPS62160833A (ja) | 従属同期形伝送装置の障害検出回路 | |
| JPS62198236A (ja) | 回線誤り検出回路 | |
| JPH04144434A (ja) | マルチメディア多重化装置 | |
| JPS59112743A (ja) | Ａｉｓ検出回路 | |
| JPH0250550A (ja) | メモリ監視装置 |