JPS63227046A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63227046A JPS63227046A JP62061505A JP6150587A JPS63227046A JP S63227046 A JPS63227046 A JP S63227046A JP 62061505 A JP62061505 A JP 62061505A JP 6150587 A JP6150587 A JP 6150587A JP S63227046 A JPS63227046 A JP S63227046A
- Authority
- JP
- Japan
- Prior art keywords
- implanting
- implanted
- impurity distribution
- implantation
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000012535 impurity Substances 0.000 claims abstract description 27
- 238000009826 distribution Methods 0.000 claims abstract description 23
- 150000002500 ions Chemical class 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000002513 implantation Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 7
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関し、特にイオン注入
法を用いて半導体基板に所望の不純物分布を形成し、高
性能な０ＭＯ３（相補型ＭＯ８）型集積回路を実現する
ことを目的とするものである０ 従来の技術 ラッチアップ耐性の強い０ＭＯ８・ＩＣｉ実現するため
にｐ型Ｓｉ基板に第３図に示すような不純物分布すなわ
ち、ｎウェルの深い領域でｎ型不純物濃度が高くなるＲ
６ｔｒＯｇｒ！Ｌｄ６ Ｗａｌｌ構造がある［例えば、
８１人、Ｍａｒｔｉｎ ａｔ ａｌ、 ”Ｏｐｔｉｍｉ
ｚｅｄＲｅｔｒｏ（ｒｕｄｅ Ｎ−Ｗａｌｌ ｆｏｒ
１−μｎ ＣＭＯ３τｅｃｈｎｏｌｏｇｙ”、アイイ
ーイーイー ジャーナルオプ ンリッド ステート サ
ーキッッ（ＩＥＫＥＪ 、 ｏｆ ５ｏｌｉｄ−５ｔａ
ｔｅ Ｃ１ｒｃｕｉｔｓ） 、 ｖｏｌ、 ２１ 。
法を用いて半導体基板に所望の不純物分布を形成し、高
性能な０ＭＯ３（相補型ＭＯ８）型集積回路を実現する
ことを目的とするものである０ 従来の技術 ラッチアップ耐性の強い０ＭＯ８・ＩＣｉ実現するため
にｐ型Ｓｉ基板に第３図に示すような不純物分布すなわ
ち、ｎウェルの深い領域でｎ型不純物濃度が高くなるＲ
６ｔｒＯｇｒ！Ｌｄ６ Ｗａｌｌ構造がある［例えば、
８１人、Ｍａｒｔｉｎ ａｔ ａｌ、 ”Ｏｐｔｉｍｉ
ｚｅｄＲｅｔｒｏ（ｒｕｄｅ Ｎ−Ｗａｌｌ ｆｏｒ
１−μｎ ＣＭＯ３τｅｃｈｎｏｌｏｇｙ”、アイイ
ーイーイー ジャーナルオプ ンリッド ステート サ
ーキッッ（ＩＥＫＥＪ 、 ｏｆ ５ｏｌｉｄ−５ｔａ
ｔｅ Ｃ１ｒｃｕｉｔｓ） 、 ｖｏｌ、 ２１ 。
ｐｐ、 ２８６−２９２ （ムｐｒｉｌ 、 １９８６
） ］。
） ］。
第４図に０ＭＯ３・ＩＣ構造の概略を示す。
１ｏＩ／′ｉｐ型シリコン半導体基板、１１はｎウェル
で、深い領域１３でｎ型不純物濃度が高く、表面の領域
１２は領域１３よりも低濃度となっており、ラッチアッ
プの生じにくい構造となっている。第３図はこのｎウェ
ル１１の不純物濃度分布を示す。
で、深い領域１３でｎ型不純物濃度が高く、表面の領域
１２は領域１３よりも低濃度となっており、ラッチアッ
プの生じにくい構造となっている。第３図はこのｎウェ
ル１１の不純物濃度分布を示す。
１４．１５はｐチャンネルＭＯＳトランジスタのソース
、トレイン、１６．１７ｉｊｎ−ＩＦ−ヤンネルＭＯ８
）ランジスタのソース、ドレイン、１８゜１９はゲート
絶縁膜、２０．２１はゲート電極である。
、トレイン、１６．１７ｉｊｎ−ＩＦ−ヤンネルＭＯ８
）ランジスタのソース、ドレイン、１８゜１９はゲート
絶縁膜、２０．２１はゲート電極である。
第６図はＲｅｔｒｏｇｒａｄｅ Ｗｅｌｌ構造を有する
ｎウェル１１を形成するための従来技術を示す。１．４
ＭｅＴ／の注入エネルギーで燐（ｐ）イオンを７６の注
入角度で注入すると、約１．６μｍの深さに不純物濃度
のピークをもつ実線のような分布が得られる。次に、注
入エネルギーを変化させ、０．３ Ｍａｃ。
ｎウェル１１を形成するための従来技術を示す。１．４
ＭｅＴ／の注入エネルギーで燐（ｐ）イオンを７６の注
入角度で注入すると、約１．６μｍの深さに不純物濃度
のピークをもつ実線のような分布が得られる。次に、注
入エネルギーを変化させ、０．３ Ｍａｃ。
７°注入角度でＰイオン注入すると約０．４μｍにピー
クをもつ点線のような分布が得られる。この２回注入で
得られた分布に熱処理をすると第３図に示す不純物分布
が得られる。
クをもつ点線のような分布が得られる。この２回注入で
得られた分布に熱処理をすると第３図に示す不純物分布
が得られる。
発明が解決しようとする問題点
従来のイオン注入による方法では、注入角度を固定して
注入エネルギーを変えていた。現在のイオン注入装置に
おいては、それぞれの注入エネルギーでイオン注入ビー
ムを最適にするために調整に約３０分以上の時間がかか
るため、１．４Ｍ６Ｖで注入したあと、ビーム電流を調
整して再度０．３ＭｅＶで注入する。このためイオン注
入のスループットが悪く、量産性が極めて悪く、工業的
ではない０ 本発明は、このような問題全除去することを目的とする
もので、短時間に所望の不純物分布全形成できる方法を
提供するものである。
注入エネルギーを変えていた。現在のイオン注入装置に
おいては、それぞれの注入エネルギーでイオン注入ビー
ムを最適にするために調整に約３０分以上の時間がかか
るため、１．４Ｍ６Ｖで注入したあと、ビーム電流を調
整して再度０．３ＭｅＶで注入する。このためイオン注
入のスループットが悪く、量産性が極めて悪く、工業的
ではない０ 本発明は、このような問題全除去することを目的とする
もので、短時間に所望の不純物分布全形成できる方法を
提供するものである。
問題点全解決するための手段
本発明は、半導体基板中に不純物をイオン注入するに際
し、同一注入エネルギーで２種類以上の注入角度でイオ
ン注入し、所望の不純物分布を形成するものである。
し、同一注入エネルギーで２種類以上の注入角度でイオ
ン注入し、所望の不純物分布を形成するものである。
作用
本発明の方法を用いれば、注入エネルギーを変えること
によるビーム電流の最適化のための約３０分間の調整時
間をなくすることができ、注入エネルギーを一定にした
まま注入角度を変えるのみで上記Ｒｅｔｒｏｇａｔｅ
Ｗａｌｌ 構造等の所望の不純物分布を実現すること
ができる。注入角度の変更は短時間で正確に制御でき、
量産性のすぐれた方法を得ることが可能となる。
によるビーム電流の最適化のための約３０分間の調整時
間をなくすることができ、注入エネルギーを一定にした
まま注入角度を変えるのみで上記Ｒｅｔｒｏｇａｔｅ
Ｗａｌｌ 構造等の所望の不純物分布を実現すること
ができる。注入角度の変更は短時間で正確に制御でき、
量産性のすぐれた方法を得ることが可能となる。
実施例
まず、本発明に用いる原理を説明する。Ｓｉ基板に対す
る注入角度０を変えると、その注入エネルギーは、垂直
に注入した場合の注入エネルギーＥに比べてＫ ｃｏｓ
θになり、注入ドーズ量は垂直のドーズ量りに比べてＤ
００！！θになる。このことは、例えば、Ｇ、Ｆｕｓ
ｅ ｅｔ ａｌ、 ”Ｄｅｐｔｈ Ｐｒｏｆｉｌｅｓｏ
ｆ Ｂｏｒｏｎ Ａｔｏｍｓ ｗｉｔｈ Ｌａ
ｒｇｅ Ｔｉ１ｔ−ムｎｇｌｅ工ｍｐｌａｎｔ＆ｔｉ
ｏｎ”、 Ｊ ＋ｏｒ Ｅｌａｃｔｒｏｃｈｅｍｉｃａ
ｌＳｏｃｉｅｔｙ、ｖｏｌ、１３３．ｎｏ 、５．ｐ
ｐ、９９６−９９８（Ｍａｙ、１９８６）に示されてい
る。本発明は、この原理を用いて、注入角度を変えるこ
とにより、等価的に注入エネルギーを減少せしめる。
る注入角度０を変えると、その注入エネルギーは、垂直
に注入した場合の注入エネルギーＥに比べてＫ ｃｏｓ
θになり、注入ドーズ量は垂直のドーズ量りに比べてＤ
００！！θになる。このことは、例えば、Ｇ、Ｆｕｓ
ｅ ｅｔ ａｌ、 ”Ｄｅｐｔｈ Ｐｒｏｆｉｌｅｓｏ
ｆ Ｂｏｒｏｎ Ａｔｏｍｓ ｗｉｔｈ Ｌａ
ｒｇｅ Ｔｉ１ｔ−ムｎｇｌｅ工ｍｐｌａｎｔ＆ｔｉ
ｏｎ”、 Ｊ ＋ｏｒ Ｅｌａｃｔｒｏｃｈｅｍｉｃａ
ｌＳｏｃｉｅｔｙ、ｖｏｌ、１３３．ｎｏ 、５．ｐ
ｐ、９９６−９９８（Ｍａｙ、１９８６）に示されてい
る。本発明は、この原理を用いて、注入角度を変えるこ
とにより、等価的に注入エネルギーを減少せしめる。
本発明の一実施例の方法全第１図、第２図に示す。第１
図はｎウェル形成の状Ｂを示すもので、Ｐ型シリコン基
板１上にレジスト、絶縁膜等の注入マスク３０全形成し
、ｎウェル１１を形成する。
図はｎウェル形成の状Ｂを示すもので、Ｐ型シリコン基
板１上にレジスト、絶縁膜等の注入マスク３０全形成し
、ｎウェル１１を形成する。
まず注入角度７° 、 １．４ ＭｅＶでＰイオン４ｏ
を第２図の実線の不純物分布を基板１内に形成する。
を第２図の実線の不純物分布を基板１内に形成する。
その後、真空を破ることなく、１秒以内で注入角度を７
４°に変更して同一の１．４Ｍ６ＶでＰイオンると点線
に示す不純物分布が得られる。その後、熱処理を行なえ
ば所望の不純物分布、すなわち高濃度領域１３および低
濃度領域１２を有するｎウェル１１が得られる。
４°に変更して同一の１．４Ｍ６ＶでＰイオンると点線
に示す不純物分布が得られる。その後、熱処理を行なえ
ば所望の不純物分布、すなわち高濃度領域１３および低
濃度領域１２を有するｎウェル１１が得られる。
第１図の実施例はＰイオンの２回注入の場合を示したが
、注入不純物がＢやＡｓの場合も同様である。又、３回
以上の場合も同様に適用でき、ｎウェルに限らず、様々
な濃度分布を必要とする′領域の形成に本発明は用いる
ことが可能である。
、注入不純物がＢやＡｓの場合も同様である。又、３回
以上の場合も同様に適用でき、ｎウェルに限らず、様々
な濃度分布を必要とする′領域の形成に本発明は用いる
ことが可能である。
発明の効果
本発明によれば、注入エネルギーを変えることなく、注
入角度のみを変えれば等価的に注入エネルギーを下げる
ことができるため、イオン注入を途中で中断することな
く基板を真空中に保ったまま、注入角度を変更するため
の１秒以下の待時間で２回以上の連続注入が短時間内に
実現可能であり従来例のエネルギー変更のための３０分
以上の調整時間を殉以下に短縮でき、スループットが著
るしく改善される。
入角度のみを変えれば等価的に注入エネルギーを下げる
ことができるため、イオン注入を途中で中断することな
く基板を真空中に保ったまま、注入角度を変更するため
の１秒以下の待時間で２回以上の連続注入が短時間内に
実現可能であり従来例のエネルギー変更のための３０分
以上の調整時間を殉以下に短縮でき、スループットが著
るしく改善される。
第１図は本発明の一実施例による２回不純物イオン注入
の工程を示す断面図、第２図は第１図における注入不純
物の分布特性図、第３図は第２図に示した不純物分布を
熱処理した後のＨｅｔｒｏｇｒ＆ｔｅＷａｌｌの不純物
の分布特性図、第４図は０ＭＯ３・ＩＣの要部断面図、
第５図は従来の注入エネルギーを変えて注入した場合の
不純物の分布特性図である。 １・・・・・・Ｐ型シリコン基板、１１・・・・・・ｎ
ウェル、４０．６０・・・・・・Ｐイオン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ず一
−Ｐτンリコン胆 Ｈ−ｒｆ３−−− ｎウニ１し 第２図 法こ（ｐｒｎ＋ 第３図 諜宴（μｍ］ 第４図 第５図 公さ （μ罰
の工程を示す断面図、第２図は第１図における注入不純
物の分布特性図、第３図は第２図に示した不純物分布を
熱処理した後のＨｅｔｒｏｇｒ＆ｔｅＷａｌｌの不純物
の分布特性図、第４図は０ＭＯ３・ＩＣの要部断面図、
第５図は従来の注入エネルギーを変えて注入した場合の
不純物の分布特性図である。 １・・・・・・Ｐ型シリコン基板、１１・・・・・・ｎ
ウェル、４０．６０・・・・・・Ｐイオン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ず一
−Ｐτンリコン胆 Ｈ−ｒｆ３−−− ｎウニ１し 第２図 法こ（ｐｒｎ＋ 第３図 諜宴（μｍ］ 第４図 第５図 公さ （μ罰
Claims (1)
- 半導体基板中に不純物をイオン注入するに際し、同一注
入エネルギーで２種類以上の注入角度でイオン注入し所
望の不純物分布を形成するようにした半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62061505A JPS63227046A (ja) | 1987-03-17 | 1987-03-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62061505A JPS63227046A (ja) | 1987-03-17 | 1987-03-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63227046A true JPS63227046A (ja) | 1988-09-21 |
Family
ID=13173017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62061505A Pending JPS63227046A (ja) | 1987-03-17 | 1987-03-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63227046A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287665A (ja) * | 1988-09-26 | 1990-03-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5977590A (en) * | 1998-01-14 | 1999-11-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having insulation gate type field effect transistor of high breakdown voltage |
-
1987
- 1987-03-17 JP JP62061505A patent/JPS63227046A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287665A (ja) * | 1988-09-26 | 1990-03-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5977590A (en) * | 1998-01-14 | 1999-11-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having insulation gate type field effect transistor of high breakdown voltage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69025911T2 (de) | Verfahren zur Herstellung von CMOS/SOI-Anordnungen mit hoher Geschwindigkeit, niedrigem Leckstrom und verbesserter Strahlungshärte | |
| US6359310B1 (en) | Shallow doped junctions with a variable profile gradation of dopants | |
| JP2697392B2 (ja) | 相補型半導体装置の製造方法 | |
| JPS62130522A (ja) | 半導体装置の製造方法 | |
| JPS6362227A (ja) | Ｐ型ド−パントの特性のその他のｐ型ド−パントでの修正 | |
| JPS63227046A (ja) | 半導体装置の製造方法 | |
| JPS61263274A (ja) | 半導体装置の製造方法 | |
| US4877751A (en) | Method of forming an N+ poly-to- N+ silicon capacitor structure utilizing a deep phosphorous implant | |
| JPS5856417A (ja) | 半導体装置の製造方法 | |
| JP2000216108A (ja) | 半導体装置の製造方法 | |
| JPH02224223A (ja) | 半導体装置 | |
| JPH0526343B2 (ja) | ||
| JPH04251939A (ja) | 半導体装置及びその製造方法 | |
| JPS59171162A (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| JP2527545B2 (ja) | 半導体装置の製造方法 | |
| JPH06267974A (ja) | 半導体素子の製造方法 | |
| JPS6058673A (ja) | Ｍｉｓ型トランジスタ | |
| JP2876626B2 (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH0722623A (ja) | 半導体装置の製造方法 | |
| JPH0344075A (ja) | 半導体装置の製造方法 | |
| JPH0715971B2 (ja) | 相補型ｍｏｓ集積回路の製造方法 | |
| JP2767642B2 (ja) | 半導体装置の製造方法 | |
| JPH0441503B2 (ja) | ||
| JPH01246871A (ja) | バイポーラトランジスタの製造方法 | |
| JPS63164313A (ja) | 半導体装置の製造方法 |