JPS6321211B2 - - Google Patents
Info
- Publication number
- JPS6321211B2 JPS6321211B2 JP59075609A JP7560984A JPS6321211B2 JP S6321211 B2 JPS6321211 B2 JP S6321211B2 JP 59075609 A JP59075609 A JP 59075609A JP 7560984 A JP7560984 A JP 7560984A JP S6321211 B2 JPS6321211 B2 JP S6321211B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- video memory
- section
- microprocessor
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
本発明は、表示装置に関し、特に、情報処理装
置に於ける周辺装置或いは端末装置として使用さ
れる表示装置に関するものである。
置に於ける周辺装置或いは端末装置として使用さ
れる表示装置に関するものである。
従来技術の説明
従来、この種の表示装置は第１図に示すような
ブロツクで構成されていた。図において、マイク
ロプロセツサ１はマイクロプログラム実行部であ
り、メモリ２はマイクロプログラム及びデータの
格納部であり、インタフエース制御部３は上位装
置とのインタフエースを制御する部分である。
ブロツクで構成されていた。図において、マイク
ロプロセツサ１はマイクロプログラム実行部であ
り、メモリ２はマイクロプログラム及びデータの
格納部であり、インタフエース制御部３は上位装
置とのインタフエースを制御する部分である。
映像メモリ５は１画面以上の画面表示情報を格
納する部分であり、切換回路４は映像メモリ５へ
のアクセスをマイクロプロセツサ１より行うか或
いはリフレツシユ制御部６より行うかを選択的に
制御する部分である。即ち、マイクロプロセツサ
制御によつて映像メモリ５のデータを書き込み、
読み出しを行う時にのみ、映像メモリ５のアドレ
スデータラインはマイクロプロセツサバス２０に
接続され、それ以外の時にはリフレツシユ制御部
６に接続される。
納する部分であり、切換回路４は映像メモリ５へ
のアクセスをマイクロプロセツサ１より行うか或
いはリフレツシユ制御部６より行うかを選択的に
制御する部分である。即ち、マイクロプロセツサ
制御によつて映像メモリ５のデータを書き込み、
読み出しを行う時にのみ、映像メモリ５のアドレ
スデータラインはマイクロプロセツサバス２０に
接続され、それ以外の時にはリフレツシユ制御部
６に接続される。
リフレツシユ制御部６は、マイクロプロセツサ
１によつてプログラムされたアドレス範囲の映像
メモリ５の格納情報を順次読み出すと共に、表示
制御信号を生成する。即ち、リフレツシユ制御部
６によつて映像メモリ５より読み出された画面表
示情報は、映像信号発生部７に於いてドツトシリ
アルな映像信号に変換され、CRT表示部（＃１）
９及びCRT表示部（＃２）１０に与えられる。
一方、リフレツシユ制御部６より生成された表示
制御信号の制御によつて偏向信号発生部８は偏向
信号を生成し、CRT表示部（＃１）９及びCRT
表示部（＃２）１０に与える。
１によつてプログラムされたアドレス範囲の映像
メモリ５の格納情報を順次読み出すと共に、表示
制御信号を生成する。即ち、リフレツシユ制御部
６によつて映像メモリ５より読み出された画面表
示情報は、映像信号発生部７に於いてドツトシリ
アルな映像信号に変換され、CRT表示部（＃１）
９及びCRT表示部（＃２）１０に与えられる。
一方、リフレツシユ制御部６より生成された表示
制御信号の制御によつて偏向信号発生部８は偏向
信号を生成し、CRT表示部（＃１）９及びCRT
表示部（＃２）１０に与える。
かかる動作によつて、映像メモリ５に格納され
た画面表示情報は、CRT表示部（＃１）９及び
CRT表示部（＃２）１０の表示スクリーン上に
表示される。
た画面表示情報は、CRT表示部（＃１）９及び
CRT表示部（＃２）１０の表示スクリーン上に
表示される。
以上説明したように、従来技術においては主た
る表示部の表示内容を従たる表示部に於いてソフ
トウエアの介在なくモニタ表示しようとする場合
には、たとえ必要とするモニタ画面が主たる表示
部の表示内容のほんの一部分にすぎなくとも、主
たる表示部と全く同じ表示部をもう１台必要とす
るという欠点があつた。
る表示部の表示内容を従たる表示部に於いてソフ
トウエアの介在なくモニタ表示しようとする場合
には、たとえ必要とするモニタ画面が主たる表示
部の表示内容のほんの一部分にすぎなくとも、主
たる表示部と全く同じ表示部をもう１台必要とす
るという欠点があつた。
発明の目的
本発明は従来の上記事情に鑑みてなされたもの
であり、従つて本発明の目的は、主たる表示部へ
の画面表示情報を格納する主たる映像メモリの格
納情報と全く同じ情報を格納する従たる映像メモ
リを具備し、従たるリフレツシユ制御部により、
主たる表示部の表示画面の一部を従たる表示部に
表示するように制御することによつて、上記欠点
を除去し、主たる表示部の画面表示の一部をソフ
トウエアの介在なしにモニタ表示する従たる表示
部を廉価にしかも必要に応じた表示デバイスで実
現することにある。
であり、従つて本発明の目的は、主たる表示部へ
の画面表示情報を格納する主たる映像メモリの格
納情報と全く同じ情報を格納する従たる映像メモ
リを具備し、従たるリフレツシユ制御部により、
主たる表示部の表示画面の一部を従たる表示部に
表示するように制御することによつて、上記欠点
を除去し、主たる表示部の画面表示の一部をソフ
トウエアの介在なしにモニタ表示する従たる表示
部を廉価にしかも必要に応じた表示デバイスで実
現することにある。
発明の構成
上記目的を達成する為に、本発明に係る表示装
置は、１画面以上の画面表示情報を格納する第１
の映像メモリと、該第１の映像メモリの格納情報
を画面表示する第１の表示部と、前記第１の映像
メモリの格納情報を順次読み出すと共に表示制御
信号を生成して前記第１の表示部への画面表示を
制御する第１の表示制御部と、前記第１の映像メ
モリへのアクセスをマイクロプロセツサより行う
か或いは前記第１の表示制御部より行うかを選択
的に制御する第１の切換回路と、前記第１の映像
メモリと同じ情報を格納する第２の映像メモリ
と、前記第１の表示部の表示画面の一部分を画面
表示する第２の表示部と、前記第２の映像メモリ
の格納情報を順次読み出すと共に表示制御信号を
生成して前記第２の表示部への画面表示を制御す
る第２の表示制御部と、前記第２の映像メモリへ
のアクセスをマイクロプロセツサより行うか或い
は前記第２の表示制御部より行うかを選択的に制
御する第２の切換回路とを具備して構成され、前
記第１の表示部の画面表示の一部をソフトウエア
の介在なしに前記第２の表示部にモニタ表示する
ことを特徴とする。
置は、１画面以上の画面表示情報を格納する第１
の映像メモリと、該第１の映像メモリの格納情報
を画面表示する第１の表示部と、前記第１の映像
メモリの格納情報を順次読み出すと共に表示制御
信号を生成して前記第１の表示部への画面表示を
制御する第１の表示制御部と、前記第１の映像メ
モリへのアクセスをマイクロプロセツサより行う
か或いは前記第１の表示制御部より行うかを選択
的に制御する第１の切換回路と、前記第１の映像
メモリと同じ情報を格納する第２の映像メモリ
と、前記第１の表示部の表示画面の一部分を画面
表示する第２の表示部と、前記第２の映像メモリ
の格納情報を順次読み出すと共に表示制御信号を
生成して前記第２の表示部への画面表示を制御す
る第２の表示制御部と、前記第２の映像メモリへ
のアクセスをマイクロプロセツサより行うか或い
は前記第２の表示制御部より行うかを選択的に制
御する第２の切換回路とを具備して構成され、前
記第１の表示部の画面表示の一部をソフトウエア
の介在なしに前記第２の表示部にモニタ表示する
ことを特徴とする。
発明の実施例の説明
次に本発明をその好ましい一実施例について図
面を参照して具体的に説明する。
面を参照して具体的に説明する。
第２図は本発明に係る表示装置の一実施例を示
すブロツク構成図である。図において、マイクロ
プロセツサ１０１はマイクロプログラム実行部で
あり、メモリ１０２はマイクロプログラム及びデ
ータの格納部であり、インタフエース制御部１０
３は上位装置とのインタフエースを制御する部分
である。
すブロツク構成図である。図において、マイクロ
プロセツサ１０１はマイクロプログラム実行部で
あり、メモリ１０２はマイクロプログラム及びデ
ータの格納部であり、インタフエース制御部１０
３は上位装置とのインタフエースを制御する部分
である。
映像メモリ（＃１）１０５は１画面以上の画面
表示情報を格納する部分であり、切換回路
（＃１）１０４は、映像メモリ（＃１）１０５へ
のアクセスをマイクロプロセツサ１０１より行う
か、或いはCRTリフレツシユ制御部１０６より
行うかを選択的に制御する部分である。即ち、マ
イクロプロセツサ制御によつて映像メモリ
（＃１）１０５のデータの書き込み、読み出しを
行う時にのみ、映像メモリ（＃１）１０５のアド
レスデータラインは、マイクロプロセツサバス１
２０に接続され、それ以外の時にはCRTリフレ
ツシユ制御部１０６に接続される。
表示情報を格納する部分であり、切換回路
（＃１）１０４は、映像メモリ（＃１）１０５へ
のアクセスをマイクロプロセツサ１０１より行う
か、或いはCRTリフレツシユ制御部１０６より
行うかを選択的に制御する部分である。即ち、マ
イクロプロセツサ制御によつて映像メモリ
（＃１）１０５のデータの書き込み、読み出しを
行う時にのみ、映像メモリ（＃１）１０５のアド
レスデータラインは、マイクロプロセツサバス１
２０に接続され、それ以外の時にはCRTリフレ
ツシユ制御部１０６に接続される。
CRTリフレツシユ制御部１０６は、マイクロ
プロセツサ１０１によつてプログラムされたアド
レス範囲の映像メモリ（＃１）１０５の格納情報
を順次読み出すと共に、表示制御信号を生成す
る。即ち、CRTリフレツシユ制御部１０６によ
つて映像メモリ（＃１）１０５より読み出された
画面表示情報は、映像信号発生部１０７に於いて
ドツトシリアルな映像信号に変換され、CRT表
示部１０９に与えられる。一方、CRTリフレツ
シユ制御部１０６より生成された表示制御信号の
制御によつて偏向信号発生部１０８は偏向信号を
生成し、CRT表示部１０９に与える。
プロセツサ１０１によつてプログラムされたアド
レス範囲の映像メモリ（＃１）１０５の格納情報
を順次読み出すと共に、表示制御信号を生成す
る。即ち、CRTリフレツシユ制御部１０６によ
つて映像メモリ（＃１）１０５より読み出された
画面表示情報は、映像信号発生部１０７に於いて
ドツトシリアルな映像信号に変換され、CRT表
示部１０９に与えられる。一方、CRTリフレツ
シユ制御部１０６より生成された表示制御信号の
制御によつて偏向信号発生部１０８は偏向信号を
生成し、CRT表示部１０９に与える。
かかる動作によつて、映像メモリ（＃１）１０
５に格納された画面表示情報はCRT表示部１０
９の表示スクリーン上に表示される。
５に格納された画面表示情報はCRT表示部１０
９の表示スクリーン上に表示される。
映像メモリ（＃２）１１１は、マイクロプロセ
ツサバス１２０上で映像メモリ（＃１）１０５と
同じアドレスが割り当てられており、映像メモリ
１０５と全く同じ画面表示情報が格納される、マ
イクロプロセツサ１０１からは書き込みのみ可能
なメモリである。切換回路（＃２）１１０は、映
像メモリ（＃２）１１１へのアクセスをマイクロ
プロセツサ１０１より行うか或いはLCD（液晶）
リフレツシユ制御部１１２より行うかを選択的に
制御する部分である。即ち、マイクロプロセツサ
制御によつて映像メモリ（＃２）１１１へのデー
タ書き込みが行われる時には、映像メモリ
（＃２）１１１のアドレスデータラインは、マイ
クロプロセツサバス１２０に接続され、それ以外
の時にはLCDリフレツシユ制御部１１２に接続
される。
ツサバス１２０上で映像メモリ（＃１）１０５と
同じアドレスが割り当てられており、映像メモリ
１０５と全く同じ画面表示情報が格納される、マ
イクロプロセツサ１０１からは書き込みのみ可能
なメモリである。切換回路（＃２）１１０は、映
像メモリ（＃２）１１１へのアクセスをマイクロ
プロセツサ１０１より行うか或いはLCD（液晶）
リフレツシユ制御部１１２より行うかを選択的に
制御する部分である。即ち、マイクロプロセツサ
制御によつて映像メモリ（＃２）１１１へのデー
タ書き込みが行われる時には、映像メモリ
（＃２）１１１のアドレスデータラインは、マイ
クロプロセツサバス１２０に接続され、それ以外
の時にはLCDリフレツシユ制御部１１２に接続
される。
LCDリフレツシユ制御部１１２はマイクロプ
ロセツサ１０１によつてプログラムされたアドレ
ス範囲の映像メモリ（＃２）１１１の格納情報を
順次読み出すと共に、表示制御信号を生成する。
コモン駆動部１１４は、LCDリフレツシユ制御
部１１２によつて与えられる表示制御信号によつ
てLCD（液晶）表示部１１５に与えるコモン駆動
信号を生成すると共にセグメント駆動部１１３に
タイミング信号を与える。
ロセツサ１０１によつてプログラムされたアドレ
ス範囲の映像メモリ（＃２）１１１の格納情報を
順次読み出すと共に、表示制御信号を生成する。
コモン駆動部１１４は、LCDリフレツシユ制御
部１１２によつて与えられる表示制御信号によつ
てLCD（液晶）表示部１１５に与えるコモン駆動
信号を生成すると共にセグメント駆動部１１３に
タイミング信号を与える。
セグメント駆動部１１３は、LCDリフレツシ
ユ制御部１１２によつて映像メモリ（＃２）１１
１より読み出された表示情報を、LCD表示部１
１５のセグメント駆動信号に変換し、LCD表示
部１１５に与える。
ユ制御部１１２によつて映像メモリ（＃２）１１
１より読み出された表示情報を、LCD表示部１
１５のセグメント駆動信号に変換し、LCD表示
部１１５に与える。
LCD表示部１１５は、コモン駆動部１１４に
よつて水平方向に走査され、セグメント駆動部１
１３から与えられるセグメント駆動信号によつて
表示パネル上に画面表示する。
よつて水平方向に走査され、セグメント駆動部１
１３から与えられるセグメント駆動信号によつて
表示パネル上に画面表示する。
かかる動作によつて、CRT表示部１０９の画
面表示の一部を、LCD表示部１１５の表示能力
に応じてソフトウエアの介在なしにモニタ表示す
ることができる。
面表示の一部を、LCD表示部１１５の表示能力
に応じてソフトウエアの介在なしにモニタ表示す
ることができる。
又、LCDリフレツシユ制御部１１２にプログ
ラムする映像メモリ（＃２）１１１の表示アドレ
ス範囲を、CRTリフレツシユ制御部１０６にプ
ログラムする映像メモリ（＃１）１０５の表示ア
ドレス範囲の外に定義することによつて、CRT
表示部１０９の表示画面以外の画面をLCD表示
部１１５に表示することも可能である。
ラムする映像メモリ（＃２）１１１の表示アドレ
ス範囲を、CRTリフレツシユ制御部１０６にプ
ログラムする映像メモリ（＃１）１０５の表示ア
ドレス範囲の外に定義することによつて、CRT
表示部１０９の表示画面以外の画面をLCD表示
部１１５に表示することも可能である。
発明の効果
本発明は、以上説明したように、主たる映像メ
モリと全く同じ情報を格納する従たる映像メモリ
を具備し、従たるリフレツシユ制御部の制御によ
り主たる表示部の画面表示の一部を従たる表示部
に表示するよう構成することによつて、モニタ表
示する従たる表示部を廉価にしかも必要に応じた
表示デイバイスで実現できる効果がある。
モリと全く同じ情報を格納する従たる映像メモリ
を具備し、従たるリフレツシユ制御部の制御によ
り主たる表示部の画面表示の一部を従たる表示部
に表示するよう構成することによつて、モニタ表
示する従たる表示部を廉価にしかも必要に応じた
表示デイバイスで実現できる効果がある。
第１図は従来技術での表示装置のブロツク図、
第２図は本発明に係る表示装置の一実施例を示す
ブロツク構成図である。 １…マイクロプロセツサ、２…メモリ、３…イ
ンタフエース制御部、４…切換回路、５…映像メ
モリ、６…リフレツシユ制御部、７…映像信号発
生部、８…偏向信号発生部、９…CRT表示部
（＃１）、１０…CRT表示部（＃２）、２０…マイ
クロプロセツサバス、１０１…マイクロプロセツ
サ、１０２…メモリ、１０３…インタフエース制
御部、１０４…切換回路（＃１）、１０５…映像
メモリ（＃１）、１０６…CRTリフレツシユ制御
部、１０７…映像信号発生部、１０８…偏向信号
発生部、１０９…CRT表示部、１１０…切換回
路（＃２）、１１１…映像メモリ（＃２）、１１２
…LCDリフレツシユ制御部、１１３…セグメン
ト駆動部、１１４…コモン駆動部、１１５…
LCD表示部、１２０…マイクロプロセツサバス。
第２図は本発明に係る表示装置の一実施例を示す
ブロツク構成図である。 １…マイクロプロセツサ、２…メモリ、３…イ
ンタフエース制御部、４…切換回路、５…映像メ
モリ、６…リフレツシユ制御部、７…映像信号発
生部、８…偏向信号発生部、９…CRT表示部
（＃１）、１０…CRT表示部（＃２）、２０…マイ
クロプロセツサバス、１０１…マイクロプロセツ
サ、１０２…メモリ、１０３…インタフエース制
御部、１０４…切換回路（＃１）、１０５…映像
メモリ（＃１）、１０６…CRTリフレツシユ制御
部、１０７…映像信号発生部、１０８…偏向信号
発生部、１０９…CRT表示部、１１０…切換回
路（＃２）、１１１…映像メモリ（＃２）、１１２
…LCDリフレツシユ制御部、１１３…セグメン
ト駆動部、１１４…コモン駆動部、１１５…
LCD表示部、１２０…マイクロプロセツサバス。
Claims (1)
- １ マイクロプロセツサを具備した入出力制御装
置に於いて、１画面以上の画面表示情報を格納す
るマイクロプロセツサ制御によつて書き込み、読
み出し可能な第１の映像メモリと、該第１の映像
メモリに格納された画面表示情報を画面表示する
第１の表示部と、前記第１の映像メモリに格納さ
れた画面表示情報を順次読み出すと共に表示制御
信号を生成して前記第１の表示部への画面表示を
制御する第１の表示制御部と、前記第１の映像メ
モリへのアクセスをマイクロプロセツサより行う
か或いは前記第１の表示制御部より行うかを選択
的に制御する第１の切換回路と、前記第１の映像
メモリと同じ情報を格納するマイクロプロセツサ
制御によつては書き込みのみ可能な第２の映像メ
モリと、前記第１の表示部の表示画面の一部分を
画面表示する第２の表示部と、前記第２の映像メ
モリに格納された画面表示情報を順次読み出すと
共に表示制御信号を生成して前記第２の表示部へ
の画面表示を制御する第２の表示制御部と、前記
第２の映像メモリへのアクセスをマイクロプロセ
ツサより行うか或いは前記第２の表示制御部より
行うかを選択的に制御する第２の切換回路とを具
備することを特徴とした表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59075609A JPS60218131A (ja) | 1984-04-13 | 1984-04-13 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59075609A JPS60218131A (ja) | 1984-04-13 | 1984-04-13 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60218131A JPS60218131A (ja) | 1985-10-31 |
| JPS6321211B2 true JPS6321211B2 (ja) | 1988-05-06 |
Family
ID=13581120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59075609A Granted JPS60218131A (ja) | 1984-04-13 | 1984-04-13 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60218131A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0216716U (ja) * | 1988-07-20 | 1990-02-02 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3716288A1 (de) * | 1987-01-15 | 1988-07-28 | Itw Ateco Gmbh | Schliessvorrichtung fuer eine einen hohlraum abschliessende klappe oder dergleichen |
-
1984
- 1984-04-13 JP JP59075609A patent/JPS60218131A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0216716U (ja) * | 1988-07-20 | 1990-02-02 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60218131A (ja) | 1985-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6321211B2 (ja) | ||
| JP2000298536A (ja) | 情報処理装置 | |
| KR970003090B1 (ko) | 표시 데이터 기입제어장치 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| JP2665836B2 (ja) | 液晶表示制御装置 | |
| JPH09244596A (ja) | ディスプレイ制御装置 | |
| WO1992012510A1 (en) | Image data recording and displaying circuit | |
| JPS60220386A (ja) | フレ−ムメモリアクセス方式 | |
| JP2901033B2 (ja) | モニタ付カメラの表示方式 | |
| JPS646547Y2 (ja) | ||
| JPS619684A (ja) | デフオルト画面表示方式 | |
| JP3131918B2 (ja) | メモリ装置 | |
| JPS61184587A (ja) | 画像表示制御装置 | |
| JPH09319352A (ja) | ディスプレイ制御回路 | |
| JP3726633B2 (ja) | 液晶表示装置 | |
| JPS6145278A (ja) | 表示制御方式 | |
| JPS6029837A (ja) | 情報処理装置 | |
| JPH06139136A (ja) | 表示メモリアクセス方式 | |
| JPH03116194A (ja) | ディスブレイ制御装置 | |
| JPS59114665U (ja) | 画像入力装置 | |
| JPS59219784A (ja) | 大仮想画面の表示制御装置 | |
| JPH0830233A (ja) | 液晶ディスプレイ表示制御回路 | |
| JPS61282958A (ja) | マイクロコンピユ−タ | |
| JPS62267793A (ja) | ビツトマツプデイスプレイ装置 | |
| JPS62205391A (ja) | 表示装置 |