JPS619684A - デフオルト画面表示方式 - Google Patents
デフオルト画面表示方式Info
- Publication number
- JPS619684A JPS619684A JP59130516A JP13051684A JPS619684A JP S619684 A JPS619684 A JP S619684A JP 59130516 A JP59130516 A JP 59130516A JP 13051684 A JP13051684 A JP 13051684A JP S619684 A JPS619684 A JP S619684A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame memory
- default
- crt
- screen display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、フレームメモリにデフォルトデータを書き
込み、画像表示装置(CRT)に画面表示を行うデフォ
ルト画面表示方式に関するものである。
込み、画像表示装置(CRT)に画面表示を行うデフォ
ルト画面表示方式に関するものである。
従来この糧のデフォルト画面表示方式としては、第1図
に示すものがあった。第1図は従来のデフォルト画面表
示方式を示すブロック構成図である。
に示すものがあった。第1図は従来のデフォルト画面表
示方式を示すブロック構成図である。
図において、1はフレームメモリ4葡アクセスする中央
演算処理装置(CPU)、2は、1フレ一ム走丘時間で
フレームメモリ4の全アドレス全アクセスする様に、ア
ドレスをアドレスバス11へ出力するC RTコントロ
ーラ、3はCPUIからのアドレス出力とCRTコント
ローラ2からのアドレス出力を切ル換え、アドレス會ア
ドレスバス14へ出力する切り換え器、4はフレームメ
モリ、5は、CPUIがフレームメモリ4をアクセスす
る期間(以下、CPU期間と称す)と、フレームメモリ
4から表示データを読み出す期間(以下、CRT期間と
称す)の時分割方式において、CPL1期間にCPUI
からのデータをデータバス15へ出力するゲート回路で
ある。
演算処理装置(CPU)、2は、1フレ一ム走丘時間で
フレームメモリ4の全アドレス全アクセスする様に、ア
ドレスをアドレスバス11へ出力するC RTコントロ
ーラ、3はCPUIからのアドレス出力とCRTコント
ローラ2からのアドレス出力を切ル換え、アドレス會ア
ドレスバス14へ出力する切り換え器、4はフレームメ
モリ、5は、CPUIがフレームメモリ4をアクセスす
る期間(以下、CPU期間と称す)と、フレームメモリ
4から表示データを読み出す期間(以下、CRT期間と
称す)の時分割方式において、CPL1期間にCPUI
からのデータをデータバス15へ出力するゲート回路で
ある。
次に、上記第1図に示す従来のデフォルト画面表示方式
の動作について説明する。図示しないCRTの静止画表
示において、情報送出側から描画の命令を受けると、C
PLTIはフレームメモリ4に対しアドレス、データを
各々アドレスバス12.データバス13に出力する。こ
こでは、CPUXJ[にだけフレームメモリ4ヘデータ
を省き込む様に、CPU期間/CRT期間の時分割を示
す信号16によル、切り換え器3及びゲート回路5で制
御する。デフォルト画面表示も、同様に情報送出側から
表示画面をデフォルト状態にする命令を受けると、CP
U1はプログラム上で記憶しているデフォルトデータを
、1アドレスごとに1フレ一ム分だけCPU期間にフレ
ームメモリ4へ壱キ込む。
の動作について説明する。図示しないCRTの静止画表
示において、情報送出側から描画の命令を受けると、C
PLTIはフレームメモリ4に対しアドレス、データを
各々アドレスバス12.データバス13に出力する。こ
こでは、CPUXJ[にだけフレームメモリ4ヘデータ
を省き込む様に、CPU期間/CRT期間の時分割を示
す信号16によル、切り換え器3及びゲート回路5で制
御する。デフォルト画面表示も、同様に情報送出側から
表示画面をデフォルト状態にする命令を受けると、CP
U1はプログラム上で記憶しているデフォルトデータを
、1アドレスごとに1フレ一ム分だけCPU期間にフレ
ームメモリ4へ壱キ込む。
CRT期間では、信号16により切シ候え器3でCRT
コントローラ2のアドレスに切シ換えられ、フレームメ
モリ4よシデータを読み出している。
コントローラ2のアドレスに切シ換えられ、フレームメ
モリ4よシデータを読み出している。
従来のCPUIによるフレームメモリアクセスのデフォ
ルト画面表示方式は以上の様に朽成されているので、フ
レームメモリ4にデータ全書き込むには、CPUIの命
令によらねばならない)こめに、CRTの画面表示に時
間がかかるという欠点があった。
ルト画面表示方式は以上の様に朽成されているので、フ
レームメモリ4にデータ全書き込むには、CPUIの命
令によらねばならない)こめに、CRTの画面表示に時
間がかかるという欠点があった。
この発明は、上記の様な従来のものの欠点を改善する目
的でなされたもので、CRTの表示画面のデフォルトデ
ータ全あらかじめラッチ回路に記憶させ、CRTコント
ローラによってCRT表示期間に、ラッチ回路に記憶さ
れているデフォルトデータをフレームメモリに書き込む
様にすることにより、高速でCRTのデフォルト画面表
示ができるデフォルト画面表示方式を提供するものであ
る0 〔発明の実施例〕 以下、この発明の実施例を図について説明する。
的でなされたもので、CRTの表示画面のデフォルトデ
ータ全あらかじめラッチ回路に記憶させ、CRTコント
ローラによってCRT表示期間に、ラッチ回路に記憶さ
れているデフォルトデータをフレームメモリに書き込む
様にすることにより、高速でCRTのデフォルト画面表
示ができるデフォルト画面表示方式を提供するものであ
る0 〔発明の実施例〕 以下、この発明の実施例を図について説明する。
第2図はこの発明の一実施例であるデフォルト画面表示
方式會示すブロック構成図である。図において、1は、
フレームメモリ4へのアクセス及びデフォルトデータの
ラッチ回路7への出力、デフォルト画面表示命令を表わ
す信号27の出力を行うCPU、2は、1フレ一ム走食
時間でフレームメモリ4の全アドレスをアクセスする様
に、アドレスをアドレスバス2□lへ出力するcn’r
:yントローラ、3は、CPUIからのアドレッシング
とCRTコントローラ2からのアドレッシングヲ切り換
え、アドレスをアドレスバス24へ出力する切り換え器
、4はフレームメモリ、6はCPUIからのデータとラ
ッチ回路7のデータとの切シ換えを行う切9換え器、7
はデフォルトデータ全記憶してお(ラッチ回路である。
方式會示すブロック構成図である。図において、1は、
フレームメモリ4へのアクセス及びデフォルトデータの
ラッチ回路7への出力、デフォルト画面表示命令を表わ
す信号27の出力を行うCPU、2は、1フレ一ム走食
時間でフレームメモリ4の全アドレスをアクセスする様
に、アドレスをアドレスバス2□lへ出力するcn’r
:yントローラ、3は、CPUIからのアドレッシング
とCRTコントローラ2からのアドレッシングヲ切り換
え、アドレスをアドレスバス24へ出力する切り換え器
、4はフレームメモリ、6はCPUIからのデータとラ
ッチ回路7のデータとの切シ換えを行う切9換え器、7
はデフォルトデータ全記憶してお(ラッチ回路である。
次に、上記第2図に示すこの発明の一実施例であるデフ
ォルト画面表示方式の動作について説明する。ここでも
、上記した従来例の方式と同様に、CPU期間とCRT
期間の時分割ケ行っている。
ォルト画面表示方式の動作について説明する。ここでも
、上記した従来例の方式と同様に、CPU期間とCRT
期間の時分割ケ行っている。
始めに、一般のCRTの静止画表示におけるフレームメ
モリ4へのデータの書き込みについて述べる。情報送出
側から描画の命令を受けると、CPU1はその命令を処
理し、フレームメモリ4へのアドレス、データ全各々ア
ドレスバス22.データバス23に出力する。そして、
CPU期間にだけフレームメモリ4にデータを書き込む
様に、CPU期間/CRT期間の時分割を示す信号26
で各切り換え器3.6’t@、り換え、アドレスバス2
4゜データバス25に各々アドレス、データ全出力させ
、フレームメモリ4にデータ全書き込む。次いで、デフ
ォルト画面表示におけるフレームメモリ4へのデータの
書き込みについて述べる。情報送出側から表示画面全デ
フォルト状態にする命令をc’ P U 1が認知する
と、プログラム上で記憶シているデフォルトデータをラ
ッチ回路7に出力して記憶させ、フレームメモリ4に入
力されるデータがラッチ回路77)・ら出力される様に
、信号27で切り換え56 k 9J J)換える。C
RT−コントローラ2のアドレッシングがフレームメモ
リ4の最初のアドレスをアクセスすると、このラッチ回
路7のデータk、CR’l’期間にフレームメモリ4へ
入力させ、以下、1フレ一ム分のデフォルトデータを入
力させる。本来は、CRT期間はフレームメモリ4から
の7−タの読み出し期間であるが、デフォルト画面表示
時は、1フレ一ム分はフレームメモリ4への書き込みと
データの読み出しを同時に行う。デフォルトデータの書
き込みが終わると、本来のデータの読み出しのみを行う
。
モリ4へのデータの書き込みについて述べる。情報送出
側から描画の命令を受けると、CPU1はその命令を処
理し、フレームメモリ4へのアドレス、データ全各々ア
ドレスバス22.データバス23に出力する。そして、
CPU期間にだけフレームメモリ4にデータを書き込む
様に、CPU期間/CRT期間の時分割を示す信号26
で各切り換え器3.6’t@、り換え、アドレスバス2
4゜データバス25に各々アドレス、データ全出力させ
、フレームメモリ4にデータ全書き込む。次いで、デフ
ォルト画面表示におけるフレームメモリ4へのデータの
書き込みについて述べる。情報送出側から表示画面全デ
フォルト状態にする命令をc’ P U 1が認知する
と、プログラム上で記憶シているデフォルトデータをラ
ッチ回路7に出力して記憶させ、フレームメモリ4に入
力されるデータがラッチ回路77)・ら出力される様に
、信号27で切り換え56 k 9J J)換える。C
RT−コントローラ2のアドレッシングがフレームメモ
リ4の最初のアドレスをアクセスすると、このラッチ回
路7のデータk、CR’l’期間にフレームメモリ4へ
入力させ、以下、1フレ一ム分のデフォルトデータを入
力させる。本来は、CRT期間はフレームメモリ4から
の7−タの読み出し期間であるが、デフォルト画面表示
時は、1フレ一ム分はフレームメモリ4への書き込みと
データの読み出しを同時に行う。デフォルトデータの書
き込みが終わると、本来のデータの読み出しのみを行う
。
この発明は以上説明した様に、デフォルト画面表示方式
において、CRTの表示画面のデフォルトデータ全あら
かじめラッチ回路Vtl記憶させ、CRTコントローラ
によってCRT表示期間に、ラッチ回路に記憶されてい
るデフォルトデータ奮フレームメモリに書き込む様に構
成したので、この種の従来例のものと比べて、CPUの
負荷が軽減できると共に、CRTのデフォルト画面表示
が極めてh速で実行され得る優れた効果を奏するもので
ある0
において、CRTの表示画面のデフォルトデータ全あら
かじめラッチ回路Vtl記憶させ、CRTコントローラ
によってCRT表示期間に、ラッチ回路に記憶されてい
るデフォルトデータ奮フレームメモリに書き込む様に構
成したので、この種の従来例のものと比べて、CPUの
負荷が軽減できると共に、CRTのデフォルト画面表示
が極めてh速で実行され得る優れた効果を奏するもので
ある0
第1図は従来のデフォルト画面表示方式を示すブロック
構成図、第2図はこの発明の一実施例であるデフォルト
画面表示方式を示すブロック構成図である。 図において、1・・・中央演算処理装置(CPIJ)、
2・・・CRTコントローラ、3.6・・・切多換え器
、4・・・フレームメモリ、5・−・ゲート回路、7・
・・ラッチ回路、11,12.14,21.22.24
・・・アドレスバス、13,15,23.25・・・デ
ータバス、16.26.27・・・信号である。 なお、各図中、同一符号は同一、又は4目当部分を示す
1、
構成図、第2図はこの発明の一実施例であるデフォルト
画面表示方式を示すブロック構成図である。 図において、1・・・中央演算処理装置(CPIJ)、
2・・・CRTコントローラ、3.6・・・切多換え器
、4・・・フレームメモリ、5・−・ゲート回路、7・
・・ラッチ回路、11,12.14,21.22.24
・・・アドレスバス、13,15,23.25・・・デ
ータバス、16.26.27・・・信号である。 なお、各図中、同一符号は同一、又は4目当部分を示す
1、
Claims (1)
- CRTの表示画面をデフォルト状態にする方式において
、中央演算処理装置により前記表示画面のデフォルトデ
ータをあらかじめラッチ回路に記憶させ、CRTコント
ローラによって表示データを読み出す時のCRT表示期
間に、アドレッシングされたフレームメモリに、前記ラ
ッチ回路に記憶されている前記デフォルトデータを書き
込む様にしたことを特徴とするデフォルト画面表示方式
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59130516A JPS619684A (ja) | 1984-06-25 | 1984-06-25 | デフオルト画面表示方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59130516A JPS619684A (ja) | 1984-06-25 | 1984-06-25 | デフオルト画面表示方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS619684A true JPS619684A (ja) | 1986-01-17 |
Family
ID=15036160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59130516A Pending JPS619684A (ja) | 1984-06-25 | 1984-06-25 | デフオルト画面表示方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS619684A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63271632A (ja) * | 1987-04-30 | 1988-11-09 | Fujitsu Ltd | 画面表示制御装置 |
JPH02260303A (ja) * | 1989-03-31 | 1990-10-23 | Takenaka Komuten Co Ltd | スタンド式非常用照明器具 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5381018A (en) * | 1976-12-27 | 1978-07-18 | Nec Corp | Memory control system on disply unit |
-
1984
- 1984-06-25 JP JP59130516A patent/JPS619684A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5381018A (en) * | 1976-12-27 | 1978-07-18 | Nec Corp | Memory control system on disply unit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63271632A (ja) * | 1987-04-30 | 1988-11-09 | Fujitsu Ltd | 画面表示制御装置 |
JPH02260303A (ja) * | 1989-03-31 | 1990-10-23 | Takenaka Komuten Co Ltd | スタンド式非常用照明器具 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0746308B2 (ja) | 表示制御装置およびマイクロコンピュータ・システム | |
JPS619684A (ja) | デフオルト画面表示方式 | |
JP2665836B2 (ja) | 液晶表示制御装置 | |
JPS60220386A (ja) | フレ−ムメモリアクセス方式 | |
JPS6321211B2 (ja) | ||
JPS6122391A (ja) | 表示装置の複写制御方式 | |
JPS5952460B2 (ja) | メモリ装置 | |
JP2501393B2 (ja) | 直接メモリアクセス装置 | |
JP3217815B2 (ja) | アドレス変換方式 | |
JP2884620B2 (ja) | ディジタル画像処理装置 | |
JPS5945567A (ja) | メモリ書き込み制御回路 | |
KR900001530Y1 (ko) | 폰트롬과 문자발생 램 사이의 데이터 전송회로 | |
JPH0250495B2 (ja) | ||
JPH0728990A (ja) | グラフィックスメモリアクセス回路 | |
JPS61184587A (ja) | 画像表示制御装置 | |
JPS5971510A (ja) | シ−ケンス制御回路 | |
JPH04131948A (ja) | メモリ制御装置 | |
JPH05210616A (ja) | コンピュータ装置 | |
JPS5924427B2 (ja) | 表示装置 | |
JPH03107895A (ja) | ディスプレイ装置 | |
JPS6175388A (ja) | 表示処理装置 | |
JPH04151195A (ja) | 画像表示装置 | |
JPS61276042A (ja) | メモリ制御装置 | |
JPS59226954A (ja) | メモリ・アクセス種別記録装置 | |
JP2000122630A (ja) | コードリフレッシュ方式表示システムの表示データ生成回路 |