JPS61184587A - 画像表示制御装置 - Google Patents
画像表示制御装置Info
- Publication number
- JPS61184587A JPS61184587A JP60024703A JP2470385A JPS61184587A JP S61184587 A JPS61184587 A JP S61184587A JP 60024703 A JP60024703 A JP 60024703A JP 2470385 A JP2470385 A JP 2470385A JP S61184587 A JPS61184587 A JP S61184587A
- Authority
- JP
- Japan
- Prior art keywords
- frame memory
- display
- data
- default
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、多画面表示指定時において特定画面のフレ
ームメモリにデフォルトデータを書込みデフォルト表示
を行なう画像表示制御装置に関するものである。
ームメモリにデフォルトデータを書込みデフォルト表示
を行なう画像表示制御装置に関するものである。
従来この種の装置として第4図に示すものがあった。図
において、1は画像データとアドレス信号をそれぞれデ
ータバス11.アドレスバス12に出力してフレームメ
モリ4をアクセスする中央処理装置(以下CPUと称す
)、2は1フレーム走査時間でフレームメモリ全アドレ
スをアクセスするようにアドレス信号をアドレスバス1
3へ出力する表示コントローラとしてのCRTコントロ
ーラ、3はCPUIからのアドレス信号とCRTコント
ローラ2からのアドレス信号を切換え、アドレスバス1
4へ出力する切換器、4はフレームメモリ、5はCPU
Iがフレームメモリ4をアクセスする期間(以下CPU
期間と称す)とフレームメモリ4からデータを読出す期
間(以下CRT表示期間と称す)の時分割方式において
CPU期間にCPUIからのデータをデータバス15へ
出力するゲート回路である。
において、1は画像データとアドレス信号をそれぞれデ
ータバス11.アドレスバス12に出力してフレームメ
モリ4をアクセスする中央処理装置(以下CPUと称す
)、2は1フレーム走査時間でフレームメモリ全アドレ
スをアクセスするようにアドレス信号をアドレスバス1
3へ出力する表示コントローラとしてのCRTコントロ
ーラ、3はCPUIからのアドレス信号とCRTコント
ローラ2からのアドレス信号を切換え、アドレスバス1
4へ出力する切換器、4はフレームメモリ、5はCPU
Iがフレームメモリ4をアクセスする期間(以下CPU
期間と称す)とフレームメモリ4からデータを読出す期
間(以下CRT表示期間と称す)の時分割方式において
CPU期間にCPUIからのデータをデータバス15へ
出力するゲート回路である。
次に動作について説明する。多画面表示指定時において
情報送出側から描画の命令を受けると、CPUIはフレ
ームメモリ4に対してアドレス信号3画像データを各々
アドレスバス12.データバス11に出力する。ここで
はCPU期間にだけフレームメモリ4ヘデータを書込む
ようにCPU期間/CRT表示期間の時分割を示す信号
16により切換器3及びゲート回路5を制御する。特定
画面のデフォルト表示も同様に、情報送出側がらある画
面をデフォルト表示する命令を受けるとCPUIはプロ
グラム上で記憶しているデフォルトデータをCPU期間
に、該当する画面のアドレス全部に書込む。CRT表示
期間では、信号16により切換器3でCRTコントロー
ラ2のアドレス信号に切換えられて、フレームメモリ4
からのデータの読出しのみを行なう。
情報送出側から描画の命令を受けると、CPUIはフレ
ームメモリ4に対してアドレス信号3画像データを各々
アドレスバス12.データバス11に出力する。ここで
はCPU期間にだけフレームメモリ4ヘデータを書込む
ようにCPU期間/CRT表示期間の時分割を示す信号
16により切換器3及びゲート回路5を制御する。特定
画面のデフォルト表示も同様に、情報送出側がらある画
面をデフォルト表示する命令を受けるとCPUIはプロ
グラム上で記憶しているデフォルトデータをCPU期間
に、該当する画面のアドレス全部に書込む。CRT表示
期間では、信号16により切換器3でCRTコントロー
ラ2のアドレス信号に切換えられて、フレームメモリ4
からのデータの読出しのみを行なう。
しかしながら、上記構成の従来装置にあっては、デフォ
ルトデータのフレームメモリ4への書込みを通常の画像
データと同様CPUl0フレームメモリアクセスで行な
っているため、CPU自身に負担がかかり画面表示に時
間がかかるという問題点を有していた。
ルトデータのフレームメモリ4への書込みを通常の画像
データと同様CPUl0フレームメモリアクセスで行な
っているため、CPU自身に負担がかかり画面表示に時
間がかかるという問題点を有していた。
この発明は上記のような従来の問題点を解決するために
なされたもので、デフォルトデータを別に記憶させCR
Tコントローラによるアクセス速度でフレームメモリへ
の書込みを行なうことにより、高速で特定画面のデフォ
ルト表示ができる装置を提供することを目的としている
。
なされたもので、デフォルトデータを別に記憶させCR
Tコントローラによるアクセス速度でフレームメモリへ
の書込みを行なうことにより、高速で特定画面のデフォ
ルト表示ができる装置を提供することを目的としている
。
この発明に係る画像表示制御装置は、中央処理装置から
出力されるデフォルトデータを記憶する記憶手段を設け
るとともに、表示コントローラがフレームメモリをアク
セスする期間に該表示コントローラから出力されるアド
レス信号にもとづき、このアドレス信号がデフォルトデ
ータ表示域に対応するときに上記記憶手段からデフォル
トデータを読出してフレームメモリに書込むタイミング
を発生するタイミング発生手段を備えたものである。
出力されるデフォルトデータを記憶する記憶手段を設け
るとともに、表示コントローラがフレームメモリをアク
セスする期間に該表示コントローラから出力されるアド
レス信号にもとづき、このアドレス信号がデフォルトデ
ータ表示域に対応するときに上記記憶手段からデフォル
トデータを読出してフレームメモリに書込むタイミング
を発生するタイミング発生手段を備えたものである。
この発明においては、中央処理装置からのデフォルトデ
ータはまず記憶手段に記憶される。この記憶手段に記憶
されたデフォルトデータは表示コントローラから出力さ
れるアドレス信号がデフォルトデータ表示域に対応する
表示コントローラのフレームメモリアクセス期間に読出
され、フレームメモリの上記アドレス信号が示すアドレ
スに書込まれる。
ータはまず記憶手段に記憶される。この記憶手段に記憶
されたデフォルトデータは表示コントローラから出力さ
れるアドレス信号がデフォルトデータ表示域に対応する
表示コントローラのフレームメモリアクセス期間に読出
され、フレームメモリの上記アドレス信号が示すアドレ
スに書込まれる。
以下、この発明を第1図ないし第3図に示す実施例にも
とづき説明する。第1図は実施例の構成を示すブロック
図であり、第4図従来例と同−又は相当部分には同一符
号を用いその説明は省略する。図において、6はCPU
1からのデフォルトデータをラッチし、記憶しておく記
憶手段としてのラッチ回路、7はCPUIからの画像デ
ータと上記ラッチ回路6からのデフォルトデータを切換
えてデータバス15に出力する切換器、8はCPUIか
らのデフォルト表示すべき画面を指定する信号17の制
御により、デフォルト表示をしなければいけない画面の
アドレスがCRTコントローラ2より出力された時、デ
フォルトデータをフレームメモリ4に書込む期間を示す
信号18を出力するアドレスデコーダ、9はCPUIか
らのフレームメモリ4への書込み信号19とCRTコン
トローラ2からのデフォルトデータ書込み信号20をデ
フォルトデータを書込む期間を示す信号18により制御
し、書込み信号21をフレームメモリ4に出力するゲー
ト回路である。なお、本実施例においては、上記アドレ
スデコーダ8及びゲート回路9によりタイミング発生手
段が構成されている。
とづき説明する。第1図は実施例の構成を示すブロック
図であり、第4図従来例と同−又は相当部分には同一符
号を用いその説明は省略する。図において、6はCPU
1からのデフォルトデータをラッチし、記憶しておく記
憶手段としてのラッチ回路、7はCPUIからの画像デ
ータと上記ラッチ回路6からのデフォルトデータを切換
えてデータバス15に出力する切換器、8はCPUIか
らのデフォルト表示すべき画面を指定する信号17の制
御により、デフォルト表示をしなければいけない画面の
アドレスがCRTコントローラ2より出力された時、デ
フォルトデータをフレームメモリ4に書込む期間を示す
信号18を出力するアドレスデコーダ、9はCPUIか
らのフレームメモリ4への書込み信号19とCRTコン
トローラ2からのデフォルトデータ書込み信号20をデ
フォルトデータを書込む期間を示す信号18により制御
し、書込み信号21をフレームメモリ4に出力するゲー
ト回路である。なお、本実施例においては、上記アドレ
スデコーダ8及びゲート回路9によりタイミング発生手
段が構成されている。
次に動作について説明する。ここでも従来例と同様にC
PU期間とCRT表示期間の時分割を行なっている。は
じめに静止画表示におけるフレームメモリ4へのデータ
書込みについて説明する。
PU期間とCRT表示期間の時分割を行なっている。は
じめに静止画表示におけるフレームメモリ4へのデータ
書込みについて説明する。
情報送出側から描画の命令を受けるとCPUIはその命
令1を処理し、フレームメモリ4へのアドレス信号、デ
ータを各々アドレスバス12.データバス11に出力す
る。そしてCPU期間だけフレームメモリ4にデータを
書込むように、CPU期間/CR7表示期間の時分割を
示す信号16の制御により切換器3,7を切換え、アド
レスバス14、データバス15に各々アドレス信号、デ
ータを出力させる。CPU1からの書込み信号19はゲ
ート回路9を通ってフレームメモリ4への書込み信号2
1となり、これによってデータをフレームメモリ4に書
込む。
令1を処理し、フレームメモリ4へのアドレス信号、デ
ータを各々アドレスバス12.データバス11に出力す
る。そしてCPU期間だけフレームメモリ4にデータを
書込むように、CPU期間/CR7表示期間の時分割を
示す信号16の制御により切換器3,7を切換え、アド
レスバス14、データバス15に各々アドレス信号、デ
ータを出力させる。CPU1からの書込み信号19はゲ
ート回路9を通ってフレームメモリ4への書込み信号2
1となり、これによってデータをフレームメモリ4に書
込む。
次にデフォルト画面表示におけるフレームメモリ4への
デフォルトデータ書込みについて説明する。例としてC
RTの画面を第2図のように5分割し、第3画面だけを
デフォルト表示するタイミング図を第3図に示す。なお
フレームメモリ4上のアドレスと画面との対応は第2図
に示すものとする。情報送出側から指定する画面をデフ
ォルト表示する命令をCPUIが認知すると、プログラ
ム上で記憶しているデフォルトデータをラッチ回路6に
出力し保持させる。同時にデフォルト表示すべき画面を
指定する信号17をアドレスデコーダ8に与える。CR
Tコントローラ2からアドレスバス13に指定の画面の
アドレス信号が出力されると、アドレスデコーダ8はデ
フォルトデータをフレームメモリ4に書込むべき期間を
示す第3図(Q)に示す如き信号18を出力する。この
信号18の制御により、ゲート回路9からはCRTコン
トローラ2からのデフォルトデータの書込み信号20(
第3図(C))がフレームメモリ4への書込み信号21
<第3図(f))として出力され、又、切換器7からは
ラッチ回路6から読出されたデフォルトデータ(第3図
(d))が出力され、フレームメモリ4に書込まれる。
デフォルトデータ書込みについて説明する。例としてC
RTの画面を第2図のように5分割し、第3画面だけを
デフォルト表示するタイミング図を第3図に示す。なお
フレームメモリ4上のアドレスと画面との対応は第2図
に示すものとする。情報送出側から指定する画面をデフ
ォルト表示する命令をCPUIが認知すると、プログラ
ム上で記憶しているデフォルトデータをラッチ回路6に
出力し保持させる。同時にデフォルト表示すべき画面を
指定する信号17をアドレスデコーダ8に与える。CR
Tコントローラ2からアドレスバス13に指定の画面の
アドレス信号が出力されると、アドレスデコーダ8はデ
フォルトデータをフレームメモリ4に書込むべき期間を
示す第3図(Q)に示す如き信号18を出力する。この
信号18の制御により、ゲート回路9からはCRTコン
トローラ2からのデフォルトデータの書込み信号20(
第3図(C))がフレームメモリ4への書込み信号21
<第3図(f))として出力され、又、切換器7からは
ラッチ回路6から読出されたデフォルトデータ(第3図
(d))が出力され、フレームメモリ4に書込まれる。
これらがCRT表示期間に行なわれるように、時分割信
号16(第3図(a))によって切換器7、CRTコン
トローラ2が制御されている。本来CRT表示期間はフ
レームメモリ4からのデータ読出し期間であるが、この
デフォルトデータ書込み時はフレームメモリ4への書込
みと読出しとを同時に行なう。アドレスバス14のアド
レス信号(第3図(b))が指定された画面のものでな
くなると信号18は出力されなくなる。CRT期間にお
けるデフォルトデータの書込みは1フレ一ム分だけ行な
い、書込み後のCRT表示期間では本来のフレームメモ
リ4からのデータの読出しのみを行なう。
号16(第3図(a))によって切換器7、CRTコン
トローラ2が制御されている。本来CRT表示期間はフ
レームメモリ4からのデータ読出し期間であるが、この
デフォルトデータ書込み時はフレームメモリ4への書込
みと読出しとを同時に行なう。アドレスバス14のアド
レス信号(第3図(b))が指定された画面のものでな
くなると信号18は出力されなくなる。CRT期間にお
けるデフォルトデータの書込みは1フレ一ム分だけ行な
い、書込み後のCRT表示期間では本来のフレームメモ
リ4からのデータの読出しのみを行なう。
なお、上記実施例においてアドレスデコーダ8は複数の
表示域のうち特定の画面のフレームメモリアドレスしか
デコードしないが、CPLI 1で表示画面の任意の領
域のフレームメモリアドレスをデコードするように設定
できるようにしてもよく、その場合任意の表示域に単一
データを高速で書込み、表示することができる。
表示域のうち特定の画面のフレームメモリアドレスしか
デコードしないが、CPLI 1で表示画面の任意の領
域のフレームメモリアドレスをデコードするように設定
できるようにしてもよく、その場合任意の表示域に単一
データを高速で書込み、表示することができる。
以上説明したように本発明によれば、中央処理装置から
出力されるデフォルトデータを記憶する記憶手段を設け
るとともに、表示コントローラがフレームメモリをアク
セスする期間に該表示コントローラから出力されるアド
レス信号にもとづき、このアドレス信号がデフォルトデ
ータ表示域に対応するときに上記記憶手段からデフォル
トデータを読出してフレームメモリに書込むタイミング
を発生するタイミング発生手段を備えたことにより、表
示コントローラによるフレームメモリのアクセス速度で
デフォルトデータを書込むことができるので、高速で特
定画面のデフォルト表示を行なうことができる画像表示
制御装置が得られるという効果がある。
出力されるデフォルトデータを記憶する記憶手段を設け
るとともに、表示コントローラがフレームメモリをアク
セスする期間に該表示コントローラから出力されるアド
レス信号にもとづき、このアドレス信号がデフォルトデ
ータ表示域に対応するときに上記記憶手段からデフォル
トデータを読出してフレームメモリに書込むタイミング
を発生するタイミング発生手段を備えたことにより、表
示コントローラによるフレームメモリのアクセス速度で
デフォルトデータを書込むことができるので、高速で特
定画面のデフォルト表示を行なうことができる画像表示
制御装置が得られるという効果がある。
第1図は本発明による画像表示制御装置の一実施例を示
すブロック図、第2図は多画面表示指定時におけるCR
Tの表示例を示す図、第3図は上記実施例におけるデフ
ォルト表示時のタイミング図、第4図は従来例を示すブ
ロック図である。 l・・・中央処理装置、2・・・Jt Isコントロー
ラ、4・・・フレームメモリ、6・・・記憶手段、8.
9・・・タイミング発生手段。 なお、図中間−又は相当部分には同一符号を用いている
。 代理人 大 岩 増 雄(ほか2名)第2図
すブロック図、第2図は多画面表示指定時におけるCR
Tの表示例を示す図、第3図は上記実施例におけるデフ
ォルト表示時のタイミング図、第4図は従来例を示すブ
ロック図である。 l・・・中央処理装置、2・・・Jt Isコントロー
ラ、4・・・フレームメモリ、6・・・記憶手段、8.
9・・・タイミング発生手段。 なお、図中間−又は相当部分には同一符号を用いている
。 代理人 大 岩 増 雄(ほか2名)第2図
Claims (1)
- フレームメモリに画像データとアドレス信号を出力して
該画像データを書込む中央処理装置と、フレームメモリ
にアドレス信号を出力して画像データをフレームメモリ
から読出し表示器に表示する表示コントローラとを備え
、フレームメモリへのアクセスを時分割制御するととも
に、上記表示器の画面を複数の表示域に分割する多画面
表示指定時に特定表示域のみデフォルト表示に更新する
ようにした画像表示制御装置において、上記中央処理装
置から出力されるデフォルトデータを記憶する記憶手段
を設けるとともに、上記表示コントローラがフレームメ
モリをアクセスする期間に該表示コントローラから出力
されるアドレス信号にもとづき、このアドレス信号がデ
フォルトデータ表示域に対応するときに上記記憶手段か
らデフォルトデータを読出してフレームメモリに書込む
タイミングを発生するタイミング発生手段を備えたこと
を特徴とする画像表示制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60024703A JPS61184587A (ja) | 1985-02-12 | 1985-02-12 | 画像表示制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60024703A JPS61184587A (ja) | 1985-02-12 | 1985-02-12 | 画像表示制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61184587A true JPS61184587A (ja) | 1986-08-18 |
Family
ID=12145537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60024703A Pending JPS61184587A (ja) | 1985-02-12 | 1985-02-12 | 画像表示制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61184587A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63271632A (ja) * | 1987-04-30 | 1988-11-09 | Fujitsu Ltd | 画面表示制御装置 |
-
1985
- 1985-02-12 JP JP60024703A patent/JPS61184587A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63271632A (ja) * | 1987-04-30 | 1988-11-09 | Fujitsu Ltd | 画面表示制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4104624A (en) | Microprocessor controlled CRT display system | |
JPS61184587A (ja) | 画像表示制御装置 | |
JP2507361B2 (ja) | 画像情報処理装置 | |
KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
JPH0120430B2 (ja) | ||
JPS5837688A (ja) | リフレツシユメモリのアクセス方式 | |
JP3131918B2 (ja) | メモリ装置 | |
JP2821176B2 (ja) | 情報処理装置 | |
KR900003148B1 (ko) | 일시 화상 기억형 모니터 인터페이스 | |
JPH10240199A (ja) | 画像表示制御装置 | |
JPS6122391A (ja) | 表示装置の複写制御方式 | |
JP3166323B2 (ja) | 画像処理装置 | |
JP3070082B2 (ja) | 画像データの表示処理回路 | |
JPS619684A (ja) | デフオルト画面表示方式 | |
JPS59146087A (ja) | 繰り返し走査方式の表示装置 | |
JPS60220386A (ja) | フレ−ムメモリアクセス方式 | |
JPH03116194A (ja) | ディスブレイ制御装置 | |
JPH0292545A (ja) | ハードコピー方式 | |
JPH05257629A (ja) | メッセージ表示方式 | |
JPH01273092A (ja) | 映像メモリ装置 | |
JPH02114292A (ja) | 表示制御装置 | |
JPH02115984A (ja) | 画像表示逆転方式 | |
JPH058836B2 (ja) | ||
JPS61272786A (ja) | グラフイツク表示装置 | |
KR950013261A (ko) | 영상복호장치 |