JPS61184587A - 画像表示制御装置 - Google Patents
画像表示制御装置Info
- Publication number
- JPS61184587A JPS61184587A JP60024703A JP2470385A JPS61184587A JP S61184587 A JPS61184587 A JP S61184587A JP 60024703 A JP60024703 A JP 60024703A JP 2470385 A JP2470385 A JP 2470385A JP S61184587 A JPS61184587 A JP S61184587A
- Authority
- JP
- Japan
- Prior art keywords
- frame memory
- display
- data
- default
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、多画面表示指定時において特定画面のフレ
ームメモリにデフォルトデータを書込みデフォルト表示
を行なう画像表示制御装置に関するものである。
ームメモリにデフォルトデータを書込みデフォルト表示
を行なう画像表示制御装置に関するものである。
従来この種の装置として第４図に示すものがあった。図
において、１は画像データとアドレス信号をそれぞれデ
ータバス１１．アドレスバス１２に出力してフレームメ
モリ４をアクセスする中央処理装置（以下ＣＰＵと称す
）、２は１フレーム走査時間でフレームメモリ全アドレ
スをアクセスするようにアドレス信号をアドレスバス１
３へ出力する表示コントローラとしてのＣＲＴコントロ
ーラ、３はＣＰＵＩからのアドレス信号とＣＲＴコント
ローラ２からのアドレス信号を切換え、アドレスバス１
４へ出力する切換器、４はフレームメモリ、５はＣＰＵ
Ｉがフレームメモリ４をアクセスする期間（以下ＣＰＵ
期間と称す）とフレームメモリ４からデータを読出す期
間（以下ＣＲＴ表示期間と称す）の時分割方式において
ＣＰＵ期間にＣＰＵＩからのデータをデータバス１５へ
出力するゲート回路である。
において、１は画像データとアドレス信号をそれぞれデ
ータバス１１．アドレスバス１２に出力してフレームメ
モリ４をアクセスする中央処理装置（以下ＣＰＵと称す
）、２は１フレーム走査時間でフレームメモリ全アドレ
スをアクセスするようにアドレス信号をアドレスバス１
３へ出力する表示コントローラとしてのＣＲＴコントロ
ーラ、３はＣＰＵＩからのアドレス信号とＣＲＴコント
ローラ２からのアドレス信号を切換え、アドレスバス１
４へ出力する切換器、４はフレームメモリ、５はＣＰＵ
Ｉがフレームメモリ４をアクセスする期間（以下ＣＰＵ
期間と称す）とフレームメモリ４からデータを読出す期
間（以下ＣＲＴ表示期間と称す）の時分割方式において
ＣＰＵ期間にＣＰＵＩからのデータをデータバス１５へ
出力するゲート回路である。
次に動作について説明する。多画面表示指定時において
情報送出側から描画の命令を受けると、ＣＰＵＩはフレ
ームメモリ４に対してアドレス信号３画像データを各々
アドレスバス１２．データバス１１に出力する。ここで
はＣＰＵ期間にだけフレームメモリ４ヘデータを書込む
ようにＣＰＵ期間／ＣＲＴ表示期間の時分割を示す信号
１６により切換器３及びゲート回路５を制御する。特定
画面のデフォルト表示も同様に、情報送出側がらある画
面をデフォルト表示する命令を受けるとＣＰＵＩはプロ
グラム上で記憶しているデフォルトデータをＣＰＵ期間
に、該当する画面のアドレス全部に書込む。ＣＲＴ表示
期間では、信号１６により切換器３でＣＲＴコントロー
ラ２のアドレス信号に切換えられて、フレームメモリ４
からのデータの読出しのみを行なう。
情報送出側から描画の命令を受けると、ＣＰＵＩはフレ
ームメモリ４に対してアドレス信号３画像データを各々
アドレスバス１２．データバス１１に出力する。ここで
はＣＰＵ期間にだけフレームメモリ４ヘデータを書込む
ようにＣＰＵ期間／ＣＲＴ表示期間の時分割を示す信号
１６により切換器３及びゲート回路５を制御する。特定
画面のデフォルト表示も同様に、情報送出側がらある画
面をデフォルト表示する命令を受けるとＣＰＵＩはプロ
グラム上で記憶しているデフォルトデータをＣＰＵ期間
に、該当する画面のアドレス全部に書込む。ＣＲＴ表示
期間では、信号１６により切換器３でＣＲＴコントロー
ラ２のアドレス信号に切換えられて、フレームメモリ４
からのデータの読出しのみを行なう。
しかしながら、上記構成の従来装置にあっては、デフォ
ルトデータのフレームメモリ４への書込みを通常の画像
データと同様ＣＰＵｌ０フレームメモリアクセスで行な
っているため、ＣＰＵ自身に負担がかかり画面表示に時
間がかかるという問題点を有していた。
ルトデータのフレームメモリ４への書込みを通常の画像
データと同様ＣＰＵｌ０フレームメモリアクセスで行な
っているため、ＣＰＵ自身に負担がかかり画面表示に時
間がかかるという問題点を有していた。
この発明は上記のような従来の問題点を解決するために
なされたもので、デフォルトデータを別に記憶させＣＲ
Ｔコントローラによるアクセス速度でフレームメモリへ
の書込みを行なうことにより、高速で特定画面のデフォ
ルト表示ができる装置を提供することを目的としている
。
なされたもので、デフォルトデータを別に記憶させＣＲ
Ｔコントローラによるアクセス速度でフレームメモリへ
の書込みを行なうことにより、高速で特定画面のデフォ
ルト表示ができる装置を提供することを目的としている
。
この発明に係る画像表示制御装置は、中央処理装置から
出力されるデフォルトデータを記憶する記憶手段を設け
るとともに、表示コントローラがフレームメモリをアク
セスする期間に該表示コントローラから出力されるアド
レス信号にもとづき、このアドレス信号がデフォルトデ
ータ表示域に対応するときに上記記憶手段からデフォル
トデータを読出してフレームメモリに書込むタイミング
を発生するタイミング発生手段を備えたものである。
出力されるデフォルトデータを記憶する記憶手段を設け
るとともに、表示コントローラがフレームメモリをアク
セスする期間に該表示コントローラから出力されるアド
レス信号にもとづき、このアドレス信号がデフォルトデ
ータ表示域に対応するときに上記記憶手段からデフォル
トデータを読出してフレームメモリに書込むタイミング
を発生するタイミング発生手段を備えたものである。
この発明においては、中央処理装置からのデフォルトデ
ータはまず記憶手段に記憶される。この記憶手段に記憶
されたデフォルトデータは表示コントローラから出力さ
れるアドレス信号がデフォルトデータ表示域に対応する
表示コントローラのフレームメモリアクセス期間に読出
され、フレームメモリの上記アドレス信号が示すアドレ
スに書込まれる。
ータはまず記憶手段に記憶される。この記憶手段に記憶
されたデフォルトデータは表示コントローラから出力さ
れるアドレス信号がデフォルトデータ表示域に対応する
表示コントローラのフレームメモリアクセス期間に読出
され、フレームメモリの上記アドレス信号が示すアドレ
スに書込まれる。
以下、この発明を第１図ないし第３図に示す実施例にも
とづき説明する。第１図は実施例の構成を示すブロック
図であり、第４図従来例と同−又は相当部分には同一符
号を用いその説明は省略する。図において、６はＣＰＵ
１からのデフォルトデータをラッチし、記憶しておく記
憶手段としてのラッチ回路、７はＣＰＵＩからの画像デ
ータと上記ラッチ回路６からのデフォルトデータを切換
えてデータバス１５に出力する切換器、８はＣＰＵＩか
らのデフォルト表示すべき画面を指定する信号１７の制
御により、デフォルト表示をしなければいけない画面の
アドレスがＣＲＴコントローラ２より出力された時、デ
フォルトデータをフレームメモリ４に書込む期間を示す
信号１８を出力するアドレスデコーダ、９はＣＰＵＩか
らのフレームメモリ４への書込み信号１９とＣＲＴコン
トローラ２からのデフォルトデータ書込み信号２０をデ
フォルトデータを書込む期間を示す信号１８により制御
し、書込み信号２１をフレームメモリ４に出力するゲー
ト回路である。なお、本実施例においては、上記アドレ
スデコーダ８及びゲート回路９によりタイミング発生手
段が構成されている。
とづき説明する。第１図は実施例の構成を示すブロック
図であり、第４図従来例と同−又は相当部分には同一符
号を用いその説明は省略する。図において、６はＣＰＵ
１からのデフォルトデータをラッチし、記憶しておく記
憶手段としてのラッチ回路、７はＣＰＵＩからの画像デ
ータと上記ラッチ回路６からのデフォルトデータを切換
えてデータバス１５に出力する切換器、８はＣＰＵＩか
らのデフォルト表示すべき画面を指定する信号１７の制
御により、デフォルト表示をしなければいけない画面の
アドレスがＣＲＴコントローラ２より出力された時、デ
フォルトデータをフレームメモリ４に書込む期間を示す
信号１８を出力するアドレスデコーダ、９はＣＰＵＩか
らのフレームメモリ４への書込み信号１９とＣＲＴコン
トローラ２からのデフォルトデータ書込み信号２０をデ
フォルトデータを書込む期間を示す信号１８により制御
し、書込み信号２１をフレームメモリ４に出力するゲー
ト回路である。なお、本実施例においては、上記アドレ
スデコーダ８及びゲート回路９によりタイミング発生手
段が構成されている。
次に動作について説明する。ここでも従来例と同様にＣ
ＰＵ期間とＣＲＴ表示期間の時分割を行なっている。は
じめに静止画表示におけるフレームメモリ４へのデータ
書込みについて説明する。
ＰＵ期間とＣＲＴ表示期間の時分割を行なっている。は
じめに静止画表示におけるフレームメモリ４へのデータ
書込みについて説明する。
情報送出側から描画の命令を受けるとＣＰＵＩはその命
令１を処理し、フレームメモリ４へのアドレス信号、デ
ータを各々アドレスバス１２．データバス１１に出力す
る。そしてＣＰＵ期間だけフレームメモリ４にデータを
書込むように、ＣＰＵ期間／ＣＲ７表示期間の時分割を
示す信号１６の制御により切換器３，７を切換え、アド
レスバス１４、データバス１５に各々アドレス信号、デ
ータを出力させる。ＣＰＵ１からの書込み信号１９はゲ
ート回路９を通ってフレームメモリ４への書込み信号２
１となり、これによってデータをフレームメモリ４に書
込む。
令１を処理し、フレームメモリ４へのアドレス信号、デ
ータを各々アドレスバス１２．データバス１１に出力す
る。そしてＣＰＵ期間だけフレームメモリ４にデータを
書込むように、ＣＰＵ期間／ＣＲ７表示期間の時分割を
示す信号１６の制御により切換器３，７を切換え、アド
レスバス１４、データバス１５に各々アドレス信号、デ
ータを出力させる。ＣＰＵ１からの書込み信号１９はゲ
ート回路９を通ってフレームメモリ４への書込み信号２
１となり、これによってデータをフレームメモリ４に書
込む。
次にデフォルト画面表示におけるフレームメモリ４への
デフォルトデータ書込みについて説明する。例としてＣ
ＲＴの画面を第２図のように５分割し、第３画面だけを
デフォルト表示するタイミング図を第３図に示す。なお
フレームメモリ４上のアドレスと画面との対応は第２図
に示すものとする。情報送出側から指定する画面をデフ
ォルト表示する命令をＣＰＵＩが認知すると、プログラ
ム上で記憶しているデフォルトデータをラッチ回路６に
出力し保持させる。同時にデフォルト表示すべき画面を
指定する信号１７をアドレスデコーダ８に与える。ＣＲ
Ｔコントローラ２からアドレスバス１３に指定の画面の
アドレス信号が出力されると、アドレスデコーダ８はデ
フォルトデータをフレームメモリ４に書込むべき期間を
示す第３図（Ｑ）に示す如き信号１８を出力する。この
信号１８の制御により、ゲート回路９からはＣＲＴコン
トローラ２からのデフォルトデータの書込み信号２０（
第３図（Ｃ））がフレームメモリ４への書込み信号２１
＜第３図（ｆ））として出力され、又、切換器７からは
ラッチ回路６から読出されたデフォルトデータ（第３図
（ｄ））が出力され、フレームメモリ４に書込まれる。
デフォルトデータ書込みについて説明する。例としてＣ
ＲＴの画面を第２図のように５分割し、第３画面だけを
デフォルト表示するタイミング図を第３図に示す。なお
フレームメモリ４上のアドレスと画面との対応は第２図
に示すものとする。情報送出側から指定する画面をデフ
ォルト表示する命令をＣＰＵＩが認知すると、プログラ
ム上で記憶しているデフォルトデータをラッチ回路６に
出力し保持させる。同時にデフォルト表示すべき画面を
指定する信号１７をアドレスデコーダ８に与える。ＣＲ
Ｔコントローラ２からアドレスバス１３に指定の画面の
アドレス信号が出力されると、アドレスデコーダ８はデ
フォルトデータをフレームメモリ４に書込むべき期間を
示す第３図（Ｑ）に示す如き信号１８を出力する。この
信号１８の制御により、ゲート回路９からはＣＲＴコン
トローラ２からのデフォルトデータの書込み信号２０（
第３図（Ｃ））がフレームメモリ４への書込み信号２１
＜第３図（ｆ））として出力され、又、切換器７からは
ラッチ回路６から読出されたデフォルトデータ（第３図
（ｄ））が出力され、フレームメモリ４に書込まれる。
これらがＣＲＴ表示期間に行なわれるように、時分割信
号１６（第３図（ａ））によって切換器７、ＣＲＴコン
トローラ２が制御されている。本来ＣＲＴ表示期間はフ
レームメモリ４からのデータ読出し期間であるが、この
デフォルトデータ書込み時はフレームメモリ４への書込
みと読出しとを同時に行なう。アドレスバス１４のアド
レス信号（第３図（ｂ））が指定された画面のものでな
くなると信号１８は出力されなくなる。ＣＲＴ期間にお
けるデフォルトデータの書込みは１フレ一ム分だけ行な
い、書込み後のＣＲＴ表示期間では本来のフレームメモ
リ４からのデータの読出しのみを行なう。
号１６（第３図（ａ））によって切換器７、ＣＲＴコン
トローラ２が制御されている。本来ＣＲＴ表示期間はフ
レームメモリ４からのデータ読出し期間であるが、この
デフォルトデータ書込み時はフレームメモリ４への書込
みと読出しとを同時に行なう。アドレスバス１４のアド
レス信号（第３図（ｂ））が指定された画面のものでな
くなると信号１８は出力されなくなる。ＣＲＴ期間にお
けるデフォルトデータの書込みは１フレ一ム分だけ行な
い、書込み後のＣＲＴ表示期間では本来のフレームメモ
リ４からのデータの読出しのみを行なう。
なお、上記実施例においてアドレスデコーダ８は複数の
表示域のうち特定の画面のフレームメモリアドレスしか
デコードしないが、ＣＰＬＩ １で表示画面の任意の領
域のフレームメモリアドレスをデコードするように設定
できるようにしてもよく、その場合任意の表示域に単一
データを高速で書込み、表示することができる。
表示域のうち特定の画面のフレームメモリアドレスしか
デコードしないが、ＣＰＬＩ １で表示画面の任意の領
域のフレームメモリアドレスをデコードするように設定
できるようにしてもよく、その場合任意の表示域に単一
データを高速で書込み、表示することができる。
以上説明したように本発明によれば、中央処理装置から
出力されるデフォルトデータを記憶する記憶手段を設け
るとともに、表示コントローラがフレームメモリをアク
セスする期間に該表示コントローラから出力されるアド
レス信号にもとづき、このアドレス信号がデフォルトデ
ータ表示域に対応するときに上記記憶手段からデフォル
トデータを読出してフレームメモリに書込むタイミング
を発生するタイミング発生手段を備えたことにより、表
示コントローラによるフレームメモリのアクセス速度で
デフォルトデータを書込むことができるので、高速で特
定画面のデフォルト表示を行なうことができる画像表示
制御装置が得られるという効果がある。
出力されるデフォルトデータを記憶する記憶手段を設け
るとともに、表示コントローラがフレームメモリをアク
セスする期間に該表示コントローラから出力されるアド
レス信号にもとづき、このアドレス信号がデフォルトデ
ータ表示域に対応するときに上記記憶手段からデフォル
トデータを読出してフレームメモリに書込むタイミング
を発生するタイミング発生手段を備えたことにより、表
示コントローラによるフレームメモリのアクセス速度で
デフォルトデータを書込むことができるので、高速で特
定画面のデフォルト表示を行なうことができる画像表示
制御装置が得られるという効果がある。
第１図は本発明による画像表示制御装置の一実施例を示
すブロック図、第２図は多画面表示指定時におけるＣＲ
Ｔの表示例を示す図、第３図は上記実施例におけるデフ
ォルト表示時のタイミング図、第４図は従来例を示すブ
ロック図である。 ｌ・・・中央処理装置、２・・・Ｊｔ Ｉｓコントロー
ラ、４・・・フレームメモリ、６・・・記憶手段、８．
９・・・タイミング発生手段。 なお、図中間−又は相当部分には同一符号を用いている
。 代理人 大 岩 増 雄（ほか２名）第２図
すブロック図、第２図は多画面表示指定時におけるＣＲ
Ｔの表示例を示す図、第３図は上記実施例におけるデフ
ォルト表示時のタイミング図、第４図は従来例を示すブ
ロック図である。 ｌ・・・中央処理装置、２・・・Ｊｔ Ｉｓコントロー
ラ、４・・・フレームメモリ、６・・・記憶手段、８．
９・・・タイミング発生手段。 なお、図中間−又は相当部分には同一符号を用いている
。 代理人 大 岩 増 雄（ほか２名）第２図
Claims (1)
- フレームメモリに画像データとアドレス信号を出力して
該画像データを書込む中央処理装置と、フレームメモリ
にアドレス信号を出力して画像データをフレームメモリ
から読出し表示器に表示する表示コントローラとを備え
、フレームメモリへのアクセスを時分割制御するととも
に、上記表示器の画面を複数の表示域に分割する多画面
表示指定時に特定表示域のみデフォルト表示に更新する
ようにした画像表示制御装置において、上記中央処理装
置から出力されるデフォルトデータを記憶する記憶手段
を設けるとともに、上記表示コントローラがフレームメ
モリをアクセスする期間に該表示コントローラから出力
されるアドレス信号にもとづき、このアドレス信号がデ
フォルトデータ表示域に対応するときに上記記憶手段か
らデフォルトデータを読出してフレームメモリに書込む
タイミングを発生するタイミング発生手段を備えたこと
を特徴とする画像表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60024703A JPS61184587A (ja) | 1985-02-12 | 1985-02-12 | 画像表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60024703A JPS61184587A (ja) | 1985-02-12 | 1985-02-12 | 画像表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61184587A true JPS61184587A (ja) | 1986-08-18 |
Family
ID=12145537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60024703A Pending JPS61184587A (ja) | 1985-02-12 | 1985-02-12 | 画像表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61184587A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63271632A (ja) * | 1987-04-30 | 1988-11-09 | Fujitsu Ltd | 画面表示制御装置 |
-
1985
- 1985-02-12 JP JP60024703A patent/JPS61184587A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63271632A (ja) * | 1987-04-30 | 1988-11-09 | Fujitsu Ltd | 画面表示制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4104624A (en) | Microprocessor controlled CRT display system | |
| JPS61184587A (ja) | 画像表示制御装置 | |
| JP2507361B2 (ja) | 画像情報処理装置 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| JPH0120430B2 (ja) | ||
| JPS5837688A (ja) | リフレツシユメモリのアクセス方式 | |
| JP3131918B2 (ja) | メモリ装置 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| KR900003148B1 (ko) | 일시 화상 기억형 모니터 인터페이스 | |
| JPH10240199A (ja) | 画像表示制御装置 | |
| JPS6122391A (ja) | 表示装置の複写制御方式 | |
| JP3166323B2 (ja) | 画像処理装置 | |
| JP3070082B2 (ja) | 画像データの表示処理回路 | |
| JPS619684A (ja) | デフオルト画面表示方式 | |
| JPS59146087A (ja) | 繰り返し走査方式の表示装置 | |
| JPS60220386A (ja) | フレ−ムメモリアクセス方式 | |
| JPH03116194A (ja) | ディスブレイ制御装置 | |
| JPH0292545A (ja) | ハードコピー方式 | |
| JPH05257629A (ja) | メッセージ表示方式 | |
| JPH01273092A (ja) | 映像メモリ装置 | |
| JPH02114292A (ja) | 表示制御装置 | |
| JPH02115984A (ja) | 画像表示逆転方式 | |
| JPH058836B2 (ja) | ||
| JPS61272786A (ja) | グラフイツク表示装置 | |
| KR950013261A (ko) | 영상복호장치 |