JPH0830233A - 液晶ディスプレイ表示制御回路 - Google Patents
液晶ディスプレイ表示制御回路Info
- Publication number
- JPH0830233A JPH0830233A JP15986894A JP15986894A JPH0830233A JP H0830233 A JPH0830233 A JP H0830233A JP 15986894 A JP15986894 A JP 15986894A JP 15986894 A JP15986894 A JP 15986894A JP H0830233 A JPH0830233 A JP H0830233A
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- data
- character
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Digital Computer Display Output (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 液晶ディスプレイの表示制御回路の制御部の
負担を軽減する。 【構成】 制御部１Ａからのバス切り替え信号Ｓ１Ａに
より、セレクタ３は制御部１Ａのアドレスを選択し、か
つスイッチ４はオン状態になり、制御部１Ａがキャラク
タデータＲＡＭ５Ａにデータを書込む。次に、バス切り
替え信号Ｓ１Ａにより、セレクタ３は表示部２Ａのアド
レスを選択し、かつスイッチ４はオフ状態になり、表示
部２ＡはＬＣＤの表示位置をアドレスとして出力する。
キャラクタデータＲＡＭ５Ａには、その位置に表示する
キャラクタのキャラクタコードが格納されており、この
キャラクタコードがキャラクタジェネレータＲＯＭ６の
入力となる。次に、キャラクタジェネレータＲＯＭ６か
らキャラクタのビットパターンが出力され、ＬＣＤにキ
ャラクタが表示される。
負担を軽減する。 【構成】 制御部１Ａからのバス切り替え信号Ｓ１Ａに
より、セレクタ３は制御部１Ａのアドレスを選択し、か
つスイッチ４はオン状態になり、制御部１Ａがキャラク
タデータＲＡＭ５Ａにデータを書込む。次に、バス切り
替え信号Ｓ１Ａにより、セレクタ３は表示部２Ａのアド
レスを選択し、かつスイッチ４はオフ状態になり、表示
部２ＡはＬＣＤの表示位置をアドレスとして出力する。
キャラクタデータＲＡＭ５Ａには、その位置に表示する
キャラクタのキャラクタコードが格納されており、この
キャラクタコードがキャラクタジェネレータＲＯＭ６の
入力となる。次に、キャラクタジェネレータＲＯＭ６か
らキャラクタのビットパターンが出力され、ＬＣＤにキ
ャラクタが表示される。
Description
【０００１】
【産業上の利用分野】本発明は、液晶ディスプレイ（Li
quid Crystal Display，以下、ＬＣＤという）の表示制
御回路に関するものである。
quid Crystal Display，以下、ＬＣＤという）の表示制
御回路に関するものである。
【０００２】
【従来の技術】図２は、従来の単純マトリクス方式のＬ
ＣＤの表示制御回路の構成ブロック図である。この表示
制御回路は、制御部１及び表示部２を備えている。制御
部１は、ＬＣＤに表示するための表示用データ及び表示
用データを格納する記憶手段のアドレスを生成するもの
である。表示部２は、ＬＣＤに表示するための表示用デ
ータを表示する位置に対応するアドレスを記憶手段に送
出し、該アドレスに対応する表示用データを読出してＬ
ＣＤに表示し、動作中に表示制御信号Ｓ２を制御部１へ
出力するものである。制御部１のアドレス出力側はセレ
クタ３の一方の入力側に接続され、表示部２のアドレス
出力側はセレクタ３の他方の入力側に接続されている。
又、表示制御信号Ｓ２は、セレクタ３の制御入力側にも
入力されるようになっている。セレクタ３は、制御部１
からのアドレスと表示部２からのアドレスとのいずれか
一方を表示制御信号Ｓ２に基づいて選択するものであ
る。一方、制御部１のデータ出力側はスイッチ４の入力
側に接続されている。又、表示制御信号Ｓ２は、このス
イッチ４の制御入力側にも入力されるようになってい
る。スイッチ４は、制御部１からのデータを表示制御信
号Ｓ２に基づいて表示データＲＡＭ５のデータ入出力側
に入力するものである。又、セレクタ３の出力側は、表
示データＲＡＭ５のアドレス入力側に接続されている。
表示データＲＡＭ５のデータ入出力側は、表示部２のデ
ータ入力側に接続されている。
ＣＤの表示制御回路の構成ブロック図である。この表示
制御回路は、制御部１及び表示部２を備えている。制御
部１は、ＬＣＤに表示するための表示用データ及び表示
用データを格納する記憶手段のアドレスを生成するもの
である。表示部２は、ＬＣＤに表示するための表示用デ
ータを表示する位置に対応するアドレスを記憶手段に送
出し、該アドレスに対応する表示用データを読出してＬ
ＣＤに表示し、動作中に表示制御信号Ｓ２を制御部１へ
出力するものである。制御部１のアドレス出力側はセレ
クタ３の一方の入力側に接続され、表示部２のアドレス
出力側はセレクタ３の他方の入力側に接続されている。
又、表示制御信号Ｓ２は、セレクタ３の制御入力側にも
入力されるようになっている。セレクタ３は、制御部１
からのアドレスと表示部２からのアドレスとのいずれか
一方を表示制御信号Ｓ２に基づいて選択するものであ
る。一方、制御部１のデータ出力側はスイッチ４の入力
側に接続されている。又、表示制御信号Ｓ２は、このス
イッチ４の制御入力側にも入力されるようになってい
る。スイッチ４は、制御部１からのデータを表示制御信
号Ｓ２に基づいて表示データＲＡＭ５のデータ入出力側
に入力するものである。又、セレクタ３の出力側は、表
示データＲＡＭ５のアドレス入力側に接続されている。
表示データＲＡＭ５のデータ入出力側は、表示部２のデ
ータ入力側に接続されている。
【０００３】図３は、表示制御信号Ｓ２の動作を示すタ
イムチャートである。この図を参照しつつ、図２の書込
み動作（１）及び読出し動作（２）を説明する。 （１） 書込み動作 表示部２は、図３に示すような一定周期の表示制御信号
Ｓ２を出力し、表示制御信号Ｓ２が低レベル（以下、
“Ｌ”という）の期間には、セレクタ３で制御部１のア
ドレスが選択され、かつスイッチ４はオン状態になる。
この状態で、制御部１はアドレスを表示データＲＡＭ５
へ出力し、表示データＲＡＭ５に対してそのアドレスに
対応するデータを書き込む。 （２） 読出し動作 表示制御信号Ｓ２が高レベル（以下、“Ｈ”という）の
期間には、セレクタ３で表示部２のアドレスが選択さ
れ、かつスイッチ４はオフ状態になる。この状態で、表
示部２は、ＬＣＤの画面の表示位置をアドレスとして出
力し、表示データＲＡＭ５からその位置に表示するデー
タを読出して取り込み、ＬＣＤへ出力する。
イムチャートである。この図を参照しつつ、図２の書込
み動作（１）及び読出し動作（２）を説明する。 （１） 書込み動作 表示部２は、図３に示すような一定周期の表示制御信号
Ｓ２を出力し、表示制御信号Ｓ２が低レベル（以下、
“Ｌ”という）の期間には、セレクタ３で制御部１のア
ドレスが選択され、かつスイッチ４はオン状態になる。
この状態で、制御部１はアドレスを表示データＲＡＭ５
へ出力し、表示データＲＡＭ５に対してそのアドレスに
対応するデータを書き込む。 （２） 読出し動作 表示制御信号Ｓ２が高レベル（以下、“Ｈ”という）の
期間には、セレクタ３で表示部２のアドレスが選択さ
れ、かつスイッチ４はオフ状態になる。この状態で、表
示部２は、ＬＣＤの画面の表示位置をアドレスとして出
力し、表示データＲＡＭ５からその位置に表示するデー
タを読出して取り込み、ＬＣＤへ出力する。
【０００４】
【発明が解決しようとする課題】しかしながら、図２の
ＬＣＤ表示制御回路では、次のような課題があった。図
４は、制御部１から表示データＲＡＭ５への書込みの成
功例を示すタイムチャートである。図５は、制御部１か
ら表示データＲＡＭ５への書込みの失敗例を示すタイム
チャートである。これらの図を参照しつつ、この課題を
説明する。制御部１は、表示データＲＡＭ５に表示デー
タを書込むときには、図４に示すように、１つのデータ
を書込む毎に、その前後で表示制御信号Ｓ２を監視し、
書込みが成功したことを確認する必要がある。更に、図
５のように、表示部２が書込み後で動作状態になってい
るときは、その書込みデータを表示データＲＡＭ５が書
込み可能なときに再び書き直す必要がある。つまり、制
御部１から表示データＲＡＭ５にアクセスするとき、表
示制御信号Ｓ２が“Ｈ”であれば“Ｌ”になるまで待た
なければならない。又、“Ｌ”であってもアクセス中に
“Ｌ”から“Ｈ”に変化する可能性があるので、アクセ
ス毎に“Ｌ”であることを確認する必要がある。
ＬＣＤ表示制御回路では、次のような課題があった。図
４は、制御部１から表示データＲＡＭ５への書込みの成
功例を示すタイムチャートである。図５は、制御部１か
ら表示データＲＡＭ５への書込みの失敗例を示すタイム
チャートである。これらの図を参照しつつ、この課題を
説明する。制御部１は、表示データＲＡＭ５に表示デー
タを書込むときには、図４に示すように、１つのデータ
を書込む毎に、その前後で表示制御信号Ｓ２を監視し、
書込みが成功したことを確認する必要がある。更に、図
５のように、表示部２が書込み後で動作状態になってい
るときは、その書込みデータを表示データＲＡＭ５が書
込み可能なときに再び書き直す必要がある。つまり、制
御部１から表示データＲＡＭ５にアクセスするとき、表
示制御信号Ｓ２が“Ｈ”であれば“Ｌ”になるまで待た
なければならない。又、“Ｌ”であってもアクセス中に
“Ｌ”から“Ｈ”に変化する可能性があるので、アクセ
ス毎に“Ｌ”であることを確認する必要がある。
【０００５】
【課題を解決するための手段】本発明は、前記課題を解
決するために、ＬＣＤ表示制御回路に、ＬＣＤに表示す
るための表示用データを記憶する記憶手段と、前記記憶
手段に記憶するための前記表示用データと前記表示用デ
ータを記憶するアドレスと前記表示用データを前記記憶
手段に書き込むタイミングを設定するアクセス信号とを
生成する制御部とが、設けられている。更に、前記アド
レスを前記記憶手段に送出して該アドレスに対応する前
記表示用データを読出して前記ＬＣＤを走査して表示す
る表示部と、前記制御部からの前記アクセス信号に基づ
いて前記制御部からのアドレス又は前記表示部からのア
ドレスを選択して前記記憶手段へ供給すると共に前記制
御部からのアドレスを選択したとき前記制御部からの表
示用データを前記記憶手段へ送出する選択手段とが、備
えられている。
決するために、ＬＣＤ表示制御回路に、ＬＣＤに表示す
るための表示用データを記憶する記憶手段と、前記記憶
手段に記憶するための前記表示用データと前記表示用デ
ータを記憶するアドレスと前記表示用データを前記記憶
手段に書き込むタイミングを設定するアクセス信号とを
生成する制御部とが、設けられている。更に、前記アド
レスを前記記憶手段に送出して該アドレスに対応する前
記表示用データを読出して前記ＬＣＤを走査して表示す
る表示部と、前記制御部からの前記アクセス信号に基づ
いて前記制御部からのアドレス又は前記表示部からのア
ドレスを選択して前記記憶手段へ供給すると共に前記制
御部からのアドレスを選択したとき前記制御部からの表
示用データを前記記憶手段へ送出する選択手段とが、備
えられている。
【０００６】
【作用】本発明によれば、以上のようにＬＣＤ表示制御
回路を構成したので、制御部は、記憶手段に記憶するた
めの表示用データと表示用データを記憶するアドレスと
表示用データを記憶手段に書込むタイミングを設定する
アクセス信号とを生成する。選択手段は、制御部からの
アクセス信号に基づいて制御部からのアドレスを選択し
て記憶手段へ供給すると共に制御部からの表示用データ
を記憶手段へ送出する。記憶手段は、ＬＣＤに表示する
ための表示用データを記憶する。次に、選択手段は、制
御部からのアクセス信号に基づいて表示部からのアドレ
スを選択する。表示部は、ＬＣＤの表示用データを表示
する位置に対応するアドレスを選択手段を介して記憶手
段に送出してアドレスに対応する表示用データを読出し
てＬＣＤを走査して表示する。従って、前記課題を解決
できるのである。
回路を構成したので、制御部は、記憶手段に記憶するた
めの表示用データと表示用データを記憶するアドレスと
表示用データを記憶手段に書込むタイミングを設定する
アクセス信号とを生成する。選択手段は、制御部からの
アクセス信号に基づいて制御部からのアドレスを選択し
て記憶手段へ供給すると共に制御部からの表示用データ
を記憶手段へ送出する。記憶手段は、ＬＣＤに表示する
ための表示用データを記憶する。次に、選択手段は、制
御部からのアクセス信号に基づいて表示部からのアドレ
スを選択する。表示部は、ＬＣＤの表示用データを表示
する位置に対応するアドレスを選択手段を介して記憶手
段に送出してアドレスに対応する表示用データを読出し
てＬＣＤを走査して表示する。従って、前記課題を解決
できるのである。
【０００７】
【実施例】第１の実施例 図１は、本発明の第１の実施例を示すＬＣＤ表示制御回
路の概略の構成ブロック図であり、図２中の要素と共通
の要素には共通の符号が付されている。この表示制御回
路は、制御部１Ａ及び表示部２Ａを備えている。制御部
１Ａは、ＬＣＤに表示するための表示用データ、表示用
データを格納する記憶手段のアドレス、及び表示用デー
タを記憶するアドレスと表示用データを記憶手段に書込
むタイミングを設定するアクセス信号であるバス切り替
え信号Ｓ１Ａを生成するものである。表示部２Ａは、Ｌ
ＣＤに表示するための表示用データを表示する位置に対
応するアドレスを記憶手段に送出し、該アドレスに対応
する表示用データを読出してＬＣＤを走査して表示する
ものである。制御部１Ａのアドレス出力側は選択手段で
あるセレクタ３の一方の入力側に接続され、表示部２Ａ
のアドレス出力側はセレクタ３の他方の入力側に接続さ
れている。又、バス切り替え信号Ｓ１Ａは、セレクタ３
の制御入力側に入力されるようになっている。セレクタ
３は、制御部１Ａからのアドレスと表示部２Ａからのア
ドレスとのいずれか一方をバス切り替え信号Ｓ１Ａに基
づいて選択するものである。
路の概略の構成ブロック図であり、図２中の要素と共通
の要素には共通の符号が付されている。この表示制御回
路は、制御部１Ａ及び表示部２Ａを備えている。制御部
１Ａは、ＬＣＤに表示するための表示用データ、表示用
データを格納する記憶手段のアドレス、及び表示用デー
タを記憶するアドレスと表示用データを記憶手段に書込
むタイミングを設定するアクセス信号であるバス切り替
え信号Ｓ１Ａを生成するものである。表示部２Ａは、Ｌ
ＣＤに表示するための表示用データを表示する位置に対
応するアドレスを記憶手段に送出し、該アドレスに対応
する表示用データを読出してＬＣＤを走査して表示する
ものである。制御部１Ａのアドレス出力側は選択手段で
あるセレクタ３の一方の入力側に接続され、表示部２Ａ
のアドレス出力側はセレクタ３の他方の入力側に接続さ
れている。又、バス切り替え信号Ｓ１Ａは、セレクタ３
の制御入力側に入力されるようになっている。セレクタ
３は、制御部１Ａからのアドレスと表示部２Ａからのア
ドレスとのいずれか一方をバス切り替え信号Ｓ１Ａに基
づいて選択するものである。
【０００８】一方、制御部１Ａのデータ出力側は選択手
段であるスイッチ４の入力側に接続されている。又、バ
ス切り替え信号Ｓ１Ａは、このスイッチ４の制御入力側
にも入力されるようになっている。スイッチ４は、制御
部１Ａからのデータをバス切り替え信号Ｓ１Ａに基づい
て記憶手段であるキャラクタデータＲＡＭ５Ａのデータ
入出力側に入力するものである。又、セレクタ３の出力
側は、キャラクタデータＲＡＭ５Ａのアドレス入力側に
接続されている。キャラクタデータＲＡＭ５Ａは、ＬＣ
Ｄに表示するキャラクタのキャラクタコードを格納する
ものである。キャラクタデータＲＡＭ５Ａのデータ入出
力側は、キャラクタジェネレータＲＯＭ６の入力側に接
続されている。キャラクタジェネレータＲＯＭ６は、キ
ャラクタデータＲＡＭ５Ａに格納されたキャラクタコー
ドに対応するキャラクタのビットパターンを格納し、こ
のキャラクタコードが入力されたとき、このキャラクタ
コードに対応するキャラクタのビットパターンを出力す
るものである。キャラクタジェネレータＲＯＭ６の出力
側は、表示部２Ａのデータ入力側に接続されている。
段であるスイッチ４の入力側に接続されている。又、バ
ス切り替え信号Ｓ１Ａは、このスイッチ４の制御入力側
にも入力されるようになっている。スイッチ４は、制御
部１Ａからのデータをバス切り替え信号Ｓ１Ａに基づい
て記憶手段であるキャラクタデータＲＡＭ５Ａのデータ
入出力側に入力するものである。又、セレクタ３の出力
側は、キャラクタデータＲＡＭ５Ａのアドレス入力側に
接続されている。キャラクタデータＲＡＭ５Ａは、ＬＣ
Ｄに表示するキャラクタのキャラクタコードを格納する
ものである。キャラクタデータＲＡＭ５Ａのデータ入出
力側は、キャラクタジェネレータＲＯＭ６の入力側に接
続されている。キャラクタジェネレータＲＯＭ６は、キ
ャラクタデータＲＡＭ５Ａに格納されたキャラクタコー
ドに対応するキャラクタのビットパターンを格納し、こ
のキャラクタコードが入力されたとき、このキャラクタ
コードに対応するキャラクタのビットパターンを出力す
るものである。キャラクタジェネレータＲＯＭ６の出力
側は、表示部２Ａのデータ入力側に接続されている。
【０００９】次に、図１に示すＬＣＤ表示制御回路の書
込み動作（１）及び読出し動作（２）を説明する。 （１） 書込み動作 制御部１Ａから出力されるバス切り替え信号Ｓ１Ａによ
り、セレクタ３では制御部１Ａのアドレスが選択され、
キャラクタデータＲＡＭ５Ａと制御部１Ａとの間のスイ
ッチ４はオン状態になる。この時、制御部１Ａがキャラ
クタデータＲＡＭ５Ａにデータを書込む。 （２） 読出し動作 バス切り替え信号Ｓ１Ａにより、セレクタ３では表示部
２Ａのアドレスが選択され、キャラクタデータＲＡＭ５
Ａと制御部１Ａとの間のスイッチ４はオフ状態になる。
この状態において、回路動作は、次のようになる。即
ち、表示部１Ａは、ＬＣＤ画面の表示位置をアドレスと
して出力する。キャラクタデータＲＡＭ５Ａには、その
位置に表示するキャラクタのキャラクタコードが格納さ
れており、このキャラクタコードがキャラクタジェネレ
ータＲＯＭ６の入力となる。次に、キャラクタジェネレ
ータＲＯＭ６から前記キャラクタコードに対応したキャ
ラクタのビットパターンが出力され、ＬＣＤに漢字等の
キャラクタが表示される。この時、スイッチ４はオフ状
態になっているので、制御部１Ａからキャラクタデータ
ＲＡＭ５Ａにデータを書込むことはできない。以上のよ
うに、この第１の実施例では、キャラクタデータＲＡＭ
５Ａは、表示部２Ａからのアドレスを入力して読出し動
作を行う。制御部１ＡからキャラクタデータＲＡＭ５Ａ
へデータを書込む時は、制御部１Ａがバス切り替え信号
Ｓ１Ａを制御することにより、キャラクタデータＲＡＭ
５Ａへの書込みを可能とする。そのため、制御部１Ａか
ら任意の期間に表示データを書込むことができ、従来の
ように、アクセス毎に確認する必要がない。
込み動作（１）及び読出し動作（２）を説明する。 （１） 書込み動作 制御部１Ａから出力されるバス切り替え信号Ｓ１Ａによ
り、セレクタ３では制御部１Ａのアドレスが選択され、
キャラクタデータＲＡＭ５Ａと制御部１Ａとの間のスイ
ッチ４はオン状態になる。この時、制御部１Ａがキャラ
クタデータＲＡＭ５Ａにデータを書込む。 （２） 読出し動作 バス切り替え信号Ｓ１Ａにより、セレクタ３では表示部
２Ａのアドレスが選択され、キャラクタデータＲＡＭ５
Ａと制御部１Ａとの間のスイッチ４はオフ状態になる。
この状態において、回路動作は、次のようになる。即
ち、表示部１Ａは、ＬＣＤ画面の表示位置をアドレスと
して出力する。キャラクタデータＲＡＭ５Ａには、その
位置に表示するキャラクタのキャラクタコードが格納さ
れており、このキャラクタコードがキャラクタジェネレ
ータＲＯＭ６の入力となる。次に、キャラクタジェネレ
ータＲＯＭ６から前記キャラクタコードに対応したキャ
ラクタのビットパターンが出力され、ＬＣＤに漢字等の
キャラクタが表示される。この時、スイッチ４はオフ状
態になっているので、制御部１Ａからキャラクタデータ
ＲＡＭ５Ａにデータを書込むことはできない。以上のよ
うに、この第１の実施例では、キャラクタデータＲＡＭ
５Ａは、表示部２Ａからのアドレスを入力して読出し動
作を行う。制御部１ＡからキャラクタデータＲＡＭ５Ａ
へデータを書込む時は、制御部１Ａがバス切り替え信号
Ｓ１Ａを制御することにより、キャラクタデータＲＡＭ
５Ａへの書込みを可能とする。そのため、制御部１Ａか
ら任意の期間に表示データを書込むことができ、従来の
ように、アクセス毎に確認する必要がない。
【００１０】第２の実施例 図６は、本発明の第２の実施例を示すＬＣＤ表示制御回
路の概略の構成ブロック図であり、図１中の要素と共通
の要素には共通の符号が付されている。このＬＣＤ表示
制御回路は、図１中の制御部１Ａ、表示部２Ａ、及びセ
レクタ３をそれぞれ制御部１Ｂ、表示部２Ｂ、及びセレ
クタ３Ａに変更し、記憶手段であるグラフィックデータ
ＲＡＭ５Ｂ及び選択手段であるスイッチ７を設けたもの
である。制御部１Ｂは、制御部１Ａにグラフィックデー
タ及びグラフィックデータのアドレスを生成する機能を
追加したものである。表示部２Ｂは、表示部２Ａにグラ
フィックデータを表示する機能を追加したものである。
又、セレクタ３Ａは、制御部１Ｂから出力されるバス切
り替え信号Ｓ１Ｂによって制御され、制御部１Ｂからの
キャラクタデータのアドレス及びグラフィックデータの
アドレス及び表示部２Ｂからのキャラクタデータのアド
レス及びグラフィックデータのアドレスをそれぞれ独立
して選択するようになっている。グラフィックデータＲ
ＡＭ５Ｂのアドレス入力側は、セレクタ３の出力側に接
続されている。スイッチ７は、バス切り替え信号Ｓ１Ｂ
によって導通状態が制御され、入力側が制御部１Ｂのデ
ータ出力側に接続されている。スイッチ７の出力側は、
グラフィックデータＲＡＭ５Ｂのデータ入出力側に接続
されると共に、表示部２Ｂのグラフィックデータ入力側
に接続されている。
路の概略の構成ブロック図であり、図１中の要素と共通
の要素には共通の符号が付されている。このＬＣＤ表示
制御回路は、図１中の制御部１Ａ、表示部２Ａ、及びセ
レクタ３をそれぞれ制御部１Ｂ、表示部２Ｂ、及びセレ
クタ３Ａに変更し、記憶手段であるグラフィックデータ
ＲＡＭ５Ｂ及び選択手段であるスイッチ７を設けたもの
である。制御部１Ｂは、制御部１Ａにグラフィックデー
タ及びグラフィックデータのアドレスを生成する機能を
追加したものである。表示部２Ｂは、表示部２Ａにグラ
フィックデータを表示する機能を追加したものである。
又、セレクタ３Ａは、制御部１Ｂから出力されるバス切
り替え信号Ｓ１Ｂによって制御され、制御部１Ｂからの
キャラクタデータのアドレス及びグラフィックデータの
アドレス及び表示部２Ｂからのキャラクタデータのアド
レス及びグラフィックデータのアドレスをそれぞれ独立
して選択するようになっている。グラフィックデータＲ
ＡＭ５Ｂのアドレス入力側は、セレクタ３の出力側に接
続されている。スイッチ７は、バス切り替え信号Ｓ１Ｂ
によって導通状態が制御され、入力側が制御部１Ｂのデ
ータ出力側に接続されている。スイッチ７の出力側は、
グラフィックデータＲＡＭ５Ｂのデータ入出力側に接続
されると共に、表示部２Ｂのグラフィックデータ入力側
に接続されている。
【００１１】次に、図６に示すＬＣＤ表示制御回路の書
込み動作（１）及び読出し動作（２）を説明する。 （１） 書込み動作 制御部１Ｂから出力されるバス切り替え信号Ｓ１Ｂによ
り、セレクタ３では、制御部１Ｂのアドレスが選択され
ると共に、スイッチ４及びスイッチ７はオン状態にな
る。制御部１Ｂは、キャラクタデータＲＡＭ５Ａにキャ
ラクタデータを書き込むと共に、グラフィックデータＲ
ＡＭ５Ｂにキャラクタデータを書き込む。この時、キャ
ラクタデータＲＡＭ５Ａ及びグラフィックデータＲＡＭ
５Ｂには、それぞれ独立のセレクタ３Ａとスイッチ４，
７があり、それぞれのバス切り替え信号は独立して制御
される。そのため、表示部２ＢからキャラクタデータＲ
ＡＭ５Ａに読出しを行いながら、制御部１Ｂからグラフ
ィックデータＲＡＭ５Ｂにデータ書込みを行ったり、表
示部２ＢからグラフィックデータＲＡＭ５Ｂに読出しを
行いながら、制御部１ＢからキャラクタデータＲＡＭ５
Ａにデータ書き込みを行う。
込み動作（１）及び読出し動作（２）を説明する。 （１） 書込み動作 制御部１Ｂから出力されるバス切り替え信号Ｓ１Ｂによ
り、セレクタ３では、制御部１Ｂのアドレスが選択され
ると共に、スイッチ４及びスイッチ７はオン状態にな
る。制御部１Ｂは、キャラクタデータＲＡＭ５Ａにキャ
ラクタデータを書き込むと共に、グラフィックデータＲ
ＡＭ５Ｂにキャラクタデータを書き込む。この時、キャ
ラクタデータＲＡＭ５Ａ及びグラフィックデータＲＡＭ
５Ｂには、それぞれ独立のセレクタ３Ａとスイッチ４，
７があり、それぞれのバス切り替え信号は独立して制御
される。そのため、表示部２ＢからキャラクタデータＲ
ＡＭ５Ａに読出しを行いながら、制御部１Ｂからグラフ
ィックデータＲＡＭ５Ｂにデータ書込みを行ったり、表
示部２ＢからグラフィックデータＲＡＭ５Ｂに読出しを
行いながら、制御部１ＢからキャラクタデータＲＡＭ５
Ａにデータ書き込みを行う。
【００１２】（２） 読出し動作 バス切り替え信号Ｓ１Ｂにより、セレクタ３Ａでは表示
部２Ｂのアドレスが選択され、キャラクタデータＲＡＭ
５Ａと制御部１Ｂとの間のスイッチ４及びグラフィック
データＲＡＭ５Ｂと制御部１Ｂとの間のスイッチ７は両
方ともオフ状態になっている。この状態において、回路
動作は、次のようになる。先ず、表示部２Ｂは、ＬＣＤ
の表示位置をアドレスとして出力する。キャラクタデー
タＲＡＭ５Ａには、その位置に表示するキャラクタのキ
ャラクタコードが格納されており、このキャラクタコー
ドがキャラクタジェネレータＲＯＭ６に入力され、キャ
ラクタジェネレータＲＯＭ６から前記キャラクタコード
に対応したキャラクタのビットパターンが出力される。
グラフィックデータＲＡＭ５Ｂには、その位置に表示す
るグラフィックのビットパターンが格納されており、そ
のビットパターンが出力される。そして、ＬＣＤにキャ
ラクタのビットパターンとグラフィックのビットパター
ンの重ね合わせが表示される。この時、スイッチ４，７
はオフ状態になっているので、制御部１Ｂからキャラク
タデータＲＡＭ５Ａ及びグラフィックデータＲＡＭ５Ｂ
にデータを書込むことはできない。以上のように、この
第２の実施例では、キャラクタデータＲＡＭ５Ａ及びグ
ラフィックデータＲＡＭ５Ｂは、表示部２Ｂからのアド
レスを入力して読出し動作を行う。制御部１Ｂからキャ
ラクタデータＲＡＭ５Ａ及びグラフィックデータＲＡＭ
５Ｂへデータを書込む時は、制御部１Ｂがバス切り替え
信号Ｓ１Ｂを制御することにより、キャラクタデータＲ
ＡＭ５Ａ及びグラフィックデータＲＡＭ５Ｂへの書込み
を可能とする。そのため、制御部１Ｂから任意の期間に
表示データを書込むことができ、従来のように、アクセ
ス毎に確認する必要がない。
部２Ｂのアドレスが選択され、キャラクタデータＲＡＭ
５Ａと制御部１Ｂとの間のスイッチ４及びグラフィック
データＲＡＭ５Ｂと制御部１Ｂとの間のスイッチ７は両
方ともオフ状態になっている。この状態において、回路
動作は、次のようになる。先ず、表示部２Ｂは、ＬＣＤ
の表示位置をアドレスとして出力する。キャラクタデー
タＲＡＭ５Ａには、その位置に表示するキャラクタのキ
ャラクタコードが格納されており、このキャラクタコー
ドがキャラクタジェネレータＲＯＭ６に入力され、キャ
ラクタジェネレータＲＯＭ６から前記キャラクタコード
に対応したキャラクタのビットパターンが出力される。
グラフィックデータＲＡＭ５Ｂには、その位置に表示す
るグラフィックのビットパターンが格納されており、そ
のビットパターンが出力される。そして、ＬＣＤにキャ
ラクタのビットパターンとグラフィックのビットパター
ンの重ね合わせが表示される。この時、スイッチ４，７
はオフ状態になっているので、制御部１Ｂからキャラク
タデータＲＡＭ５Ａ及びグラフィックデータＲＡＭ５Ｂ
にデータを書込むことはできない。以上のように、この
第２の実施例では、キャラクタデータＲＡＭ５Ａ及びグ
ラフィックデータＲＡＭ５Ｂは、表示部２Ｂからのアド
レスを入力して読出し動作を行う。制御部１Ｂからキャ
ラクタデータＲＡＭ５Ａ及びグラフィックデータＲＡＭ
５Ｂへデータを書込む時は、制御部１Ｂがバス切り替え
信号Ｓ１Ｂを制御することにより、キャラクタデータＲ
ＡＭ５Ａ及びグラフィックデータＲＡＭ５Ｂへの書込み
を可能とする。そのため、制御部１Ｂから任意の期間に
表示データを書込むことができ、従来のように、アクセ
ス毎に確認する必要がない。
【００１３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、制御部がアクセス信号を制御することにより、記
憶手段は表示部からのアドレスを入力して読出し動作を
行う。制御部から記憶手段へデータを書込む時は、制御
部がアクセス信号を制御することにより、記憶手段への
書込みを可能とする。そのため、制御部から任意の期間
に表示データを書込むことができ、従来のような書込み
タイミングに関する制約から解放される。
れば、制御部がアクセス信号を制御することにより、記
憶手段は表示部からのアドレスを入力して読出し動作を
行う。制御部から記憶手段へデータを書込む時は、制御
部がアクセス信号を制御することにより、記憶手段への
書込みを可能とする。そのため、制御部から任意の期間
に表示データを書込むことができ、従来のような書込み
タイミングに関する制約から解放される。
【図１】本発明の第１の実施例を示すＬＣＤ表示制御回
路の構成ブロック図である。
路の構成ブロック図である。
【図２】従来のＬＣＤ表示制御回路の構成ブロック図で
ある。
ある。
【図３】表示制御信号の動作を示すタイムチャートであ
る。
る。
【図４】制御部から表示データＲＡＭへの書込みの成功
例を示すタイムチャートである。
例を示すタイムチャートである。
【図５】制御部から表示データＲＡＭへの書込みの失敗
例を示すタイムチャートである。
例を示すタイムチャートである。
【図６】本発明の第２の実施例を示すＬＣＤ表示制御回
路の構成ブロック図である。
路の構成ブロック図である。
１Ａ，１Ｂ 制御部 ２Ａ，２Ｂ 表示部 ３，３Ａ セレクタ（選択手段） ４，７ スイッチ（選択手段） ５Ａ キャラクタデータＲＡＭ
（記憶手段） ５Ｂ グラフィックデータＲＡＭ
（記憶手段）
（記憶手段） ５Ｂ グラフィックデータＲＡＭ
（記憶手段）
Claims (1)
- 【請求項１】 液晶ディスプレイに表示する表示用デー
タを該液晶ディスプレイの表示位置に対応するアドレス
で記憶する記憶手段と、 前記記憶手段に前記表示用データと前記アドレスとを送
出すると共に該表示用データを該記憶手段に書き込むタ
イミングを設定するアクセス信号を生成する制御部と、 前記アドレスを前記記憶手段に送出して該アドレスに対
応する前記表示用データを読み出し該液晶ディスプレイ
を走査して表示する表示部と、 前記アクセス信号に基づき前記制御部からのアドレス又
は前記表示部からのアドレスを選択して前記記憶手段へ
供給し、前記制御部からのアドレスを選択したとき前記
制御部からの表示用データを前記記憶手段へ送出する選
択手段とを、 備えたことを特徴とする液晶ディスプレイ表示制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15986894A JPH0830233A (ja) | 1994-07-12 | 1994-07-12 | 液晶ディスプレイ表示制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15986894A JPH0830233A (ja) | 1994-07-12 | 1994-07-12 | 液晶ディスプレイ表示制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0830233A true JPH0830233A (ja) | 1996-02-02 |
Family
ID=15702976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15986894A Withdrawn JPH0830233A (ja) | 1994-07-12 | 1994-07-12 | 液晶ディスプレイ表示制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0830233A (ja) |
-
1994
- 1994-07-12 JP JP15986894A patent/JPH0830233A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5960480A (ja) | デイスプレイ装置 | |
| US4713779A (en) | Video converter | |
| US4970501A (en) | Method for writing data into an image repetition memory of a data display terminal | |
| JP3413611B2 (ja) | 液晶表示システム | |
| JPH0830233A (ja) | 液晶ディスプレイ表示制御回路 | |
| JP3936141B2 (ja) | Ｒａｍ内蔵型ディスプレイドライバ、及びそのディスプレイドライバを搭載する画像表示装置 | |
| US7256777B2 (en) | LCD driver power saving during evaluation | |
| JPS6321211B2 (ja) | ||
| JPH11212540A (ja) | 表示器の駆動装置 | |
| JP2698235B2 (ja) | 小型情報端末機 | |
| JPS6239739B2 (ja) | ||
| JPH03288194A (ja) | カーソル記憶制御回路 | |
| KR0151094B1 (ko) | 액정문자의 깜박거림을 컨트롤하는 집적회로 | |
| KR100195275B1 (ko) | 액정디스플레이 세그먼트핀 확장 방법 | |
| JPH07271341A (ja) | 表示制御装置 | |
| JPH0227677B2 (ja) | ||
| JP3032549B2 (ja) | 表示装置 | |
| KR940005591Y1 (ko) | 액정표시기 제어장치 | |
| JPH03116194A (ja) | ディスブレイ制御装置 | |
| JPS61223787A (ja) | 文書作成装置 | |
| JPH01193893A (ja) | Ｃｒｔディスプレイ装置 | |
| JP2001184014A (ja) | Ｌｃｄ制御方式 | |
| JPH05127475A (ja) | 複写機の操作パネル | |
| JPH04184388A (ja) | 表示制御装置 | |
| JPH03122676A (ja) | 画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |