JPH0830233A - 液晶ディスプレイ表示制御回路 - Google Patents
液晶ディスプレイ表示制御回路Info
- Publication number
- JPH0830233A JPH0830233A JP15986894A JP15986894A JPH0830233A JP H0830233 A JPH0830233 A JP H0830233A JP 15986894 A JP15986894 A JP 15986894A JP 15986894 A JP15986894 A JP 15986894A JP H0830233 A JPH0830233 A JP H0830233A
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- data
- character
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Digital Computer Display Output (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 液晶ディスプレイの表示制御回路の制御部の
負担を軽減する。 【構成】 制御部1Aからのバス切り替え信号S1Aに
より、セレクタ3は制御部1Aのアドレスを選択し、か
つスイッチ4はオン状態になり、制御部1Aがキャラク
タデータRAM5Aにデータを書込む。次に、バス切り
替え信号S1Aにより、セレクタ3は表示部2Aのアド
レスを選択し、かつスイッチ4はオフ状態になり、表示
部2AはLCDの表示位置をアドレスとして出力する。
キャラクタデータRAM5Aには、その位置に表示する
キャラクタのキャラクタコードが格納されており、この
キャラクタコードがキャラクタジェネレータROM6の
入力となる。次に、キャラクタジェネレータROM6か
らキャラクタのビットパターンが出力され、LCDにキ
ャラクタが表示される。
負担を軽減する。 【構成】 制御部1Aからのバス切り替え信号S1Aに
より、セレクタ3は制御部1Aのアドレスを選択し、か
つスイッチ4はオン状態になり、制御部1Aがキャラク
タデータRAM5Aにデータを書込む。次に、バス切り
替え信号S1Aにより、セレクタ3は表示部2Aのアド
レスを選択し、かつスイッチ4はオフ状態になり、表示
部2AはLCDの表示位置をアドレスとして出力する。
キャラクタデータRAM5Aには、その位置に表示する
キャラクタのキャラクタコードが格納されており、この
キャラクタコードがキャラクタジェネレータROM6の
入力となる。次に、キャラクタジェネレータROM6か
らキャラクタのビットパターンが出力され、LCDにキ
ャラクタが表示される。
Description
【0001】
【産業上の利用分野】本発明は、液晶ディスプレイ(Li
quid Crystal Display,以下、LCDという)の表示制
御回路に関するものである。
quid Crystal Display,以下、LCDという)の表示制
御回路に関するものである。
【0002】
【従来の技術】図2は、従来の単純マトリクス方式のL
CDの表示制御回路の構成ブロック図である。この表示
制御回路は、制御部1及び表示部2を備えている。制御
部1は、LCDに表示するための表示用データ及び表示
用データを格納する記憶手段のアドレスを生成するもの
である。表示部2は、LCDに表示するための表示用デ
ータを表示する位置に対応するアドレスを記憶手段に送
出し、該アドレスに対応する表示用データを読出してL
CDに表示し、動作中に表示制御信号S2を制御部1へ
出力するものである。制御部1のアドレス出力側はセレ
クタ3の一方の入力側に接続され、表示部2のアドレス
出力側はセレクタ3の他方の入力側に接続されている。
又、表示制御信号S2は、セレクタ3の制御入力側にも
入力されるようになっている。セレクタ3は、制御部1
からのアドレスと表示部2からのアドレスとのいずれか
一方を表示制御信号S2に基づいて選択するものであ
る。一方、制御部1のデータ出力側はスイッチ4の入力
側に接続されている。又、表示制御信号S2は、このス
イッチ4の制御入力側にも入力されるようになってい
る。スイッチ4は、制御部1からのデータを表示制御信
号S2に基づいて表示データRAM5のデータ入出力側
に入力するものである。又、セレクタ3の出力側は、表
示データRAM5のアドレス入力側に接続されている。
表示データRAM5のデータ入出力側は、表示部2のデ
ータ入力側に接続されている。
CDの表示制御回路の構成ブロック図である。この表示
制御回路は、制御部1及び表示部2を備えている。制御
部1は、LCDに表示するための表示用データ及び表示
用データを格納する記憶手段のアドレスを生成するもの
である。表示部2は、LCDに表示するための表示用デ
ータを表示する位置に対応するアドレスを記憶手段に送
出し、該アドレスに対応する表示用データを読出してL
CDに表示し、動作中に表示制御信号S2を制御部1へ
出力するものである。制御部1のアドレス出力側はセレ
クタ3の一方の入力側に接続され、表示部2のアドレス
出力側はセレクタ3の他方の入力側に接続されている。
又、表示制御信号S2は、セレクタ3の制御入力側にも
入力されるようになっている。セレクタ3は、制御部1
からのアドレスと表示部2からのアドレスとのいずれか
一方を表示制御信号S2に基づいて選択するものであ
る。一方、制御部1のデータ出力側はスイッチ4の入力
側に接続されている。又、表示制御信号S2は、このス
イッチ4の制御入力側にも入力されるようになってい
る。スイッチ4は、制御部1からのデータを表示制御信
号S2に基づいて表示データRAM5のデータ入出力側
に入力するものである。又、セレクタ3の出力側は、表
示データRAM5のアドレス入力側に接続されている。
表示データRAM5のデータ入出力側は、表示部2のデ
ータ入力側に接続されている。
【0003】図3は、表示制御信号S2の動作を示すタ
イムチャートである。この図を参照しつつ、図2の書込
み動作(1)及び読出し動作(2)を説明する。 (1) 書込み動作 表示部2は、図3に示すような一定周期の表示制御信号
S2を出力し、表示制御信号S2が低レベル(以下、
“L”という)の期間には、セレクタ3で制御部1のア
ドレスが選択され、かつスイッチ4はオン状態になる。
この状態で、制御部1はアドレスを表示データRAM5
へ出力し、表示データRAM5に対してそのアドレスに
対応するデータを書き込む。 (2) 読出し動作 表示制御信号S2が高レベル(以下、“H”という)の
期間には、セレクタ3で表示部2のアドレスが選択さ
れ、かつスイッチ4はオフ状態になる。この状態で、表
示部2は、LCDの画面の表示位置をアドレスとして出
力し、表示データRAM5からその位置に表示するデー
タを読出して取り込み、LCDへ出力する。
イムチャートである。この図を参照しつつ、図2の書込
み動作(1)及び読出し動作(2)を説明する。 (1) 書込み動作 表示部2は、図3に示すような一定周期の表示制御信号
S2を出力し、表示制御信号S2が低レベル(以下、
“L”という)の期間には、セレクタ3で制御部1のア
ドレスが選択され、かつスイッチ4はオン状態になる。
この状態で、制御部1はアドレスを表示データRAM5
へ出力し、表示データRAM5に対してそのアドレスに
対応するデータを書き込む。 (2) 読出し動作 表示制御信号S2が高レベル(以下、“H”という)の
期間には、セレクタ3で表示部2のアドレスが選択さ
れ、かつスイッチ4はオフ状態になる。この状態で、表
示部2は、LCDの画面の表示位置をアドレスとして出
力し、表示データRAM5からその位置に表示するデー
タを読出して取り込み、LCDへ出力する。
【0004】
【発明が解決しようとする課題】しかしながら、図2の
LCD表示制御回路では、次のような課題があった。図
4は、制御部1から表示データRAM5への書込みの成
功例を示すタイムチャートである。図5は、制御部1か
ら表示データRAM5への書込みの失敗例を示すタイム
チャートである。これらの図を参照しつつ、この課題を
説明する。制御部1は、表示データRAM5に表示デー
タを書込むときには、図4に示すように、1つのデータ
を書込む毎に、その前後で表示制御信号S2を監視し、
書込みが成功したことを確認する必要がある。更に、図
5のように、表示部2が書込み後で動作状態になってい
るときは、その書込みデータを表示データRAM5が書
込み可能なときに再び書き直す必要がある。つまり、制
御部1から表示データRAM5にアクセスするとき、表
示制御信号S2が“H”であれば“L”になるまで待た
なければならない。又、“L”であってもアクセス中に
“L”から“H”に変化する可能性があるので、アクセ
ス毎に“L”であることを確認する必要がある。
LCD表示制御回路では、次のような課題があった。図
4は、制御部1から表示データRAM5への書込みの成
功例を示すタイムチャートである。図5は、制御部1か
ら表示データRAM5への書込みの失敗例を示すタイム
チャートである。これらの図を参照しつつ、この課題を
説明する。制御部1は、表示データRAM5に表示デー
タを書込むときには、図4に示すように、1つのデータ
を書込む毎に、その前後で表示制御信号S2を監視し、
書込みが成功したことを確認する必要がある。更に、図
5のように、表示部2が書込み後で動作状態になってい
るときは、その書込みデータを表示データRAM5が書
込み可能なときに再び書き直す必要がある。つまり、制
御部1から表示データRAM5にアクセスするとき、表
示制御信号S2が“H”であれば“L”になるまで待た
なければならない。又、“L”であってもアクセス中に
“L”から“H”に変化する可能性があるので、アクセ
ス毎に“L”であることを確認する必要がある。
【0005】
【課題を解決するための手段】本発明は、前記課題を解
決するために、LCD表示制御回路に、LCDに表示す
るための表示用データを記憶する記憶手段と、前記記憶
手段に記憶するための前記表示用データと前記表示用デ
ータを記憶するアドレスと前記表示用データを前記記憶
手段に書き込むタイミングを設定するアクセス信号とを
生成する制御部とが、設けられている。更に、前記アド
レスを前記記憶手段に送出して該アドレスに対応する前
記表示用データを読出して前記LCDを走査して表示す
る表示部と、前記制御部からの前記アクセス信号に基づ
いて前記制御部からのアドレス又は前記表示部からのア
ドレスを選択して前記記憶手段へ供給すると共に前記制
御部からのアドレスを選択したとき前記制御部からの表
示用データを前記記憶手段へ送出する選択手段とが、備
えられている。
決するために、LCD表示制御回路に、LCDに表示す
るための表示用データを記憶する記憶手段と、前記記憶
手段に記憶するための前記表示用データと前記表示用デ
ータを記憶するアドレスと前記表示用データを前記記憶
手段に書き込むタイミングを設定するアクセス信号とを
生成する制御部とが、設けられている。更に、前記アド
レスを前記記憶手段に送出して該アドレスに対応する前
記表示用データを読出して前記LCDを走査して表示す
る表示部と、前記制御部からの前記アクセス信号に基づ
いて前記制御部からのアドレス又は前記表示部からのア
ドレスを選択して前記記憶手段へ供給すると共に前記制
御部からのアドレスを選択したとき前記制御部からの表
示用データを前記記憶手段へ送出する選択手段とが、備
えられている。
【0006】
【作用】本発明によれば、以上のようにLCD表示制御
回路を構成したので、制御部は、記憶手段に記憶するた
めの表示用データと表示用データを記憶するアドレスと
表示用データを記憶手段に書込むタイミングを設定する
アクセス信号とを生成する。選択手段は、制御部からの
アクセス信号に基づいて制御部からのアドレスを選択し
て記憶手段へ供給すると共に制御部からの表示用データ
を記憶手段へ送出する。記憶手段は、LCDに表示する
ための表示用データを記憶する。次に、選択手段は、制
御部からのアクセス信号に基づいて表示部からのアドレ
スを選択する。表示部は、LCDの表示用データを表示
する位置に対応するアドレスを選択手段を介して記憶手
段に送出してアドレスに対応する表示用データを読出し
てLCDを走査して表示する。従って、前記課題を解決
できるのである。
回路を構成したので、制御部は、記憶手段に記憶するた
めの表示用データと表示用データを記憶するアドレスと
表示用データを記憶手段に書込むタイミングを設定する
アクセス信号とを生成する。選択手段は、制御部からの
アクセス信号に基づいて制御部からのアドレスを選択し
て記憶手段へ供給すると共に制御部からの表示用データ
を記憶手段へ送出する。記憶手段は、LCDに表示する
ための表示用データを記憶する。次に、選択手段は、制
御部からのアクセス信号に基づいて表示部からのアドレ
スを選択する。表示部は、LCDの表示用データを表示
する位置に対応するアドレスを選択手段を介して記憶手
段に送出してアドレスに対応する表示用データを読出し
てLCDを走査して表示する。従って、前記課題を解決
できるのである。
【0007】
【実施例】第1の実施例 図1は、本発明の第1の実施例を示すLCD表示制御回
路の概略の構成ブロック図であり、図2中の要素と共通
の要素には共通の符号が付されている。この表示制御回
路は、制御部1A及び表示部2Aを備えている。制御部
1Aは、LCDに表示するための表示用データ、表示用
データを格納する記憶手段のアドレス、及び表示用デー
タを記憶するアドレスと表示用データを記憶手段に書込
むタイミングを設定するアクセス信号であるバス切り替
え信号S1Aを生成するものである。表示部2Aは、L
CDに表示するための表示用データを表示する位置に対
応するアドレスを記憶手段に送出し、該アドレスに対応
する表示用データを読出してLCDを走査して表示する
ものである。制御部1Aのアドレス出力側は選択手段で
あるセレクタ3の一方の入力側に接続され、表示部2A
のアドレス出力側はセレクタ3の他方の入力側に接続さ
れている。又、バス切り替え信号S1Aは、セレクタ3
の制御入力側に入力されるようになっている。セレクタ
3は、制御部1Aからのアドレスと表示部2Aからのア
ドレスとのいずれか一方をバス切り替え信号S1Aに基
づいて選択するものである。
路の概略の構成ブロック図であり、図2中の要素と共通
の要素には共通の符号が付されている。この表示制御回
路は、制御部1A及び表示部2Aを備えている。制御部
1Aは、LCDに表示するための表示用データ、表示用
データを格納する記憶手段のアドレス、及び表示用デー
タを記憶するアドレスと表示用データを記憶手段に書込
むタイミングを設定するアクセス信号であるバス切り替
え信号S1Aを生成するものである。表示部2Aは、L
CDに表示するための表示用データを表示する位置に対
応するアドレスを記憶手段に送出し、該アドレスに対応
する表示用データを読出してLCDを走査して表示する
ものである。制御部1Aのアドレス出力側は選択手段で
あるセレクタ3の一方の入力側に接続され、表示部2A
のアドレス出力側はセレクタ3の他方の入力側に接続さ
れている。又、バス切り替え信号S1Aは、セレクタ3
の制御入力側に入力されるようになっている。セレクタ
3は、制御部1Aからのアドレスと表示部2Aからのア
ドレスとのいずれか一方をバス切り替え信号S1Aに基
づいて選択するものである。
【0008】一方、制御部1Aのデータ出力側は選択手
段であるスイッチ4の入力側に接続されている。又、バ
ス切り替え信号S1Aは、このスイッチ4の制御入力側
にも入力されるようになっている。スイッチ4は、制御
部1Aからのデータをバス切り替え信号S1Aに基づい
て記憶手段であるキャラクタデータRAM5Aのデータ
入出力側に入力するものである。又、セレクタ3の出力
側は、キャラクタデータRAM5Aのアドレス入力側に
接続されている。キャラクタデータRAM5Aは、LC
Dに表示するキャラクタのキャラクタコードを格納する
ものである。キャラクタデータRAM5Aのデータ入出
力側は、キャラクタジェネレータROM6の入力側に接
続されている。キャラクタジェネレータROM6は、キ
ャラクタデータRAM5Aに格納されたキャラクタコー
ドに対応するキャラクタのビットパターンを格納し、こ
のキャラクタコードが入力されたとき、このキャラクタ
コードに対応するキャラクタのビットパターンを出力す
るものである。キャラクタジェネレータROM6の出力
側は、表示部2Aのデータ入力側に接続されている。
段であるスイッチ4の入力側に接続されている。又、バ
ス切り替え信号S1Aは、このスイッチ4の制御入力側
にも入力されるようになっている。スイッチ4は、制御
部1Aからのデータをバス切り替え信号S1Aに基づい
て記憶手段であるキャラクタデータRAM5Aのデータ
入出力側に入力するものである。又、セレクタ3の出力
側は、キャラクタデータRAM5Aのアドレス入力側に
接続されている。キャラクタデータRAM5Aは、LC
Dに表示するキャラクタのキャラクタコードを格納する
ものである。キャラクタデータRAM5Aのデータ入出
力側は、キャラクタジェネレータROM6の入力側に接
続されている。キャラクタジェネレータROM6は、キ
ャラクタデータRAM5Aに格納されたキャラクタコー
ドに対応するキャラクタのビットパターンを格納し、こ
のキャラクタコードが入力されたとき、このキャラクタ
コードに対応するキャラクタのビットパターンを出力す
るものである。キャラクタジェネレータROM6の出力
側は、表示部2Aのデータ入力側に接続されている。
【0009】次に、図1に示すLCD表示制御回路の書
込み動作(1)及び読出し動作(2)を説明する。 (1) 書込み動作 制御部1Aから出力されるバス切り替え信号S1Aによ
り、セレクタ3では制御部1Aのアドレスが選択され、
キャラクタデータRAM5Aと制御部1Aとの間のスイ
ッチ4はオン状態になる。この時、制御部1Aがキャラ
クタデータRAM5Aにデータを書込む。 (2) 読出し動作 バス切り替え信号S1Aにより、セレクタ3では表示部
2Aのアドレスが選択され、キャラクタデータRAM5
Aと制御部1Aとの間のスイッチ4はオフ状態になる。
この状態において、回路動作は、次のようになる。即
ち、表示部1Aは、LCD画面の表示位置をアドレスと
して出力する。キャラクタデータRAM5Aには、その
位置に表示するキャラクタのキャラクタコードが格納さ
れており、このキャラクタコードがキャラクタジェネレ
ータROM6の入力となる。次に、キャラクタジェネレ
ータROM6から前記キャラクタコードに対応したキャ
ラクタのビットパターンが出力され、LCDに漢字等の
キャラクタが表示される。この時、スイッチ4はオフ状
態になっているので、制御部1Aからキャラクタデータ
RAM5Aにデータを書込むことはできない。以上のよ
うに、この第1の実施例では、キャラクタデータRAM
5Aは、表示部2Aからのアドレスを入力して読出し動
作を行う。制御部1AからキャラクタデータRAM5A
へデータを書込む時は、制御部1Aがバス切り替え信号
S1Aを制御することにより、キャラクタデータRAM
5Aへの書込みを可能とする。そのため、制御部1Aか
ら任意の期間に表示データを書込むことができ、従来の
ように、アクセス毎に確認する必要がない。
込み動作(1)及び読出し動作(2)を説明する。 (1) 書込み動作 制御部1Aから出力されるバス切り替え信号S1Aによ
り、セレクタ3では制御部1Aのアドレスが選択され、
キャラクタデータRAM5Aと制御部1Aとの間のスイ
ッチ4はオン状態になる。この時、制御部1Aがキャラ
クタデータRAM5Aにデータを書込む。 (2) 読出し動作 バス切り替え信号S1Aにより、セレクタ3では表示部
2Aのアドレスが選択され、キャラクタデータRAM5
Aと制御部1Aとの間のスイッチ4はオフ状態になる。
この状態において、回路動作は、次のようになる。即
ち、表示部1Aは、LCD画面の表示位置をアドレスと
して出力する。キャラクタデータRAM5Aには、その
位置に表示するキャラクタのキャラクタコードが格納さ
れており、このキャラクタコードがキャラクタジェネレ
ータROM6の入力となる。次に、キャラクタジェネレ
ータROM6から前記キャラクタコードに対応したキャ
ラクタのビットパターンが出力され、LCDに漢字等の
キャラクタが表示される。この時、スイッチ4はオフ状
態になっているので、制御部1Aからキャラクタデータ
RAM5Aにデータを書込むことはできない。以上のよ
うに、この第1の実施例では、キャラクタデータRAM
5Aは、表示部2Aからのアドレスを入力して読出し動
作を行う。制御部1AからキャラクタデータRAM5A
へデータを書込む時は、制御部1Aがバス切り替え信号
S1Aを制御することにより、キャラクタデータRAM
5Aへの書込みを可能とする。そのため、制御部1Aか
ら任意の期間に表示データを書込むことができ、従来の
ように、アクセス毎に確認する必要がない。
【0010】第2の実施例 図6は、本発明の第2の実施例を示すLCD表示制御回
路の概略の構成ブロック図であり、図1中の要素と共通
の要素には共通の符号が付されている。このLCD表示
制御回路は、図1中の制御部1A、表示部2A、及びセ
レクタ3をそれぞれ制御部1B、表示部2B、及びセレ
クタ3Aに変更し、記憶手段であるグラフィックデータ
RAM5B及び選択手段であるスイッチ7を設けたもの
である。制御部1Bは、制御部1Aにグラフィックデー
タ及びグラフィックデータのアドレスを生成する機能を
追加したものである。表示部2Bは、表示部2Aにグラ
フィックデータを表示する機能を追加したものである。
又、セレクタ3Aは、制御部1Bから出力されるバス切
り替え信号S1Bによって制御され、制御部1Bからの
キャラクタデータのアドレス及びグラフィックデータの
アドレス及び表示部2Bからのキャラクタデータのアド
レス及びグラフィックデータのアドレスをそれぞれ独立
して選択するようになっている。グラフィックデータR
AM5Bのアドレス入力側は、セレクタ3の出力側に接
続されている。スイッチ7は、バス切り替え信号S1B
によって導通状態が制御され、入力側が制御部1Bのデ
ータ出力側に接続されている。スイッチ7の出力側は、
グラフィックデータRAM5Bのデータ入出力側に接続
されると共に、表示部2Bのグラフィックデータ入力側
に接続されている。
路の概略の構成ブロック図であり、図1中の要素と共通
の要素には共通の符号が付されている。このLCD表示
制御回路は、図1中の制御部1A、表示部2A、及びセ
レクタ3をそれぞれ制御部1B、表示部2B、及びセレ
クタ3Aに変更し、記憶手段であるグラフィックデータ
RAM5B及び選択手段であるスイッチ7を設けたもの
である。制御部1Bは、制御部1Aにグラフィックデー
タ及びグラフィックデータのアドレスを生成する機能を
追加したものである。表示部2Bは、表示部2Aにグラ
フィックデータを表示する機能を追加したものである。
又、セレクタ3Aは、制御部1Bから出力されるバス切
り替え信号S1Bによって制御され、制御部1Bからの
キャラクタデータのアドレス及びグラフィックデータの
アドレス及び表示部2Bからのキャラクタデータのアド
レス及びグラフィックデータのアドレスをそれぞれ独立
して選択するようになっている。グラフィックデータR
AM5Bのアドレス入力側は、セレクタ3の出力側に接
続されている。スイッチ7は、バス切り替え信号S1B
によって導通状態が制御され、入力側が制御部1Bのデ
ータ出力側に接続されている。スイッチ7の出力側は、
グラフィックデータRAM5Bのデータ入出力側に接続
されると共に、表示部2Bのグラフィックデータ入力側
に接続されている。
【0011】次に、図6に示すLCD表示制御回路の書
込み動作(1)及び読出し動作(2)を説明する。 (1) 書込み動作 制御部1Bから出力されるバス切り替え信号S1Bによ
り、セレクタ3では、制御部1Bのアドレスが選択され
ると共に、スイッチ4及びスイッチ7はオン状態にな
る。制御部1Bは、キャラクタデータRAM5Aにキャ
ラクタデータを書き込むと共に、グラフィックデータR
AM5Bにキャラクタデータを書き込む。この時、キャ
ラクタデータRAM5A及びグラフィックデータRAM
5Bには、それぞれ独立のセレクタ3Aとスイッチ4,
7があり、それぞれのバス切り替え信号は独立して制御
される。そのため、表示部2BからキャラクタデータR
AM5Aに読出しを行いながら、制御部1Bからグラフ
ィックデータRAM5Bにデータ書込みを行ったり、表
示部2BからグラフィックデータRAM5Bに読出しを
行いながら、制御部1BからキャラクタデータRAM5
Aにデータ書き込みを行う。
込み動作(1)及び読出し動作(2)を説明する。 (1) 書込み動作 制御部1Bから出力されるバス切り替え信号S1Bによ
り、セレクタ3では、制御部1Bのアドレスが選択され
ると共に、スイッチ4及びスイッチ7はオン状態にな
る。制御部1Bは、キャラクタデータRAM5Aにキャ
ラクタデータを書き込むと共に、グラフィックデータR
AM5Bにキャラクタデータを書き込む。この時、キャ
ラクタデータRAM5A及びグラフィックデータRAM
5Bには、それぞれ独立のセレクタ3Aとスイッチ4,
7があり、それぞれのバス切り替え信号は独立して制御
される。そのため、表示部2BからキャラクタデータR
AM5Aに読出しを行いながら、制御部1Bからグラフ
ィックデータRAM5Bにデータ書込みを行ったり、表
示部2BからグラフィックデータRAM5Bに読出しを
行いながら、制御部1BからキャラクタデータRAM5
Aにデータ書き込みを行う。
【0012】(2) 読出し動作 バス切り替え信号S1Bにより、セレクタ3Aでは表示
部2Bのアドレスが選択され、キャラクタデータRAM
5Aと制御部1Bとの間のスイッチ4及びグラフィック
データRAM5Bと制御部1Bとの間のスイッチ7は両
方ともオフ状態になっている。この状態において、回路
動作は、次のようになる。先ず、表示部2Bは、LCD
の表示位置をアドレスとして出力する。キャラクタデー
タRAM5Aには、その位置に表示するキャラクタのキ
ャラクタコードが格納されており、このキャラクタコー
ドがキャラクタジェネレータROM6に入力され、キャ
ラクタジェネレータROM6から前記キャラクタコード
に対応したキャラクタのビットパターンが出力される。
グラフィックデータRAM5Bには、その位置に表示す
るグラフィックのビットパターンが格納されており、そ
のビットパターンが出力される。そして、LCDにキャ
ラクタのビットパターンとグラフィックのビットパター
ンの重ね合わせが表示される。この時、スイッチ4,7
はオフ状態になっているので、制御部1Bからキャラク
タデータRAM5A及びグラフィックデータRAM5B
にデータを書込むことはできない。以上のように、この
第2の実施例では、キャラクタデータRAM5A及びグ
ラフィックデータRAM5Bは、表示部2Bからのアド
レスを入力して読出し動作を行う。制御部1Bからキャ
ラクタデータRAM5A及びグラフィックデータRAM
5Bへデータを書込む時は、制御部1Bがバス切り替え
信号S1Bを制御することにより、キャラクタデータR
AM5A及びグラフィックデータRAM5Bへの書込み
を可能とする。そのため、制御部1Bから任意の期間に
表示データを書込むことができ、従来のように、アクセ
ス毎に確認する必要がない。
部2Bのアドレスが選択され、キャラクタデータRAM
5Aと制御部1Bとの間のスイッチ4及びグラフィック
データRAM5Bと制御部1Bとの間のスイッチ7は両
方ともオフ状態になっている。この状態において、回路
動作は、次のようになる。先ず、表示部2Bは、LCD
の表示位置をアドレスとして出力する。キャラクタデー
タRAM5Aには、その位置に表示するキャラクタのキ
ャラクタコードが格納されており、このキャラクタコー
ドがキャラクタジェネレータROM6に入力され、キャ
ラクタジェネレータROM6から前記キャラクタコード
に対応したキャラクタのビットパターンが出力される。
グラフィックデータRAM5Bには、その位置に表示す
るグラフィックのビットパターンが格納されており、そ
のビットパターンが出力される。そして、LCDにキャ
ラクタのビットパターンとグラフィックのビットパター
ンの重ね合わせが表示される。この時、スイッチ4,7
はオフ状態になっているので、制御部1Bからキャラク
タデータRAM5A及びグラフィックデータRAM5B
にデータを書込むことはできない。以上のように、この
第2の実施例では、キャラクタデータRAM5A及びグ
ラフィックデータRAM5Bは、表示部2Bからのアド
レスを入力して読出し動作を行う。制御部1Bからキャ
ラクタデータRAM5A及びグラフィックデータRAM
5Bへデータを書込む時は、制御部1Bがバス切り替え
信号S1Bを制御することにより、キャラクタデータR
AM5A及びグラフィックデータRAM5Bへの書込み
を可能とする。そのため、制御部1Bから任意の期間に
表示データを書込むことができ、従来のように、アクセ
ス毎に確認する必要がない。
【0013】
【発明の効果】以上詳細に説明したように、本発明によ
れば、制御部がアクセス信号を制御することにより、記
憶手段は表示部からのアドレスを入力して読出し動作を
行う。制御部から記憶手段へデータを書込む時は、制御
部がアクセス信号を制御することにより、記憶手段への
書込みを可能とする。そのため、制御部から任意の期間
に表示データを書込むことができ、従来のような書込み
タイミングに関する制約から解放される。
れば、制御部がアクセス信号を制御することにより、記
憶手段は表示部からのアドレスを入力して読出し動作を
行う。制御部から記憶手段へデータを書込む時は、制御
部がアクセス信号を制御することにより、記憶手段への
書込みを可能とする。そのため、制御部から任意の期間
に表示データを書込むことができ、従来のような書込み
タイミングに関する制約から解放される。
【図1】本発明の第1の実施例を示すLCD表示制御回
路の構成ブロック図である。
路の構成ブロック図である。
【図2】従来のLCD表示制御回路の構成ブロック図で
ある。
ある。
【図3】表示制御信号の動作を示すタイムチャートであ
る。
る。
【図4】制御部から表示データRAMへの書込みの成功
例を示すタイムチャートである。
例を示すタイムチャートである。
【図5】制御部から表示データRAMへの書込みの失敗
例を示すタイムチャートである。
例を示すタイムチャートである。
【図6】本発明の第2の実施例を示すLCD表示制御回
路の構成ブロック図である。
路の構成ブロック図である。
1A,1B 制御部 2A,2B 表示部 3,3A セレクタ(選択手段) 4,7 スイッチ(選択手段) 5A キャラクタデータRAM
(記憶手段) 5B グラフィックデータRAM
(記憶手段)
(記憶手段) 5B グラフィックデータRAM
(記憶手段)
Claims (1)
- 【請求項1】 液晶ディスプレイに表示する表示用デー
タを該液晶ディスプレイの表示位置に対応するアドレス
で記憶する記憶手段と、 前記記憶手段に前記表示用データと前記アドレスとを送
出すると共に該表示用データを該記憶手段に書き込むタ
イミングを設定するアクセス信号を生成する制御部と、 前記アドレスを前記記憶手段に送出して該アドレスに対
応する前記表示用データを読み出し該液晶ディスプレイ
を走査して表示する表示部と、 前記アクセス信号に基づき前記制御部からのアドレス又
は前記表示部からのアドレスを選択して前記記憶手段へ
供給し、前記制御部からのアドレスを選択したとき前記
制御部からの表示用データを前記記憶手段へ送出する選
択手段とを、 備えたことを特徴とする液晶ディスプレイ表示制御回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15986894A JPH0830233A (ja) | 1994-07-12 | 1994-07-12 | 液晶ディスプレイ表示制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15986894A JPH0830233A (ja) | 1994-07-12 | 1994-07-12 | 液晶ディスプレイ表示制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0830233A true JPH0830233A (ja) | 1996-02-02 |
Family
ID=15702976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15986894A Withdrawn JPH0830233A (ja) | 1994-07-12 | 1994-07-12 | 液晶ディスプレイ表示制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0830233A (ja) |
-
1994
- 1994-07-12 JP JP15986894A patent/JPH0830233A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5960480A (ja) | デイスプレイ装置 | |
US4713779A (en) | Video converter | |
US4970501A (en) | Method for writing data into an image repetition memory of a data display terminal | |
JP3413611B2 (ja) | 液晶表示システム | |
JPH0830233A (ja) | 液晶ディスプレイ表示制御回路 | |
JP3936141B2 (ja) | Ram内蔵型ディスプレイドライバ、及びそのディスプレイドライバを搭載する画像表示装置 | |
US7256777B2 (en) | LCD driver power saving during evaluation | |
JPS6321211B2 (ja) | ||
JPH11212540A (ja) | 表示器の駆動装置 | |
JP2698235B2 (ja) | 小型情報端末機 | |
JPS6239739B2 (ja) | ||
JPH03288194A (ja) | カーソル記憶制御回路 | |
KR0151094B1 (ko) | 액정문자의 깜박거림을 컨트롤하는 집적회로 | |
KR100195275B1 (ko) | 액정디스플레이 세그먼트핀 확장 방법 | |
JPH07271341A (ja) | 表示制御装置 | |
JPH0227677B2 (ja) | ||
JP3032549B2 (ja) | 表示装置 | |
KR940005591Y1 (ko) | 액정표시기 제어장치 | |
JPH03116194A (ja) | ディスブレイ制御装置 | |
JPS61223787A (ja) | 文書作成装置 | |
JPH01193893A (ja) | Crtディスプレイ装置 | |
JP2001184014A (ja) | Lcd制御方式 | |
JPH05127475A (ja) | 複写機の操作パネル | |
JPH04184388A (ja) | 表示制御装置 | |
JPH03122676A (ja) | 画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |