JPS63211756A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は半導体装置の製造方法に関するもので、特に
製造工程数を極力減らせ、高集積でしかもバーストノイ
ズのないＮＰＮトランジスタの製造方法に関する。

（従来の技術） 現在、最もバーストノイズの低減に効果があるＮＰＮト
ランジスタの製造方法として第３図（ａ）〜（Ｃ）に示
すような工程が用いられている。（ａ）図は内部ベース
の形成工程を、（ｂ）図は外部ベースの形成工程を、（
Ｃ）図はエミッタの形成工程をそれぞれ示しており、ま
ず（ａ）図に示す如く素子分離工程が終了したシリコン
基板（つ１−ハ）１１における素子領域の酸化膜を除去
し、この領域の再酸化を行なって酸化ｗＡ１２を形成し
た後、ＮＰＮトランジスタのベース形成予定領域の酸化
１１１２をフォトレジスト１３を用いた通常のりソグラ
フイ技術を用いて選択的に除去し、基板１１の表面を露
出させる。次に、露出されたシリコン基板１１の表面上
に表面保護用のバッファ酸化膜１４（９９４１４００人
）を形成する。しかる後、ボロンイオンを加速電圧４０
ＫｅＶ、ドーズ量５ＸＩ　Ｑｌ　３　Ｃｍ４程度の条件
でイオン注入する。

この時、注入したボロンイオンのビークＲ１）（Ｐ　ｒ
ｏｊｅｃｔｅｄ　　Ｒａｎｇｅ）はバッファ酸化Ｉ！！
１４中にあり、このことがバーストノイズの低減に効果
がある。

次に、（ｂ）図に示すようにベース領域のベースコンタ
クト取出し部（外部ベース）を除いたフォトレジストパ
ターン１５を形成し、このフォトレジストパターン１５
をマスクとしてシリコン基板１１中にボロンイオンを高
濃度に注入する。

その後、アニールを行なってＰ型およびＰ＋型の不純物
領域１６ａ、　１６ｂを形成し、エミッタ形成予定領域
のバッファ酸化膜１４をＰＥＰ工程で除去した後、全面
にＰＡＳＳＧｌ１１７を形成する。そして、熱処理を行
なって上記ＰＡＳＳＧｌ１１７からシリコン基板１１の
表面領域にＡｓイオンを拡散させ、Ｎ＋型の不純物領域
（エミッタ）１８を形成すると（Ｃ）Ｅに示すようにな
る。なお、上記Ｎ＋型の不純物領域１８の形成は、イオ
ン注入によって行なっても良い。

しかし、上記のような製造方法では、（ａ）図に示した
内部ベースのイオン注入形成時に、イオン注入のビーク
Ｒｐをバッファ酸化！１１１４中に持つできているため
、シリコン基板１１の表面領域の比抵抗ρＢが３００〜
１０００Ω／口と低く、ベースコンタクトの取出し部に
は（ｂ）図に示したような外部ベース形成のためのイオ
ン注入が必要である。このため、製造工程数が増える欠
点がある。

しかも、外部ベースとエミッタの拡散には、マスクずれ
を考慮した余裕のあるパターン設計が必要となり、高集
積化が困難である。

（発明が解決しようとする問題点） 上述したように、従来の半導体装置の製造方法では、バ
ーストノイズを低減しようとすると内部ベースと外部ベ
ースを別の工程で形成する必要があり製造工程が複雑化
するとともに、外部ベースと内部エミッタ拡散を行なう
時のマスクずれを考慮しなければならず素子の微細化が
困難な欠点がある。

この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、製造工程の複雑化や素子の大
型化を招くことなくバーストノイズを低減できる半導体
装置の製造方法を提供することである。

［発明の構成］ （問題点を解決するための手段と作用）すなわち、仁の
発明においては、上記の目的を達成するために、不純物
を含んだポリシリコン層を拡散源としてエミッタ領域を
形成した後、このポリシリコン層をマスクとして不純物
のイオン注入を行なって内部ベースを形成している。こ
の際、イオン注入のピークは基板に達しないように加速
電圧を設定する。

こうすることにより、ポリシリコン層のない部分の不純
物は充分深く基板中に注入され、ポリシリコン層のある
部分はこのポリシリコン層が障壁となって不純物が浅く
注入されるので、外部ベースは不純物濃度が高く、内部
ベースは不純物濃度が低くなる。しかもエミッタと外部
ベース領域は上記ポリシリコン層によりセルファライン
的に形成されるので、マスクずれを考慮する必要はなく
設計基準ぎりぎりまで素子の微細化ができる。

（実施例） 以下、この発明の一実施例について図面を参照して説明
する。第１図（ａ）〜（ｄ）は、ＮＰＮトランジスタの
製造工程を順次水している。

まず、（ａ）図に示すように、Ｐ型のシリコン基板１９
の表面領域にコレクタ抵抗低減用の埋め込み層となるＮ
＋型の不純物領域２０を形成し、この基板１９上にＮ−
型のエピタキシャル層２１を形成する。

その後、上記Ｎ−エピタキシャル層２１の表面にＰ型を
形成する不純物の選択的なイオン注入を行なって上記シ
リコン基板１９に達する深さの・アイソレーション領域
２２ａ、２２ｂを形成する。このようにして素子分離工
程が終了したシリコン基板１９の表面酸化膜を全て除去
し、再酸化を行なって酸化膜２３を形成した後、ＮＰＮ
トランジスタのベース。

コレクタ部の酸化１１２３を通常のりソグラフィ技術を
用いて選択的に除去し、シリコン基板１９（Ｎ−型不純
物領域２１）の表面を露出させる。次に、上記露出させ
たシリコン基板１９の表面上に膜厚が５００人程０の酸
化膜２４ａ、２４ｂを形成する。

次に、上記酸化膜２４ａ、２４ｂのエミッタ形成予窓領
域上およびコレクタコンタクト形成予定領域上を選択的
に除去して開口させた後、Ａｓ、Ｐ等のドナー不純物を
ドープしたポリシリコン層（アンド−ブトポリシリコン
層をデポジション形成した後、ドナー不純物をドープし
ても良い）を全面に形成する。つづいて、このドープド
ポリシリコン層のパターニングを行なって、エミッタ形
成予定領域上のドープドポリシリコン層２５ａおよびコ
レクタコンタクト形成予定領域上のドープドポリシリコ
ン層２５ｂのみ残存させる。次に、熱処理を行なって上
記ドープドポリシリコン層２５ａ、２５ｂを拡散源とし
てドナー不純物をＮ−型不純物領域２１の表面領域に拡
散させ、（ｂ）図に示すようなＮ＋型の不純物領域２６
ａ、２６ｂを形成する。

次に、全面にフォトレジスト２７を塗布し、（Ｃ）図に
示すようにベース部のフォトレジスト２７を選択的に除
去する。その後、上記フォトレジスト２７をマスクとし
てアクセプタ不純物のイオン注入を行なう。このイオン
注入の際、ポリシリコン層２５ａのない部分の不純物は
充分深く基板中に注入され、ポリシリコン１１２５ａの
ある部分はこのポリシリコン１１２５ａが障壁となって
不Ｉｌｌ物が浅く注入されるので、外部ベース２８ｂは
不純物濃度が高く、内部ベース２８ｂは不純物濃度が低
くなる。この時、イオン注入のビークＲｐが第２図に破
線で示すようにエミッタ領域２６ａの直ぐ上のポリシリ
コン層２５ａ中にあるように加速電圧を設定する。

上記イオン注入の後、（ｄ）図に示すように上記ポリシ
リコン１Ｉ２５ａ、２５ｂをウェットエツチング、ある
いはＣＤＥによって除去し、熱処理を行なう。そして、
上記熱処理時間をコントロールすることにより、所望の
電流増幅率ｈＦＥが得られるようなベース領域２６ａ、
２６ｂおよびエミッタ領域２６ａを形成する。

このような製造方法によれば、エミッタ領域２６ａをポ
リシリコン層２５ａを拡散源として形成し、しかもこの
ポリシリコン＠２５８をマスクにしてイオン注入を行な
うことにより内部ベースと外部ベースを一つのイオン注
入工程で形成するので、製造工程を簡単化できる。また
、ポリシリコン層２５ａをマスクにして外部ベース領域
をセルファライン的に形成するので、マスク合わせのず
れを考慮する必要はなく設計基準ぎりぎりまで素子を縮
小できる。

［発明の効果１ 以上説明したようにこの発明によれば、製造工程の複雑
化や素子の大型化を招くことなくバーストノイズを低減
できる半導体装置の製造方法が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係わる半導体装置の製造
方法を説明するための図、第２図は上記第１因における
イオンの注入時のピークについて説明するための図、第
３図は従来の半導体装置の製造方法について説明するた
めの図である。 ２１・・・Ｎ−型不純物領域（半導体基体）　、２５ａ
・・・ポリシリコン層、２６ａ・・・エミッタ領域、２
８ａ。 ２８ｂ・・・ベース領域。

Claims (1)

【特許請求の範囲】
1. コレクタとなるＮ型半導体基体上のエミッタ形成予定領
   域にＮ型の不純物を含んだポリシリコン層を形成する工
   程と、このポリシリコン層を拡散源として上記半導体基
   体より高濃度のエミッタ領域を形成する工程と、上記ポ
   リシリコン層をマスクとしてＰ型不純物のイオン注入を
   行ない、内部ベース領域および外部ベース領域を同時に
   形成する工程とを具備することを特徴とする半導体装置
   の製造方法。