JP3098848B2 - 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス - Google Patents

自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス

Info

Publication number
JP3098848B2
JP3098848B2 JP04117071A JP11707192A JP3098848B2 JP 3098848 B2 JP3098848 B2 JP 3098848B2 JP 04117071 A JP04117071 A JP 04117071A JP 11707192 A JP11707192 A JP 11707192A JP 3098848 B2 JP3098848 B2 JP 3098848B2
Authority
JP
Japan
Prior art keywords
transistor
wafer
region
polysilicon
substrate wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04117071A
Other languages
English (en)
Other versions
JPH05160353A (ja
Inventor
アール． ラムデ アモラック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH05160353A publication Critical patent/JPH05160353A/ja
Application granted granted Critical
Publication of JP3098848B2 publication Critical patent/JP3098848B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H01L21/82285—Complementary vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、完全なアライメント即
ち整合を得るために高精度のホトリソグラフィマスク作
業を必要とすることなしにモノリシック半導体基板に縦
型に構成したプレーナトランジスタを製造する技術に関
するものである。本方法は自己整合型である。本方法は
ディスクリートなトランジスタの製造に容易に適用する
ことが可能であるが、その主要な利点は、公知のプレー
ナＰＮ接合分離型モノリシックＩＣ構成体を使用してシ
リコンウエハ内に同時的に製造することが可能な縦型Ｐ
ＮＰ及びＮＰＮトランジスタを組込んだＩＣ装置の製造
において発揮されるものである。
【０００２】
【従来の技術】先行技術として、１９９０年７月１０日
に発行された米国特許第４，９４０，６７１号（Ｂａｒ
ｒｙ Ｓｍａｌｌ及びＭａｔｔｈｅｗ Ｓ． Ｂｕｙｎ
ｏｓｋｉ）がある。それは、実質的に従来の高性能ＮＰ
Ｎトランジスタが縦型高性能ＰＮＰトランジスタと同時
的に製造されるＩＣ構成体に関するものである。両方の
トランジスタタイプは、高い電気的性能を与えるために
独立的に最適化させることが可能であり、且つその方法
は実質的にマッチされ且つ相補的なＰＮＰ及びＮＰＮ装
置を製造する。一方、１９９０年３月２０日に発行され
た米国特許第４，９１０，１６０号（Ｄｅａｎ Ｃ．
Ｊｅｎｎｉｎｇｓ及びＭａｔｔｈｅｗ Ｓ． Ｂｕｙｎ
ｏｓｋｉ）は、前掲した米国特許第４，９４０，６７１
号に開示されている方法に関するものであるが、パワー
トランジスタを構成する場合の改良に関するものであ
る。
【０００３】これら二つの特許は、本願出願人に譲渡さ
れているものである。これら二つの特許に開示されてい
る方法は、ＶＩＰ（商標）プロセスＩＣ装置として知ら
れているＩＣ製品を製造するために使用されている。Ｖ
ＩＰは、縦型集積ＰＮＰを表わす造語である。この開発
は重要である。なぜならば、スタンダードなＩＣ装置で
は、従来、横方向ＰＮＰトランジスタか又は基板コレク
タＰＮＰトランジスタの何れかを使用しており、それら
は何れも不所望の特性を示すものであったからである。
従来の横方向トランジスタは、典型的に、低い電流利得
性能を有するものであり且つ周波数応答が制限されてい
た。基板コレクタ装置は良好な電流利得を有するもので
あったが、電気的に分離させることができず且つ独立的
に動作させることはできないものであった。
【０００４】本発明は、ホトリソグラフィプロセスにお
いてセルフアライメント即ち自己整合を使用するプロセ
ス即ち方法に関するものである。本方法は、ディスクリ
ート装置を包含するその他のプレーナプロセス適用にお
いても使用可能なものであるが、その主要な関心事は、
ＶＩＰプロセスＩＣ装置の製造において使用することで
ある。
【０００５】
【発明が解決しようとする課題】本発明は、自己整合型
ホトリソグラフィ処理技術を使用して半導体内に高性能
なプレーナトランジスタを製造することの可能なプロセ
ス即ち方法を提供することである。
【０００６】本発明の別の目的とするところは、プレー
ナ装置製造プロセスにおいて高性能ＮＰＮ及びＰＮＰト
ランジスタを同時的に製造することの可能な自己整合型
ＩＣ製造プロセス即ち方法を提供することである。
【０００７】本発明の更に別の目的とするところは、モ
ノリシック集積回路プロセスにおいて高性能縦型ＰＮＰ
及びＮＰＮトランジスタを同時的に製造するのに適した
自己整合型プレーナトランジスタホトリソグラフィマス
キングプロセス即ち方法を提供することである。
【０００８】
【課題を解決するための手段】本発明によれば、製造さ
れるべきトランジスタは、モノリシックシリコンＰＮ接
合分離型ＩＣ装置の従来のホトリソグラフィ的に製造さ
れた形態で使用されるＰ型シリコン基板上に位置されて
いるエピタキシャル層のようなＮ型シリコン層内に構成
される。従来の態様で該装置を形成するためにホトリソ
グラフィが使用される。表面分離のためにフィールド酸
化物が使用され且つホトリソグラフィにより所定の形状
とされた窒化シリコン酸化レジストを使用して達成され
る。
【０００９】製造されるべきトランジスタは、基板−エ
ピタキシャル層界面において存在する高導電度の埋め込
み層上に位置される。各トランジスタは、コレクタコン
タクトと、エミッタ領域と、該エミッタの直下に位置す
るイントリンシック即ち内因的乃至はアクティブ即ち活
性なベース領域と、該内因的ベースを取囲んでおり且つ
それから離隔されて低抵抗ベース接続部を与える高導電
度即ちエクストリンシック即ち外因的ベース領域と、該
内因的及び外因的ベース領域の間に存在するリンクベー
ス領域とを有している。該リンクベース領域は、中間的
な固有抵抗を有しており、且つ該内因的ベースと該外因
的ベースとの間にリンクを提供し且つ該ベース抵抗を低
く維持するのに貢献している。本プロセス即ち方法は、
該リンクベース領域の形状及びドーピングを制御するこ
とを可能としている。このリンクベースは、エピタキシ
ャル物質により決定されるコレクタブレークダウン電圧
を有するトランジスタとなる。従って、製造されるトラ
ンジスタは、５０Ｖを超えるＢＶCBO 電圧（エミッタを
開回路状態とした場合のコレクタ−ベースブレークダウ
ン電圧）を容易に得ることが可能である。
【００１０】本方法は、基本的に、以下のステップを有
している。第一に、シリコンウエハ上に新たに成長させ
たエピタキシャル層をパッド酸化物と呼ばれる薄い酸化
物層で被覆する。次いで、該ウエハへホトリソグラフィ
マスクを付与して、ＰＮＰトランジスタが位置されるべ
き箇所に開口を設ける。ＰＮＰトランジスタコレクタを
最適化させる濃度にイオン注入したアルミニウムを使用
してＰウエルを形成する。次いで、ホトリソグラフィマ
スキング作業を使用して、コレクタコンタクト領域を露
出させる。これは二つのステップからなるプロセスであ
り、即ちＮ及びＰ型コンタクトが順次形成される。マス
ク開口及び露出された薄いパッド酸化物を介してＰＮＰ
トランジスタコレクタコンタクトが位置されるべき箇所
においてエピタキシャル層内に高ドーズのボロンをイオ
ン注入し、且つ同様に、ＮＰＮトランジスタコレクタコ
ンタクトが位置されるべき箇所において高ドーズの燐を
イオン注入する。
【００１１】ウエハ表面からマスク物質を剥離した後
に、該ウエハ上に窒化シリコン層を付着形成する。次い
で、ホトリソグラフィエッチングマスクを付与して、ア
クティブ（活性）ＰＮＰ及びＮＰＮトランジスタ領域及
びそれらの前に注入したコレクタコンタクト領域を被覆
する。次いで、露出されている窒化物層をエッチング除
去する。該マスクを除去した後に、ウエハを酸化雰囲気
中において高温拡散作業に露呈させる。このステップに
おいて、コレクタコンタクト不純物のみならず、ＰＮＰ
トランジスタコレクタも、シリコン表面内に拡散し、マ
スキング用の窒化物が存在する箇所を除いて、薄い酸化
物がウエハ上に成長される。このステップは、ウエハ表
面において周辺部においてトランジスタを分離するフィ
ールド酸化物を提供する。コレクタコンタクト領域は、
高導電度の埋め込み層上のウエハ内に延在するコンタク
ト拡散部を有し、それに対して低抵抗コンタクトを形成
する。
【００１２】この時点において、厚い酸化物成長をマス
クしていた窒化シリコンを、酸化物をアタックすること
のない選択性エッチングにより除去し、且つ新たなホト
リソグラフィマスクを付与する。このマスクは、ＰＮＰ
及びＮＰＮトランジスタの両方に対してトランジスタリ
ンクベース領域を画定する形状とされる。それは、一対
のリングの形状で存在しており、その内側部分は究極的
にトランジスタエミッタを画定する。該リングの外側部
分は外因的トランジスタベースと当接する。該マスク
は、リンクベースが位置されるべきでない箇所を除い
て、薄いパッド酸化物を除去する等方性エッチングを画
定するために使用される。エッチングの後に、該マスク
は除去される。
【００１３】次いで、ウエハ上にポリシリコン層を付着
形成する。この層はドープされていないので、それは電
気的には非活性である。この時点において、ホトリソグ
ラフィイオン注入マスクを付与し、トランジスタ活性ベ
ース及びコレクタコンタクトが位置されるべき箇所に開
口を与え、且つ適宜のイオン注入を使用して露出されて
いるポリシリコンをドーピングする。これは二つのステ
ップからなるプロセスであり、その場合に、ＮＰＮ外因
的ベース及びＰＮＰコレクタコンタクトは、高度のボロ
ンのイオン注入に露呈され、且つＰＮＰ外因的ベース及
びＮＰＮコレクタコンタクトは高度の燐のイオン注入に
露呈される。
【００１４】次いで、ウエハからイオン注入マスクを剥
離し、且つウエハ上に耐エッチングホトリソグラフィマ
スクを付与する。このマスクは、トランジスタエミッ
タ、外因的ベース及びコレクタコンタクト領域を被覆し
且つその際にそれらを画定する。その様にして露出され
たポリシリコンを選択的に除去して、ドープされていな
いエミッタポリシリコン及び高度にドープされている外
因的ベース及びコレクタコンタクトポリシリコンを残存
させる。
【００１５】該マスクを剥離し且つウエハを不活性雰囲
気中において拡散に露呈させる。このステップにおいて
高度にドープされたポリシリコンが適宜の不純物をトラ
ンジスタ外因的ベース及びコレクタコンタクト内に拡散
させる。しかしながら、エミッタ領域は不変のままであ
る。
【００１６】次いで、イオン注入ホトリソグラフィマス
クを付与して三つのＰＮＰトランジスタベース領域、即
ち外因的ベース、リンクベース及び内因的ベースを露出
させる。次いで、所望のＰＮＰトランジスタ内因的ベー
スドーピングを発生させるべく選択されたドーズレベル
で燐を注入する。中間の表面層を実質的に浸透してシリ
コン表面が活性化されるようにその注入エネルギが選択
される。次いで、該ホトリソグラフィマスクを剥離し、
且つ別のマスクを付与して三つのＮＰＮトランジスタベ
ース区域上に開口を設ける。次いで、所望のＮＰＮトラ
ンジスタ内因的ベースドーピングを発生すべく選択され
たドーズでウエハ内にボロンのイオン注入を行なう。こ
のエネルギも該シリコンをドーピングすべく選択されて
いる。この時点において、該マスクを剥離し、且つ酸化
性雰囲気中においてトランジスタベース拡散を実施す
る。このベース拡散の期間中、薄いパッド酸化物は厚さ
を増加し、且つそれは実質的に増加した厚さに成長す
る。比較的厚いフィールド酸化物を有する他のウエハ酸
化物領域は実質的に不変のままである。従って、元のパ
ッド酸化物は比較的イオン注入に対しては透過性のもの
であったが、それは、現在、厚さが厚くなっており、爾
後の自己整合プロセスにおけるイオン注入マスクとして
使用することが可能である。
【００１７】ＮＰＮトランジスタエミッタ及びコレクタ
コンタクトが位置されるべき箇所に開口を有するウエハ
に対して新たなホトリソグラフィイオン注入マスクを付
与し、且つその様にして露出されたポリシリコン内に高
ドーズの砒素をイオン注入する。その注入エネルギは該
ポリシリコンをドーピングすべく選択されているが、ホ
トリソグラフィマスキング物質下側の厚さが厚くなった
パッド酸化物を透過するのには不十分なものである。従
って、このエミッタドーピングは自己整合されて、ＮＰ
Ｎトランジスタエミッタ領域（及びコレクタコンタクト
領域）に制限される。
【００１８】次いで、該マスクをウエハから剥離し且つ
パッシベーション層を形成するためにウエハ上に低温酸
化物を付着形成する。この層はリフロー（再流動）させ
ることが可能であり、その際に平坦化された上部ウエハ
表面を与え、且つそれは、更に、不純物ゲッタ作用を発
揮し、それに続いてＨＦディップを行なって、外側のガ
ラス表面層を除去する。
【００１９】次いで、トランジスタエミッタ、外因的ベ
ース及びコレクタコンタクトを被覆するポリシリコンと
整合した開口を有する耐エッチングホトリソグラフィマ
スクを付与する。次いで、露出されたコンタクトから酸
化物を剥離し且つ該マスクを除去する。
【００２０】この時点において、前に注入した砒素を酸
化性雰囲気中において拡散させて、ＮＰＮトランジスタ
エミッタ及び低抵抗コレクタコンタクトを形成する。同
時に、露出された全てのポリシリコンを酸化させる。
【００２１】次いで、ＰＮＰトランジスタエミッタ及び
コレクタコンタクトが位置されるべき箇所に開口を有す
るイオン注入ホトリソグラフィマスクを付与する。次い
で、自己整合マスクとして作用する厚くされたパッド酸
化物を有する下側に位置したシリコンをドーピングする
ために該ポリシリコンを部分的に浸透するエネルギで高
度のボロン注入を行なう。次いで、該マスクを剥離し、
且つ該ウエハをアニーリングしてイオン注入したボロン
を活性化させる。
【００２２】上述したステップを完了した後に、従来の
コンタクトエッチ及びメタリゼーションを実施して、本
方法を完了し且つ所要のトランジスタ電極接続部を与え
る。
【００２３】
【実施例】理解すべきことであるが、以下の説明におい
ては、ＰＮＰ及びＮＰＮトランジスタの同時的な製造に
ついて説明する。しかしながら、本発明プロセス即ち方
法は、ディスクリートなプレーナトランジスタの製造に
も適用することが可能なものである。本発明の好適実施
例は、ＶＩＰプロセスＩＣ装置に関して適用するもので
あるが、その基本的なプロセスは上掲の米国特許第４，
９４０，６７１号及び第４，９１０，１６０号に記載さ
れている。しかしながら、基本的なウエハプロセス、特
にエピタキシャル層の付着形成前に使用されるものは省
略してある。なぜならば、それらは、主に、分離型埋め
込み導電層を確立することに関するものだからである。
更に、公知のＰＮ接合分離の技術に関しては、図面を不
必要に複雑化させることを回避するためにその詳細は割
愛してある。上掲の二つの米国特許から理解される如
く、従来のアップ／ダウン拡散は、好適な形態の分離を
与えるために使用されている。
【００２４】図１を参照すると、半導体基板１０はＮ型
エピタキシャル層領域を有する＜１１１＞配向の半導体
ウエハの断面を表わしている。典型的に、それは、約３
Ω・ｃｍの固有抵抗を有しており、Ｎ型であって約８ミ
クロンの厚さである。基板１０は、この様なエピタキシ
ャル層の上部部分である。この表面上に薄いパッド酸化
物１１が位置されている。この酸化物層は、典型的に、
高温度において成長されるが、それはその他のプロセス
により形成することも可能である。公称的には、それは
約１０００ű１００の厚さである。第一ホトレジスト
１２が該ウエハに対する層として付与され、且つホトリ
ソグラフィにより処理されてその中に開口１３を形成し
てある。酸化物１１は所定位置に残存されている。爾後
のイオン注入において、付着されるイオンは該酸化物を
浸透し下側に存在するシリコン内に進入するような速度
へ加速させることが可能である。該薄い酸化物はシリコ
ン内に維持される衝撃用のイオンに対するパッド乃至は
クッションとして作用するので、このアプローチが好適
である。実際的には、イオンの大部分が実質的に浸透し
且つシリコン内に残存するようにイオン注入エネルギが
選択される。しかしながら、所望により、開口１３内側
のシリコンを露出させるために、露出された酸化物１１
を選択的にエッチング除去することが可能である。
【００２５】図示した如く、アルミニウムが開口１３内
側にイオン注入されて、アルミニウムリッチなシリコン
領域１４を形成する。アルミニウムドーズは約１６０ｋ
ｅＶのエネルギにおいて２×１０14原子数／ｃｍ2 であ
る。このエネルギは、多少表面下のアルミニウム付着を
形成する。注意すべきことであるが、図面では、従来の
イオン注入ドーズ記載方法を使用している。
【００２６】次いで、ホトレジストを除去し且つ図２に
示した如く、第二ホトレジスト１５を付与する。それ
は、ホトリソグラフィにより処理されて、開口１６を形
成し且つ酸化物を露出させる。図示した如く、比較的高
いボロンドーズ、即ち２×１０１５原子数／ｃｍ２を約
７０ｋｅＶのエネルギで注入し、領域１７においてボロ
ンリッチなシリコン領域を形成する。次いで、該ホトレ
ジストを除去する。
【００２７】図３を参照すると、第三ホトレジスト１８
がウエハに付与され、且つホトリソグラフィにより処理
されてその中に開口１９を形成し、且つ燐を約１８０ｋ
ｅＶのエネルギで且つ１０15原子数／ｃｍ2 の高ドーズ
でイオン注入する。これにより、シリコン内に燐リッチ
領域２０が形成される。次いで、該ホトレジストを剥離
する。
【００２８】図４に示した如く、ウエハ上に窒化シリコ
ン層２１を付着形成する。それは、好適には、約１５０
０Åの厚さである。該窒化シリコン上に第四ホトレジス
トを付与し、且つホトリソグラフィにより処理して領域
２２，２３，２４，２５を除いて全ての箇所からそれを
除去する。領域２２は、活性ＮＰＮトランジスタが構成
されるべき箇所を画定し、領域２３はＮＰＮトランジス
タコレクタコンタクトを画定し、領域２４は活性ＰＮＰ
トランジスタが構成される箇所を画定し、且つ領域２５
はＰＮＰトランジスタコレクタコンタクトを画定する。
図示していないが、これらのトランジスタは、ホトレジ
スト領域２２乃至２５の表面形状により決定されるトポ
グラフィ即ち地形的形状を有しており、且つこれらは従
来のプレーナトランジスタの形態である。所望される場
合には、その形状は、ホトリソグラフィ処理で実現可能
な最小面積のものとすることが可能であり、その際に最
も高い周波数の装置が形成される。しかしながら、パワ
ートランジスタを形成する場合には、より大きな面積の
構成体が製造され、その結果高周波数性能は失われる。
更に、高パワートランジスタが所望される場合には、そ
れは、メタリゼーションにより究極的に並列接続される
複数個の小面積セクションから形成することが可能であ
る。この後者の場合には、ホトレジスト領域２２乃至２
５の形状は、ウエハ表面積の最適利用に対して制御され
る。
【００２９】次いで、該窒化シリコンを選択的にエッチ
ング除去し、その場合、好適には、公知のプラズマプロ
セスを使用し、ホトレジスト要素２２乃至２５下側の窒
化シリコン領域内に残存させる。次いで、該レジストを
除去し、且つ前にイオン注入したドーパントを酸化性雰
囲気中において拡散させる。その結果、窒化シリコンの
存在により防止される箇所を除いて、比較的厚い（約１
００００ű５００）の酸化物が得られる。窒化シリコ
ンは公知の耐酸化物質であり、且つ該パッド酸化物が図
示した如くその下側に維持される。
【００３０】拡散及び酸化物成長ステップの後に、図５
に示した如き構成体が得られる。理解される如く、前に
窒化シリコンで被覆されていた領域の間に位置した領域
内には厚いフィールド酸化物２６が存在している。図１
乃至４のイオン注入した領域１４，１７，２０は、エピ
タキシャル層１０内に拡散されて、それぞれ、アルミニ
ウムドープしたＰウエル２７、ボロンをドープしたＰ＋
シンカ２８及び燐をドープしたＮ＋シンカ２９を形成し
ている。領域２７は、爾後的には、その中にＰＮＰトラ
ンジスタが形成され、領域２８はＰＮＰトランジスタコ
レクタコンタクトとなり、且つ領域２９はＮＰＮトラン
ジスタコレクタコンタクトとなる。本方法におけるこの
時点において、該窒化シリコンを酸化物をアタックする
ことのない高温燐酸ディップ技術を使用してウエハから
除去する。
【００３１】次いで、第五ホトレジストを付与し且つ処
理して、図５において３０及び３１に示した如く残存さ
せる。注意すべきことであるが、レジスト３０及び３１
の各々は、究極的にはトランジスタリンクベースを画定
するリング形状をしている。該リングの内側閉込め領域
は、トランジスタのエミッタを画定し、且つ外側閉込め
領域は外因的ベースと当接する。第五ホトレジスト要素
３０及び３１は図４に示したマスキングの要素２２及び
２４により前に画定された領域内にほぼ位置されること
が必要とされるに過ぎない。従って、この第五ホトマス
クは、精密な位置決めを必要とするものではない。この
ことは、更に、前に説明したマスクの全てについても適
用される。換言すると、これまでに製造されたマスキン
グは、高精度のアライメント即ち整合を必要とするもの
ではない。しかしながら、マスク３０及び３１の形状
は、究極的なトランジスタリンクベースの高い精度を与
え、従ってこのパラメータは精密設計制御が可能であ
る。
【００３２】次いで、図５に示した構成体を等方的プラ
ズマエッチングに露呈させ、それにより、マスク３０及
び３１の外側に露呈された二酸化シリコンを選択的に除
去し、一方パッド酸化物を残存させる。その結果、リン
クベースパッド酸化物を所定位置に残存させる。該リン
クベース酸化物はＮＰＮトランジスタに対するものを図
６において３２で示しており且つＰＮＰトランジスタに
対するものを３３で示してある。
【００３３】この時点において、ウエハを完全にクリー
ニングし且つドープしていないポリシリコンからなる層
３４を付着形成する。層３４は５５００ű３００の厚
さであり、且つ図６に示した如く、６番目のホトレジス
ト層３５が設けられている。このレジストは、ＰＮＰト
ランジスタ外因的ベースが位置される箇所においてリン
グ形状をした開口３６を有しており、且つＮＰＮトラン
ジスタコレクタコンタクト２９上に開口３７を有してい
る。この時点において、高度の燐イオン注入を実施す
る。そのドーズは１５０ｋｅＶのエネルギにおいて５×
１０15原子数／ｃｍ2 である。このイオン注入は、レジ
スト３５内の孔内側に露出されたポリシリコンを高度に
ドープする。注意すべきことであるが、マスク３５の開
口はドープされるべき領域に亘るだけであり且つ精密な
整合はこの場合にも必要とはされない。イオン注入の実
際の整合はフィールド酸化物２６により発生される。
【００３４】次いで、レジスト３５を剥離し且つ図７に
示した如く７番目のレジスト３８を付与する。このレジ
ストは、ＮＰＮトランジスタ外因的ベースが位置される
べき箇所に位置されてリング形状をした開口３９を有し
ており、且つＰＮＰトランジスタコレクタコンタクト２
８と一致して開口４０を有している。フィールド酸化物
のために、この７番目のレジストの孔パターンは精密な
整合を必要とするものではない。この時点において高度
のボロンイオン注入を付与する。ボロンは、約７０ｋｅ
Ｖのエネルギにおいて５×１０15原子数／ｃｍ2 のドー
ズで付与される。これは、開口３９及び４０内に露出さ
れたポリシリコンを高度にＰ＋へドープする。
【００３５】次いで、該レジストを剥離し、且つウエハ
を８番目のホトレジストでコーティングし、該８番目の
ホトレジストは図８に示した如くホトリソグラフィによ
りセグメント化されている。この８番目のレジストは、
トランジスタコレクタコンタクト、外因的ベース及びエ
ミッタの領域におけるドープされたポリシリコンを被覆
する。例えば、リング形状をしたセグメント４１はＮＰ
Ｎトランジスタの外因的ベースの領域を被覆し、セグメ
ント４２はＮＰＮトランジスタエミッタ領域を被覆し、
且つセグメント４３はＮＰＮトランジスタコレクタコン
タクトを被覆する。リング形状をしたセグメント４４は
ＰＮＰトランジスタ外因的ベースを被覆し、セグメント
４５はＰＮＰトランジスタエミッタを被覆し、且つセグ
メント４６はＰＮＰトランジスタコレクタコンタクトを
被覆する。次いで、その様にして露出されたポリシリコ
ンをポリシリコンをアタックするがＳｉＯ2 をアタック
することがない選択性エッチングプロセスでエッチング
除去する。
【００３６】次いで、ホトレジストマスクを除去し、且
つウエハを外因的ベース拡散ドライブインに露呈させ
る。これは、例えば乾燥窒素などのような不活性雰囲気
中でのヒートサイクルを包含する。典型的には、ウエハ
を約５０分間の間約１１００℃に加熱する。これによ
り、シリコンと接触する高度にドープされたポリシリコ
ンをして不純物を供給させ、該不純物が図９において５
３及び５４で示した如くシリコン内に拡散する。これら
の拡散は、それぞれ、ＮＰＮ及びＰＮＰ外因的ベースに
おいて発生する。コンタクト４９及び５２は、それらの
不純物を、それぞれ、ＮＰＮ及びＰＮＰトランジスタコ
レクタコンタクト２９及び２８へ供給する。しかしなが
ら、これらの後者の不純物は単にコンタクトドーピング
を増加させるに過ぎないので、それらはＰＮ接合を形成
するものではない。
【００３７】次いで、図１０に示した如く、９番目のホ
トレジスト５５を付与し且つ図示した如くホトリソグラ
フィにより所定の形状とさせ、ＰＮＰトランジスタの活
性部分に亘る開口５６を形成する。前述した如く、この
マスクは精密な整合を必要とするものではない。なぜな
らば、フィールド酸化物２６はトランジスタ活性領域に
対して精密に爾後のイオン注入を閉込め即ちマスクする
からである。３×１０14原子数／ｃｍ2 の燐イオン注入
ドーズは、所望の内因的ベース固有抵抗を与えるべく選
択されており、且つ１００ｋｅＶのエネルギは、注入さ
れた燐原子がリンクベースパッド酸化物３３を介して実
質的に通過することを確保するために選択されている。
注入されたイオンがポリシリコン５１に遭遇し且つ吸収
される場合、それらは爾後の拡散のために使用すること
が可能である。このイオン注入は外因的ベース注入のも
のよりも一桁程度弱い大きさのドーズのものであるか
ら、領域５４は実質的に影響を受けることはない。
【００３８】この９番目のホトレジスト５５を除去し且
つ１０番目のホトレジスト５７を付与し図１１に示した
如く所定の形状とさせる。開口５８は、ＮＰＮトランジ
スタの活性部分に亘って存在している。次いで、５×１
０14原子数／ｃｍ2 のドーズでボロンを約７０ｋｅＶの
エネルギにおいてイオン注入させる。このドーズは、所
望の内因的ＮＰＮベース導電度を得るために選択されて
おり、且つ該エネルギはその構成体の所望のイオン注入
を与えるために選択されている。ＰＮＰトランジスタの
場合における如く、このイオン注入は、外因的ベース注
入のものよりも一桁程度大きさが弱いものである。従っ
て、領域５３は実質的に影響を受けることはない。
【００３９】該ホトレジストを除去し且つウエハを注意
深くクリーニングする。次いで、該ウエハを、酸化性雰
囲気中においてベース拡散サイクルに露呈させる。これ
は、約６０分間の間約１０００℃へウエハを加熱するこ
とを包含している。最初の３０分間は、ウエット酸素雰
囲気中であり、最後の３０分は乾燥酸素雰囲気中であ
る。その結果図１２に示した如き構成が得られる。理解
される如く、図１１及び１２において注入されるイオン
は、ウエハ内に拡散されて、トランジスタ内因的及びリ
ンクベース領域６２及び６３を形成する。リンクベース
は、外因的ベースと当接しており、その際にそれらを内
因的ベースへ接続させている。
【００４０】重要な処理ステップがここにおいて展開さ
れる。リンクベース領域を画定するパッド酸化物３２及
び３３は高温で酸化雰囲気中に露呈されるので、それら
は図１２において３２′及び３３′で示した如く、成長
して厚さが厚くなった酸化物を形成する。実際に、この
厚さが厚くなった酸化物は３０００ű２５０の厚さで
ある。元のパッド酸化物は約１０００Åの厚さであるの
で、それはイオン注入に対し実質的に透過性のものであ
った。しかしながら、それは厚さが厚くされているの
で、爾後の処理ステップにおけるイオン注入マスクとし
て機能することが可能である。
【００４１】図１２に示した如く、ホトリソグラフィに
より１１番目のホトレジストマスク５９を付与し、ＮＰ
Ｎトランジスタのエミッタ及びコレクタコンタクト領域
及びＰＮＰトランジスタの外因的ベースとほぼ整合して
いる開口６０，６１，６１Ａが設けられている。次い
で、約１００ｋｅＶのエネルギにおいて２×１０16原子
数／ｃｍ2 の非常に高いドーズで砒素を注入する。該ホ
トマスク開口を介して露出されているポリシリコン電極
４８，４９，５０が該砒素注入を吸収する。次いで、後
に説明する爾後の拡散において、該砒素はＮＰＮトラン
ジスタの内因的ベース領域内に多少拡散してエミッタを
形成する。又、高度にドープされたＰＮＰトランジスタ
外因的ベースと共に、高度にドープされたコレクタコン
タクトが形成される。これらの拡散は、コンタクト４
８，４９，５０がシリコンと接触している表面領域に制
限されている。従って、それは、自動的に、露出された
コンタクトと自己整合される。この場合にも、ホトリソ
グラフィマスキングは精密な整合を必要とすることはな
い。
【００４２】ポリシリコンコンタクト４８，４９，５０
が非常に高度に砒素でドープされることとなる図１２の
砒素イオン注入に続いて、該レジストをウエハから除去
し、且つ図１３に示した如く、ウエハ上に従来の低温酸
化物（ＬＴＯ）６４を形成する。このＬＴＯは、最初に
約６０００ű５００の厚さにＳｉＯ2 を付着形成す
る。次いで、該ウエハをＰＯＣｌ3 （燐オキシ塩化物、
即ちオキシ塩化燐）の雰囲気中で約９５０℃において焼
成し、その場合にＰＳＧ（リン酸ガラス）の表面層が形
成される。これは低温溶融物質であり、フロー即ち流動
してウエハの表面に適合し、且つその際に、ＬＴＯがゲ
ッタ機能を発揮して、例えばナトリウムなどの不所望な
不純物をウエハから除去する。それに続いて、１０：１
ＨＦにおいて１５分間のディップを行ない、それにより
ゲッタした不純物のほとんどと共に、ＬＴＯ表面から過
剰な燐を除去する。次いで、該ウエハを公知の従来のア
ドヒージュン（接着）ベークへ露呈させ、その際にＬＴ
Ｏ表面を次のホトレジストに対して調整させる。ＬＴＯ
のリフロー即ち再流動のために、上部ウエハ表面は比較
的平坦である。
【００４３】次いで、図１３において層６５として示し
た１２番目のホトレジストマスクを、実質的に平坦なウ
エハ表面を提供するＬＴＯの表面に付与する。このマス
クは、前に構成したポリシリコン電極４７乃至５７と実
質的に整合する開口６６乃至７１を有している。次い
で、該ウエハをエッチングして該ＬＴＯを除去し、図示
した如く、ポリシリコン電極の表面を露出させる。該マ
スクを除去し、且つ該ウエハを酸化性雰囲気中において
高温度へ露呈させ、それによりＮＰＮトランジスタエミ
ッタ７２が拡散形成される。ポリシリコン電極４８及び
４９をドープすべく作用する図１２に示した砒素イオン
注入がＮＰＮトランジスタのコレクタコンタクト２９及
び内因的ベース６２内に拡散する。同時に、露出された
ポリシリコンコンタクトの全てが約２０００ű１００
の厚さの酸化物を成長させる。
【００４４】次いで、図１４に示した如く、１３番目の
ホトレジストマスク７３を付与し且つ処理して開口７
４，７５，７５Ａを形成する。次いで、高度のボロンの
イオン注入を付与する。そのドーズは７０ｋｅＶのエネ
ルギにおいて２×１０16原子数／ｃｍ2 である。このエ
ネルギにおいて、該ボロンのかなりの部分が露出された
ポリシリコンコンタクト４７，５１，５２へ付与され
る。しかしながら、厚いパッド酸化物３３′がそのイオ
ン注入に対向し、且つＰＮＰトランジスタエミッタを自
己整合させて内因的ベース領域６３の内側に存在させ
る。ＮＰＮトランジスタコンタクト４７の外因的ベース
及びＰＮＰトランジスタコレクタコンタクト５２も高度
にボロンでドープされる。酸化物がこれらの領域の両方
を取囲んでいるので、マスク７３は精密な整合を必要と
することはない。このイオン注入の後に、図１４に示し
た如く、該レジストを除去し且つウエハを注意深くクリ
ーニングする。次いで、それをアニーリングしてボロン
注入を活性化させる。この時点において、ＮＰＮ及びＰ
ＮＰトランジスタの両方が完成し且つアクティブ即ち活
性状態となる。
【００４５】ＮＰＮトランジスタは、エミッタ７２と、
外因的ベース５３と、内因的ベース６２（それは、パッ
ド酸化物３２′下側に存在しているリンクベース部分に
より外因的ベース５３と連結されている）と、エピタキ
シャル層１０とオーミック接触しているコレクタコンタ
クト２９とから構成されている。ＰＮＰトランジスタ
は、エミッタ７６と、外因的ベース５４と、内因的ベー
ス６３（それは、パッド酸化物３３′下側のリンクベー
ス部分により外因的ベース５４と接続されている）と、
Ｐウエル２７内に存在し且つそれとオーミック接触して
いるコレクタコンタクト２８とから構成されている。
【００４６】図１５は完成したアクティブなトランジス
タを示している。シリコンに対する全てのコンタクト即
ち接触は、ドープしたポリシリコン電極により行なわれ
ている。このコンタクトシステムは、アルミニウムメタ
リゼーションに対する直接的なシリコンコンタクトを回
避している。このことは、浅いエミッタを介してアルミ
ニウムがスパイクするという一般的な問題を回避してい
る。各ポリシリコン電極は、以下の如くに製造されるシ
リコンコンタクトが設けられている。比較的厚さが厚く
且つ図１３に関し説明した如くに画定されるＬＴＯ５９
がエッチ画定用レジストとして作用する。最初に、ウエ
ハを酸化物除去用のエッチングに露呈させる。これによ
り、ポリシリコン電極４７乃至５２の表面をクリーニン
グする。次いで、該ウエハをプラチナでコーティングす
る。次いで、該ウエハをプラチナとシリコンが反応して
プラチナシリサイドを形成する温度へ加熱させる。次い
で、反応しなかったプラチナを選択的にエッチング除去
し、図１５のプラチナシリサイドコンタクト７７乃至８
２を残存させる。
【００４７】プラチナシリサイドは、ドープしたポリシ
リコンよりも一層導電性であり、その際にトランジスタ
コンタクト抵抗を減少させる。更に、シリサイドの形成
は、ポリシリコンの厚さを減少させ、その際に更にコン
タクト抵抗を減少させる。次いで、図１６に示した如
く、バリア金属層を付与し、次いで導電性メタリゼーシ
ョンを付与する。これらは、マスクとしてＬＴＯ５９を
使用して局所化させる。好適には、これらの層は、適宜
の単一チャンバシステム内においてそれぞれ逐次的に付
着形成させたチタン−タングステン合金及びアルミニウ
ムから構成する。バリア金属コンタクト層は、要素８３
乃至８８で示してある。従来の金属コンタクトは、要素
８９（ＮＰＮベースコンタクト）、９０（ＮＰＮエミッ
タコンタクト）、９１（ＮＰＮコレクタコンタクト）、
９２（ＰＮＰベースコンタクト）、９３（ＰＮＰエミッ
タコンタクト）、９４（ＰＮＰコレクタコンタクト）で
示されている。
【００４８】具体例 上述したプロセスを使用してＮＰＮ及びＰＮＰトランジ
スタを同時的に製造するためのＩＣウエハを製造した。
ＮＰＮトランジスタは、約１６０のＨＦE の値を有して
おり、且つそのピークコレクタ電流は１４５μＡであっ
た。そのＦT の値は２．８８ＧＨz であった。ＰＮＰト
ランジスタは、ＨＦE が約６０であり且つそのピークコ
レクタ電流は１０９μＡであった。それらのＦT の値は
１．６ＧＨz に近いものであった。該トランジスタは、
５０Ｖを超えるＢＶCBO の値を有していた。
【００４９】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明の一実施例に基づいてＰＮＰ及びＮＰ
Ｎトランジスタを製造する方法における各段階において
の状態を示した概略断面図。
【図２】 本発明の一実施例に基づいてＰＮＰ及びＮＰ
Ｎトランジスタを製造する方法における各段階において
の状態を示した概略断面図。
【図３】 本発明の一実施例に基づいてＰＮＰ及びＮＰ
Ｎトランジスタを製造する方法における各段階において
の状態を示した概略断面図。
【図４】 本発明の一実施例に基づいてＰＮＰ及びＮＰ
Ｎトランジスタを製造する方法における各段階において
の状態を示した概略断面図。
【図５】 本発明の一実施例に基づいてＰＮＰ及びＮＰ
Ｎトランジスタを製造する方法における各段階において
の状態を示した概略断面図。
【図６】 本発明の一実施例に基づいてＰＮＰ及びＮＰ
Ｎトランジスタを製造する方法における各段階において
の状態を示した概略断面図。
【図７】 本発明の一実施例に基づいてＰＮＰ及びＮＰ
Ｎトランジスタを製造する方法における各段階において
の状態を示した概略断面図。
【図８】 本発明の一実施例に基づいてＰＮＰ及びＮＰ
Ｎトランジスタを製造する方法における各段階において
の状態を示した概略断面図。
【図９】 本発明の一実施例に基づいてＰＮＰ及びＮＰ
Ｎトランジスタを製造する方法における各段階において
の状態を示した概略断面図。
【図１０】 本発明の一実施例に基づいてＰＮＰ及びＮ
ＰＮトランジスタを製造する方法における各段階におい
ての状態を示した概略断面図。
【図１１】 本発明の一実施例に基づいてＰＮＰ及びＮ
ＰＮトランジスタを製造する方法における各段階におい
ての状態を示した概略断面図。
【図１２】 本発明の一実施例に基づいてＰＮＰ及びＮ
ＰＮトランジスタを製造する方法における各段階におい
ての状態を示した概略断面図。
【図１３】 本発明の一実施例に基づいてＰＮＰ及びＮ
ＰＮトランジスタを製造する方法における各段階におい
ての状態を示した概略断面図。
【図１４】 本発明の一実施例に基づいてＰＮＰ及びＮ
ＰＮトランジスタを製造する方法における各段階におい
ての状態を示した概略断面図。
【図１５】 本発明の一実施例に基づいてＰＮＰ及びＮ
ＰＮトランジスタを製造する方法における各段階におい
ての状態を示した概略断面図。
【図１６】 本発明の一実施例に基づいてＰＮＰ及びＮ
ＰＮトランジスタを製造する方法における各段階におい
ての状態を示した概略断面図。
【符号の説明】
１０ 半導体基板 １１ パッド酸化物 ２１ 窒化シリコン ２６ フィールド酸化物 ６４ 低温酸化物（ＬＴＯ）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 欧州特許出願公開123182（ＥＰ，Ａ １) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8228 H01L 27/082 ＷＰＩ（ＤＩＡＬＯＧ)

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 エミッタ領域と、コレクタ領域と、外因
    的ベース領域と、内因的ベース領域と、前記外因的及び
    内因的ベース領域を接続するリンクベース領域とを有す
    るトランジスタの自己整合型トランジスタ製造方法にお
    いて、第一導電型を持った半導体基板ウエハで開始し、
    前記基板ウエハ上に比較的薄いパッド酸化物を形成し、
    前記トランジスタを製造すべき箇所において前記パッド
    酸化物上に窒化シリコン層を形成し、前記ウエハを酸化
    させて前記窒化シリコンにより被覆されている箇所を除
    いて前記ウエハ上に比較的厚いフィールド酸化物を形成
    して前記トランジスタが前記フィールド酸化物により取
    囲まれるようにし、前記窒化シリコンを除去して前記フ
    ィールド酸化物の閉込め部内側の前記パッド酸化物を露
    出し、前記トランジスタを形成すべき前記フィールド酸
    化物の閉込め部に位置されており前記露出されたパッド
    酸化物上に耐リンクベースエッチ性パターンを形成し、
    前記パターンは前記トランジスタリンクベース領域を画
    定すべく形状を有しており、前記耐リンクベースエッチ
    性パターンにより露出されている箇所の前記薄いパッド
    酸化物をエッチングしてその際に前記リンクベース領域
    上に前記薄いパッド酸化物を残存させ、前記基板ウエハ
    上にポリシリコン層を付着形成し、前記基板ウエハ上に
    イオン注入マスクを形成して前記トランジスタ外因的ベ
    ース領域上に位置されたポリシリコンを露出し、前記基
    板ウエハをトランジスタベースの導電型へドープさせる
    不純物を前記ポリシリコン内にイオン注入してその際に
    前記外因的トランジスタベース領域上の前記ポリシリコ
    ンをドープし、前記基板ウエハへエッチレジストを付与
    して前記トランジスタ外因的ベース領域及びエミッタ領
    域においてそれを被覆し、前記基板ウエハをエッチング
    して前記外因的ベース及びエミッタマスクにより被覆さ
    れている前記外因的ベース領域及びエミッタ領域を除い
    て前記ポリシリコンを除去し、前記基板ウエハを加熱し
    て前記ポリシリコン内の不純物を前記ポリシリコンが前
    記基板ウエハと接触する箇所において前記基板ウエハ内
    に拡散させその際に前記トランジスタ外因的ベースを形
    成し、トランジスタベースイオン注入マスクを前記ウエ
    ハへ付与して前記トランジスタ内因的、外因的及びリン
    クベース領域を露出させ前記マスクは前記フィールド酸
    化物とオーバーラップする開口を有しておりそれはその
    際にトランジスタベースイオン注入を正確に画定し、所
    望のトランジスタ内因的ベース導電度を与えるべく選択
    されたドーズで且つ前記パッド酸化物を浸透し且つ実質
    的に何れかの露出されたポリシリコン内に進入するエネ
    ルギで前記シリコンウエハをドープする不純物を前記ト
    ランジスタベース導電型へイオン注入し、前記ベースイ
    オン注入不純物を前記ウエハ内に拡散させて前記内因的
    及びリンクベース領域を形成し、イオン注入エミッタマ
    スクを前記ウエハへ付与し、尚前記エミッタマスクは前
    記トランジスタエミッタ領域に亘り前記ポリシリコンを
    露出する開口を有しており、前記基板ウエハを前記トラ
    ンジスタエミッタ導電型へドープしその際に前記露出さ
    れたポリシリコンがエミッタ不純物原子で高度にドープ
    されるように比較的高度のドーズの不純物をイオン注入
    し、前記基板ウエハを加熱して前記ポリシリコンが前記
    基板ウエハ表面と接触しており前記パッド酸化物により
    画定される領域内において前記エミッタ不純物原子を前
    記基板ウエハ内に拡散させその際に前記パッド酸化物が
    自己整合的にエミッタを画定する、上記各ステップを有
    することを特徴とする方法。
  2. 【請求項２】請求項１において、前記内因的及びリンク
    ベース領域を形成するために前記イオン注入した不純物
    を拡散させるステップが、酸化性雰囲気中において且つ
    爾後のステップにおいて所望のマスキングを与える程度
    に前記パッド酸化物の厚さを増加させるべく動作する温
    度で行なわれることを特徴とする方法。
  3. 【請求項３】請求項２において、ＰＮＰトランジスタが
    形成すべき箇所において前記ウエハ上にＰ型不純物を付
    着させることにより前記窒化シリコン付着の前に前記ウ
    エハにＰウエルを形成し、且つ前記酸化ステップ期間中
    に前記Ｐ型不純物を前記基板ウエハ内に拡散させる上記
    各ステップを付加することにより、Ｎ型エピタキシャル
    層を使用して前記基板ウエハを提供すべく動作するプロ
    セスの期間中に、ＮＰＮ及びＰＮＰの両方のトランジス
    タが形成されることを特徴とする方法。
  4. 【請求項４】請求項３において、前記酸化ステップが、
    ＰＮＰトランジスタを形成すべき箇所に位置された開口
    を持ったイオン注入レジストを前記パッド酸化物上に形
    成し、所望のＰウエル導電度を発生すべく選択されたド
    ーズで且つ前記基板ウエハ内に実質的に浸透すべく設定
    されたエネルギで前記ウエハ内にアルミニウムをイオン
    注入し、前記Ｐウエルの端部内側の小さな区域上に位置
    された開口を有するイオン注入レジストを前記パッド酸
    化物上に形成し、前記ウエハ内に比較的高ドーズのボロ
    ンをイオン注入して前記ＰＮＰトランジスタへのコレク
    タコンタクトが位置されるべき箇所においてそれをドー
    プし、前記ＮＰＮトランジスタ用のコレクタコンタクト
    が位置されるべき箇所に位置された開口を有するイオン
    注入レジストを前記パッド酸化物上に形成し、前記ＮＰ
    Ｎトランジスタコレクタコンタクトが形成されるべき箇
    所において前記ウエハ内に比較的高ドーズの燐をイオン
    注入する、上記各ステップの後に行なわれるものであ
    り、その際に、前記酸化ステップ期間中に、前記不純
    物、アルミニウム、ボロン及び燐が、それぞれ拡散して
    前記Ｐウエル、ＰＮＰトランジスタコレクタコンタクト
    シンカ及びＮＰＮトランジスタコレクタコンタクトシン
    カを形成することを特徴とする方法。
  5. 【請求項５】請求項４において、前記トランジスタ外因
    的トランジスタベース領域内に高ドーズの不純物を付着
    させるステップが、更に、前記ＰＮＰトランジスタ外因
    的ベース領域と前記ＮＰＮトランジスタコレクタシンカ
    の両方を画定する開口を有するイオン注入ホトレジスト
    を付与し、その様にして露出したポリシリコン内に比較
    的高ドーズの燐をイオン注入してその際に前記ポリシリ
    コンを燐でドープさせ、前記ＮＰＮトランジスタ外因的
    ベース領域と前記ＰＮＰトランジスタコレクタシンカを
    画定する開口を有するイオン注入ホトレジストを付与
    し、その様にして露出されたポリシリコン内に比較的高
    ドーズのボロンをイオン注入してその際に前記ポリシリ
    コンをボロンでドープさせ、前記酸化ステップ期間中に
    前記燐及びボロンを拡散させその際に該加熱が前記燐及
    びボロンを前記ポリシリコンと接触する前記基板ウエハ
    内に選択的に拡散させその際にそれぞれ前記ＰＮＰ及び
    ＮＰＮトランジスタ外因的ベース及びコレクタコンタク
    ト領域を形成する、上記各ステップを有することを特徴
    とする方法。
  6. 【請求項６】各々がコレクタ領域と、エミッタ領域と、
    外因的ベース領域と、内因的ベース領域と、前記外因的
    及び内因的ベース領域を接続するリンクベース領域とを
    有する自己整合型ＮＰＮ及びＰＮＰトランジスタを同時
    的に製造する方法において、エピタキシャル的に付着形
    成されたＮ型半導体基板ウエハで開始し、前記基板ウエ
    ハ表面を比較的薄いパッド酸化物で被覆し、ＰＮＰトラ
    ンジスタが位置されるべき箇所を画定する開口を有する
    イオン注入マスクを付与し、適宜のＰＮＰトランジスタ
    コレクタ固有抵抗を与えるドーズでアルミニウムをイオ
    ン注入し、ＰＮＰトランジスタコレクタ領域シンカコン
    タクトが形成されるべき箇所において前記アルミニウム
    注入の端部が位置される開口を有するイオン注入マスク
    を付与し、適宜のＰＮＰトランジスタコレクタコンタク
    トシンカを与える比較的高ドーズのボロンをイオン注入
    し、ＮＰＮトランジスタコレクタシンカコンタクトが位
    置されるべき箇所に位置された開口を有するイオン注入
    マスクを付与し、適宜のＮＰＮコレクタ領域シンカコン
    タクトを与える比較的高ドーズの燐をイオン注入し、前
    記基板ウエハを窒化シリコンからなる耐酸化層で被覆
    し、前記コレクタコンタクトシンカ及び前記トランジス
    タの活性領域が位置されるべき箇所において前記基板ウ
    エハを被覆する耐エッチマスクを付与し、前記耐エッチ
    マスクで被覆されている箇所を除いて前記窒化シリコン
    をエッチング除去し、前記基板ウエハを酸化性雰囲気中
    で加熱して前にイオン注入したアルミニウム、ボロン及
    び燐を前記基板ウエハ内に拡散させると同時に窒化シリ
    コンで被覆されている箇所を除いて前記基板ウエハ上に
    比較的厚いフィールド酸化物を成長させその際にフィー
    ルド酸化物により取囲まれたアルミニウムをドープした
    Ｐウエルと、フィールド酸化物により取囲まれたボロン
    でドープしたＰＮＰトランジスタコレクタシンカコンタ
    クトと、フィールド酸化物により取囲まれた燐でドープ
    したＮＰＮトランジスタコレクタ領域シンカコンタクト
    と、ＮＰＮトランジスタがフィールド酸化物により取囲
    まれて位置されるエピタキシャル半導体領域とを形成
    し、選択的エッチングで前記窒化シリコンを除去しその
    際に前記ＰＮＰ及びＮＰＮトランジスタが形成されるべ
    き箇所において前記パッド酸化物を露出し、トランジス
    タリンクベース領域が位置されるべき領域において前記
    パッド酸化物を被覆する耐エッチマスクを付与し、その
    様にして露出されたパッド酸化物をエッチング除去し且
    つその際にトランジスタリンクベース領域を除いて前記
    基板ウエハの表面を露出し、前記基板ウエハをドープし
    ていないポリシリコン層で被覆し、ＰＮＰトランジスタ
    外因的ベース及びＮＰＮトランジスタコレクタシンカ領
    域に亘っての開口を有するイオン注入マスクを付与し、
    前記露出されたポリシリコン内に比較的高ドーズの燐を
    イオン注入してそれを高度に燐でドープさせ、前記ＮＰ
    Ｎトランジスタ外因的ベース及びＰＮＰトランジスタコ
    レクタシンカ領域に亘っての開口を有するイオン注入マ
    スクを付与し、前記露出したポリシリコン内に比較的高
    ドーズのボロンをイオン注入してそれを高度にボロンで
    ドープさせ、前記ＮＰＮ及びＰＮＰトランジスタエミッ
    タ領域、外因的ベース領域及びコレクタシンカ領域を被
    覆すべき形状とされた耐エッチマスクを付与し、高度に
    ドープされたポリシリコン外因的ベース及びコレクタシ
    ンカ拡散コンタクトと共に、ドープされていないポリシ
    リコンエミッタコンタクトを残存させるようにその様に
    して露出されたポリシリコンをエッチング除去し、前記
    ウエハを加熱して前記ポリシリコン内の燐及びボロンを
    前記基板ウエハ内に拡散させてトランジスタ外因的ベー
    ス及びコレクタシンカ拡散コンタクトキャップを形成
    し、前記ＰＮＰトランジスタ位置に亘る開口を有するイ
    オン注入マスクを付与し、所望のＰＮＰトランジスタ内
    因的ベース領域固有抵抗を与えるドーズに燐をイオン注
    入し、前記ＮＰＮトランジスタ位置に亘る開口を有する
    イオン注入マスクを付与し、所望のＮＰＮトランジスタ
    内因的ベース固有抵抗を与えるドーズへボロンをイオン
    注入し、前記基板ウエハ雰囲気を加熱して前にイオン注
    入した内因的ベース燐及びボロンをシリコンウエハ基板
    内の所望の深さに拡散させ、前記ＮＰＮトランジスタエ
    ミッタ領域及びそのコレクタシンカ拡散及びＰＮＰトラ
    ンジスタ外因的ベース領域上に位置された開口を有する
    イオン注入マスクを付与し、非常に高ドーズの砒素をイ
    オン注入してその際にその様にして露出されたポリシリ
    コンを高度にドープし、前記基板ウエハを酸化膜層で被
    覆し且つ前記ウエハを燐オキシ塩化物内で加熱して前記
    酸化物の表面を低温ガラスへ変換させ且つ前記ガラス膜
    を再流動させ且つ同時的に前記前に付与した砒素を前記
    ＮＰＮトランジスタエミッタ及びコレクタコンタクトシ
    ンカ拡散領域内に拡散させると共に前記ＰＮＰトランジ
    スタ外因的ベース領域内に拡散させ、前記ＰＮＰトラン
    ジスタエミッタ及びコレクタシンカ拡散領域及び前記Ｎ
    ＰＮトランジスタ外因的ベース領域上に位置した開口を
    有するイオン注入マスクを付与し、その様にして露出さ
    れたポリシリコン内に非常に高ドーズのボロンをイオン
    注入してその際にそれをボロンで高度にドープし、前記
    基板ウエハを加熱して前に付与したボロンを活性化させ
    て前記ＰＮＰトランジスタエミッタ、コレクタシンカ拡
    散キャップ領域及び前記ＮＰＮトランジスタ外因的ベー
    ス領域を与える、上記各ステップを有することを特徴と
    する方法。
  7. 【請求項７】請求項６において、前記前に注入した内因
    的ベース燐及びボロンの拡散が、酸化性雰囲気中におい
    て行なわれ、それが、拡散サイクル期間中に、前記パッ
    ド酸化物を実質的に厚い状態へ成長させ、その際に増加
    された厚さが前記パッド酸化物をして爾後のエミッタイ
    オン注入動作に対する耐性を示すことを特徴とする方
    法。
JP04117071A 1991-06-18 1992-05-11 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス Expired - Fee Related JP3098848B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US716890 1991-06-18
US07/716,890 US5128272A (en) 1991-06-18 1991-06-18 Self-aligned planar monolithic integrated circuit vertical transistor process

Publications (2)

Publication Number Publication Date
JPH05160353A JPH05160353A (ja) 1993-06-25
JP3098848B2 true JP3098848B2 (ja) 2000-10-16

Family

ID=24879878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04117071A Expired - Fee Related JP3098848B2 (ja) 1991-06-18 1992-05-11 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス

Country Status (5)

Country Link
US (1) US5128272A (ja)
EP (1) EP0519592B1 (ja)
JP (1) JP3098848B2 (ja)
KR (1) KR100222116B1 (ja)
DE (1) DE69216304T2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5358883A (en) * 1992-02-03 1994-10-25 Motorola, Inc. Lateral bipolar transistor
US5416687A (en) * 1992-06-23 1995-05-16 Delta Coventry Corporation Power factor correction circuit for AC to DC power supply
US5411900A (en) * 1993-03-05 1995-05-02 Deutsche Itt Industries, Gmbh Method of fabricating a monolithic integrated circuit with at least one CMOS field-effect transistor and one NPN bipolar transistor
KR0138352B1 (ko) * 1993-12-17 1998-04-28 김광호 반도체 장치 및 그의 제조방법
US6437381B1 (en) 2000-04-27 2002-08-20 International Business Machines Corporation Semiconductor memory device with reduced orientation-dependent oxidation in trench structures
US20020118850A1 (en) * 2000-08-02 2002-08-29 Yeh Jer-Liang (Andrew) Micromachine directional microphone and associated method
US9805935B2 (en) 2015-12-31 2017-10-31 International Business Machines Corporation Bottom source/drain silicidation for vertical field-effect transistor (FET)
US10002962B2 (en) 2016-04-27 2018-06-19 International Business Machines Corporation Vertical FET structure
US9812567B1 (en) 2016-05-05 2017-11-07 International Business Machines Corporation Precise control of vertical transistor gate length
US9653575B1 (en) 2016-05-09 2017-05-16 International Business Machines Corporation Vertical transistor with a body contact for back-biasing
US9842931B1 (en) 2016-06-09 2017-12-12 International Business Machines Corporation Self-aligned shallow trench isolation and doping for vertical fin transistors
US9853127B1 (en) 2016-06-22 2017-12-26 International Business Machines Corporation Silicidation of bottom source/drain sheet using pinch-off sacrificial spacer process
US10217863B2 (en) 2016-06-28 2019-02-26 International Business Machines Corporation Fabrication of a vertical fin field effect transistor with an asymmetric gate structure
US10243073B2 (en) 2016-08-19 2019-03-26 International Business Machines Corporation Vertical channel field-effect transistor (FET) process compatible long channel transistors
US9704990B1 (en) 2016-09-19 2017-07-11 International Business Machines Corporation Vertical FET with strained channel
US10312346B2 (en) 2016-10-19 2019-06-04 International Business Machines Corporation Vertical transistor with variable gate length

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4110126A (en) * 1977-08-31 1978-08-29 International Business Machines Corporation NPN/PNP Fabrication process with improved alignment
JPS56115525A (en) * 1980-02-18 1981-09-10 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4309812A (en) * 1980-03-03 1982-01-12 International Business Machines Corporation Process for fabricating improved bipolar transistor utilizing selective etching
DE3314450A1 (de) * 1983-04-21 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
US4940671A (en) * 1986-04-18 1990-07-10 National Semiconductor Corporation High voltage complementary NPN/PNP process
US4933295A (en) * 1987-05-08 1990-06-12 Raytheon Company Method of forming a bipolar transistor having closely spaced device regions
IT1231913B (it) * 1987-10-23 1992-01-15 Sgs Microelettronica Spa Procedimento di fabbricazione di transistori ad alta frequenza.
EP0375323A1 (en) * 1988-12-22 1990-06-27 Texas Instruments Incorporated A high-performance vertical PNP transistor compatible with an advanced ECL bipolar technology and method of manufacturing same
US4910160A (en) * 1989-06-06 1990-03-20 National Semiconductor Corporation High voltage complementary NPN/PNP process

Also Published As

Publication number Publication date
DE69216304T2 (de) 1997-07-24
US5128272A (en) 1992-07-07
DE69216304D1 (de) 1997-02-13
EP0519592B1 (en) 1997-01-02
JPH05160353A (ja) 1993-06-25
EP0519592A2 (en) 1992-12-23
EP0519592A3 (en) 1993-10-13
KR930001456A (ko) 1993-01-16
KR100222116B1 (ko) 1999-10-01

Similar Documents

Publication Publication Date Title
JP2934484B2 (ja) モノリシックシリコンプレーナｐｎ接合分離型集積回路の製造方法
US4609568A (en) Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes
JP3098848B2 (ja) 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス
US4408387A (en) Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask
JPH0252422B2 (ja)
KR950010287B1 (ko) 베이스 재결합 전류가 낮은 바이폴라 트랜지스터를 갖는 바이폴라 상보형 금속 산화물 반도체 제조 방법
US4191595A (en) Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface
US5151378A (en) Self-aligned planar monolithic integrated circuit vertical transistor process
US4866000A (en) Fabrication method for semiconductor integrated circuits
JPS62290173A (ja) 半導体集積回路装置の製造方法
US4691436A (en) Method for fabricating a bipolar semiconductor device by undercutting and local oxidation
JPH0241170B2 (ja)
US6197649B1 (en) Process for manufacturing planar fast recovery diode using reduced number of masking steps
JPS624339A (ja) 半導体装置及びその製造方法
EP0313147B1 (en) Manufacturing process for high-frequency transistors
JP2576664B2 (ja) Ｎｐｎトランジスタの製造方法
JPH0554263B2 (ja)
JPH0155585B2 (ja)
JPH0579186B2 (ja)
JP2557840B2 (ja) 半導体装置の製造法
JP2745946B2 (ja) 半導体集積回路の製造方法
JP2812298B2 (ja) バイポーラトランジスタの製造方法
JPH0136709B2 (ja)
JPS6145392B2 (ja)
JPH061815B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080811

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees