JPS63187341A - 仮想計算機システムの評価方式 - Google Patents

仮想計算機システムの評価方式

Info

Publication number
JPS63187341A
JPS63187341A JP1871287A JP1871287A JPS63187341A JP S63187341 A JPS63187341 A JP S63187341A JP 1871287 A JP1871287 A JP 1871287A JP 1871287 A JP1871287 A JP 1871287A JP S63187341 A JPS63187341 A JP S63187341A
Authority
JP
Japan
Prior art keywords
computer system
virtual computer
function
monitor
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1871287A
Other languages
English (en)
Inventor
Kazuo Shinohara
篠原　和雄
Seiichi Ura
浦　誠一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Solution Innovators Ltd
Original Assignee
NEC Corp
NEC Software Hokuriku Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Software Hokuriku Ltd filed Critical NEC Corp
Priority to JP1871287A priority Critical patent/JPS63187341A/ja
Publication of JPS63187341A publication Critical patent/JPS63187341A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は仮想計算機システムの評価方式に関し。
特に仮想計算機機能の評価方式に関する。
〔従来の技術〕
従来、仮想計算機システムにおける仮想計算機機能を評
価する際には、新たに仮想計算機機能を評価する評価プ
ログラムを作成し、この評価プログラムに基づいて、仮
想計算機機能の正常性を判断している。
〔発明が解決しようとする問題点〕
ところで、上述した従来の仮想計算機機能の評価では、
新たに評価プログラムを作成しなければならず、従って
、評価プログラムの作成に時間がかかること、及びこの
評価プログラムの実行によって検出された障害が評価プ
ログラムによるものか、それとも仮想計算機機能による
ものか判断しにくく評価に時間がかかるという問題点が
ある。
〔問題点を解決するための手段〕
本発明の仮想計算機システムの評価方式は、第２の計算
機システムをエミュレートする仮想計算機機能を備える
第１の割算機システムにおいて。
第２の計算機システムの試験用モニタをロードするロー
ド手段、及び試験用モニタに起動をかける起動手段を備
えるインターフェースモジュールを有し、上記の試験用
モニタを作動させて、試験用モニタ上で第２の計算機シ
ステムの試験プログラムを実行することによシ、仮想計
算機機能の評価を行うようにしたことを特徴としている
。
〔実施例〕
以下本発明について実施例によって説明する。
第１図を参照して、第１の仮想計算機システムは、主記
憶装置１と、第２の計算機システム（図示せず）をエミ
ュレートする仮想計算機機能２１を備える中央処理装置
２とを有している。主記憶装置１にはモニタロード手段
３１．モニタ起動手段３２．及びシミュレーション手段
３３を含むインターフェースモジュール３が備えられて
いる。
主記憶装置１上のインターフェースモジュール３は、モ
ニタロード手段３１により仮想計算機機能２１でエミュ
レートされる第２の計算機システムの試験用モニタ４を
外部記憶装置（図示せず）から主記憶装置１にロードし
、モニタ起動手段３２によシ、この試験用モニタ４を起
動して試験用モニタ４を動作させる。
ここで、第２の計算機システムの試験プログラムは、上
記のロードされた試験用モニタ４の制御により中央処理
装置２の仮想計算機機能２１の試験を行う。この試験プ
ログラムの実行の際、仮想計算機機能２１で実現されな
い機能及び命令は。
仮想計算機機能２１により、インターフェースモジュー
ル３に通知され、シミュレート手段３３でシミュレート
することによシ実現される。
このように、インターフェースモジュール３によって。
仮想計算機機能を有する第１の計算機システムで。
第２の計算機システムの試験用モニタを動作させて、こ
の試験用モニタの制御で、第２の計算機システムの試験
プログラムを実行することによシ仮想計算機機能の評価
を容易に行うことができる。
〔発明の効果〕
以上説明したように本発明では、仮想計算機機能でエミ
ュレートされる計算機システムの試験用モニタを動作さ
せるインターフェースモジュールを備えることにより、
仮想計算機機能でエミュレートされる計算機システムの
試験プログラムを上記の試験用モニタの制御で実行して
、仮想計算機機能の評価を行っている。従って、評価の
ための試験用モニタ及び試験プログラムの作成工数が消
滅され、評価期間を短くすることができるという効果が
ある。
【図面の簡単な説明】
第１図は２本発明による評価方式の一実施例を説明する
ための構成図である。 １・・・主記憶装置、２・・・中央処理装置、２１・・
・仮想計算機機能、３・・・インターフェースモジュー
ル。 ３１・・・モニタロード手段、３２・・・モニタ起動手
段。 ３３・・・シミュレーション手段、４・・・試験用モニ
タ。 ｒ　は　）

Claims (1)

    【特許請求の範囲】
  1. １、第２の計算機システムをエミュレートする仮想計算
    機能を備える第１の計算機システムにおいて、前記第２
    の計算機システムの試験用モニタをロードするロード手
    段及び該試験用モニタに起動をかける起動手段を備える
    インターフェースモジュールを備え、前記試験用モニタ
    を作動させることによって、前記試験用モニタ上で前記
    第２の計算機システムの試験プログラムを実行して、前
    記仮想計算機能の評価を行うようにしたことを特徴とす
    る仮想計算機システムの評価方式。
JP1871287A 1987-01-30 1987-01-30 仮想計算機システムの評価方式 Pending JPS63187341A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1871287A JPS63187341A (ja) 1987-01-30 1987-01-30 仮想計算機システムの評価方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1871287A JPS63187341A (ja) 1987-01-30 1987-01-30 仮想計算機システムの評価方式

Publications (1)

Publication Number Publication Date
JPS63187341A true JPS63187341A (ja) 1988-08-02

Family

ID=11979265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1871287A Pending JPS63187341A (ja) 1987-01-30 1987-01-30 仮想計算機システムの評価方式

Country Status (1)

Country Link
JP (1) JPS63187341A (ja)

Similar Documents

Publication Publication Date Title
JPH07248941A (ja) デバッグ支援装置
JPS63187341A (ja) 仮想計算機システムの評価方式
JPS6349851A (ja) シミユレ−シヨンシステム
JP2684966B2 (ja) 入出力処理装置のデバッグ装置
JP2708471B2 (ja) 処理装置の制御方法
JP2513401B2 (ja) 組込みソフトウェアデバッグ支援装置の作製方法
JPS62139050A (ja) 保守診断処理装置管理による命令試験方式
JP3358123B2 (ja) コントローラの入出力シミュレート方法および装置
JPS63177231A (ja) 並列プログラムデバグ方式
CN114327648A (zh) 一种驱动调试方法、装置、电子设备及存储介质
JPS61221837A (ja) コンピユ−タの検査方法
JPS61233842A (ja) デ−タ処理装置の試験方式
JP2726998B2 (ja) 電子計算機のテスト方法
JPH06175874A (ja) インサーキットエミュレータ装置
JPS6370346A (ja) テストプログラム制御方式
JPS6020771B2 (ja) マイクロ診断方式
JPH08221296A (ja) 組み込みソフトウェアデバッグ支援装置
JPS63300330A (ja) ファ−ムウェアのデバッグ方法
JPS58121461A (ja) 診断プログラムのデバツグ装置
JPH07105045A (ja) 情報処理装置機能試験プログラムのデバッグ方式
JPS59202546A (ja) デバツグ装置
JPH01310450A (ja) Ｉ／ｏエミュレータ
KR20050087620A (ko) 퍼스널 컴퓨터 시스템에서 디바이스 드라이버 시뮬레이션방법 및 장치
JPH03288941A (ja) デバッグ装置
JPS6167146A (ja) 擬似障害発生方式