JPS6349851A - シミユレ−シヨンシステム - Google Patents

シミユレ−シヨンシステム

Info

Publication number
JPS6349851A
JPS6349851A JP61193630A JP19363086A JPS6349851A JP S6349851 A JPS6349851 A JP S6349851A JP 61193630 A JP61193630 A JP 61193630A JP 19363086 A JP19363086 A JP 19363086A JP S6349851 A JPS6349851 A JP S6349851A
Authority
JP
Japan
Prior art keywords
hardware
simulator
program
control program
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61193630A
Other languages
English (en)
Inventor
Sakae Ayabe
栄 綾部
Shiyouji Tsudera
津寺 省児
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi Electronics Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Electronics Engineering Co Ltd filed Critical Hitachi Electronics Engineering Co Ltd
Priority to JP61193630A priority Critical patent/JPS6349851A/ja
Publication of JPS6349851A publication Critical patent/JPS6349851A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ この発明は、プロセッサにより、制御プログラムに従っ
て1以上のハードウェアを制御するようにしてなるシス
テムの動作の模擬を行うためのシミュレーションシステ
ムに関する。
[従来の技術] 近年、ロボットシステムのように、プロセッサ(例えば
マイクロプロセッサ)により、制御プログラムに従って
1以上のハードウェアを制御するようにしてなるシステ
ムが多くなっている。
このようなシステムの開発において、従来は、制御プロ
グラムと、それにより制御されるハードウェアのテスト
およびデバッグを、それぞれの開発段階で別々に行って
いる。
具体的には、ハードウェアに関しては、大J(°1計算
機システl、−にでソフトウェアにより実現されるシミ
ュレーションシステムを用い、論理定義データによって
ハードウェアの論理を定義するとともに、予め予測して
別途作成した入力データ(プロセッサの出力データ、換
言すれば制御プログラムからの出力データ)を入力し、
ハードウェアの動作を模擬させることにより、ハードウ
ェアのテストとデバッグを行っている。
同様に、制御プログラムに関しては、大型計算機システ
ム上でソフトウェアにより実現されるシミュレーション
システムを用い、予め予測して別途作成したハードウェ
アからの入力データを入力し、プロセッサによる制御プ
ログラムの実行動作を模擬させることにより、制御プロ
グラムのテストとデバッグを行っている。
[解決しようとする問題点コ しかし、ハードウェアに関しては、ハードウェア91体
の動作の模擬を充分に行うことができても、制御プログ
ラムとの絡みの充分な模擬は不可能であるため、システ
ムの実機環境におけるハードウェアのテストとデバッグ
の完璧を期すことは困難である。
また、制御プログラムに関しては、そのテストとデバッ
グを完全に行うには、実際のハードウェアからの入力デ
ータ(ハードウェアの状態)の時間的変化に対応させて
、時間と関連付けた入力データを川、コ(する必要があ
るが、その入力データの作成が容易でない。
しかも、用意できる人力データにはおのずと限界がある
ので、ハードウェア側のあらゆる状態に関連させて;b
q aプログラムのテストとデバッグを完全に行うこと
は実際上不可能であった。
このようなことから、別個に行った模擬によってハード
ウェアおよび制御プログラムの正常性が確認されても、
システムの開発の最終段階で、実際にハードウェアとプ
ロセッサとを接続して制御プログラムを走らせると、直
ちにシステムが正常に動作することは稀であり、殆どの
場合、制御プログラムまたはハードウェアの手直しが必
要となる。
[発明の目的] したがって、この発明の目的は、そのような従来の問題
点を解決すべく、対象としているシステムの実機環境と
同等な環境において、そのハードウェアの動作および制
御プログラムの実行動作の模擬を行うことができるシミ
ュレーションシステムを提供することにある。
[問題点を解決するための手段] 前記従来の問題点を解決して前記目的を達成するために
、この発明によるシミュレーションシステムは、プロセ
ッサにより制御プログラムに従って1以上のハードウェ
アを制御するようにしてなる対象システムの動作の模擬
を行うためのものであって、論理定義データによって論
理を定義された前記ハードウェアの動作の模擬を行うた
めのハードウェアシミュレータ手段と、前記プロセッサ
による前記制御プログラムの実行動作を模擬するための
プログラムシミュレータ手段とををし、前記プログラム
シミュレータ手段および前記ハードウェアシミュレータ
手段により、相互に前記ハードウェアおよび前記プロセ
ッサとの間のI/Oデータおよび同期用の時間情報をそ
れぞれ交換しつつ、前記プロセンサによる前記制御プロ
グラムの実行動作の模擬および前記ハードウェアの動作
の模擬を相互に同期をとりながら並行して行う構成とさ
れるものである。
[作用コ このように、この発明のシミュレーションシステムにお
いては、ハードウェアと制御プログラムがそれぞれ独立
に模擬されるのではなく、ハードウェアシミュレータ手
段とプログラムシミュレータ手段との間でI/Oデータ
を交換させつつ、ハードウェアの動作と制御プログラム
の実行動作との模擬が同期をとりながら実行される。
つまり、プログラムシミュレータ手段は、予め用意され
たハードウェアからの入力データを用いて模擬を行うの
ではなく、ハードウェアシミュレータ手段により模擬さ
れたハードウェアからの入力データを用いて制御プログ
ラムの模擬実行を行う。
同様に、ハードウェアシミュレータ手段は、予め用意さ
れた人力データを用いて模擬を行うのではなく、プログ
ラムシミュレータ手段により模擬されたプロセッサ(も
しくは制御プログラム)からの入力データを用いて、ハ
ードウェアの動作の模擬を行う。
このように、この発明のシミュレーションシステムによ
れば、対象システムの実機環境とほぼ同じ条件ドにて、
ハードウェアの動作および制御プログラムの模擬実行を
行い、ハードウェアと制御プログラムとの絡みとタイミ
ングも含めてハードウェアおよび制御プログラムのテス
トとデバッグを行うことができる。
また、従来のように、ハードウェアおよび制御プログラ
ムのテストおよびデバッグのための人指の入力データを
予め作成する必要がないので、システムのテストとデバ
ッグを効率的に行うことができる。
[実施例コ 以下、図面を参照し、この発明の一実施例について説明
する。
第1図は、この発明のシミュレーンヨンシステムの機能
的構成を簡略化して示す概略ブロック図である。第2図
は、このシミュレーンヨンシステムが実現される計算機
システムの簡略化したシステム構成図である。
まず、第2図において計算機7ステムについて説明すれ
ば、■はメモリであり、これにはシステムバス2を介し
て中央演算処理装置(CPU)3およびチャネル4が接
続されている。チャネル4には、ディスク制御装置5を
介して磁気ディスク装置6が接続されている。
各部の機能などは標準的であるから、その説明は割愛す
る。
つぎに、第1図を参照して、このシミュレーションシス
テムについて説明するが、これは前記計算機システム−
1−でソフトウェアによって実現されるので、以下の説
明において第2図も適宜参jj(lする。
/Oは対象7ステムのハードウェアの動作を模擬するた
めのハードウェアシミュレータである。
このハードウェアシミュレータ/Oは計算機システム−
1−でソフトウェアによって実現されるものてあり、そ
のためのプログラムはある磁気ディスク装置6からメモ
リ1の特定領域にロードされCPU3により実行される
12はハードウェアシミュレータ/Oのデータファイル
としての論理定義ファイルであり、対象システムのハー
ドウェアの論理定義データを格納している。この論理定
義ファイル12は、実際にはある磁気ディスク装置6が
割り当てられる。この論理定義データは、模擬開始に先
立って論理定義ファイル12よりメモリ1の特定領域に
ロードされる。
14はプログラムシミュレータであり、これは対象シス
テムのプロセッサによる制御プログラムの実行動作を模
擬するためのものである。このプログラムシミュレータ
14は計算機システム−lユでソフトウェアによって実
現されるものであり、そのためプログラムはある磁気デ
ィスク装置6からメモリ1の特定領域にロードされてC
PU3により実行される。
16はプログラムシミュレータ14のデータファイルと
してのプログラムファイルであり、対象システムの;し
制御プログラムを格納している。このプログラムファイ
ル16は、実際には、ある磁気ディスク装置6が割り当
てられる。この制御プログラムも、その模擬実行に先立
ってプログラムファイル16よりメモリ1の特定領域に
ロードされる。
ハードウェアシミュレータ/Oとプログラムシミュレー
タ14との間では、ハードウェアからプロセッサへの入
力データ18とプロセッサからの出力データ20(両方
をI/Oデータと総称することがある)および時間情N
22が交換される。
この時間情報22は、ハードウェアシミュレータ/Oに
よる模擬動作とプログラムシミュレータ14による模擬
動作との同期をとるために必妥なものである。
通常、ハードウェアシミュレータ/Oとプログラムシミ
ュレータエ4は模擬実行速度がかなり違うので、そのよ
うな同期化の1段が必要となるわけである。
前記時間情報22を得るために、例えば各シミュレータ
to、14に、その起動時から動作を開始するソフトウ
ェア時計が用、コ−こされている。ただし、CPU3の
内蔵する実11,5間時計機構を利用し、各シミュレー
タto、14からそれを参照することによって、時間情
報22の交換をJ−+Zうようにしてもよい。
24はハードウェアシミュレータ/Oおよびプログラム
シミュレータ14の起動、停市などの制御を行う制御部
である。この制御部24ち、実際には計算機システムL
でソフトウェアによって実現されるものである。
以下、このシミュレーンHンシステムによる模擬動作に
ついて説明する。
制御部24によって各シミュレータ/O.14が起動さ
れると、同時にI/Oデータ(18,20)および時間
情報22も初期化され、模擬動作が始まる。この起動は
、対象システムの電源没入に札1当する。
なお、計算機システムのハードウェア4〕の制約から、
実際には、各シミュレータを実現するためのプログラム
はCPU3によって時分割的に実行されるが、説明を簡
単にするために、各シミュレータは起動後、連続的に動
作するものとして説明する。
起動したプログラムシミュレータ14は、制御プログラ
ム(起動に先立ち、プログラムファイル16からメモリ
1にロードされている)の命令を1語ずつ解釈し、計算
機システムのハードウェア資源を利用して模擬的に実行
する。
そして、アクセスアドレスから対象としているハードウ
ェアに対するI/O命令を検出した場合、その命令がハ
ードウェアからのデータ入力の命令であれば入力データ
18を読込み、制御プログラムに渡す。逆に、ハードウ
ェアに対するデータ出力の命令の場合、そのデータを出
力データ20としてハードウェアシミュレータ/Oへ渡
ス。
また、このような模擬実行中に、プログラムシミュレー
タ14は、時間情報22を参照することによってハード
ウェアシミュレータ/Oによす模擬されているハードウ
ェアの動作状況を把握し、制御プログラムの模擬実行と
ハードウェアシミュレータ/Oによるハードウェア動作
の模擬との同期をとる。
他方、ハードウェアシミュレータ/Oは、論理定義デー
タ(起動に先立ち、論理定義ファイル12からメモリ1
にロードされている)によって定義されたハードウェア
の論理に従って、プログラムシミュレータ14の出力デ
ータ20に対応したハードウェアの動作を模擬し、ハー
ドウェアの出力信号のビット情報をバイトデータに編集
し、そのデータを入力データ18としてプログラムシミ
ュレータ14へ渡す。
また、ハードウェアシミュレータ/Oは、模擬動作中に
時間情報22を参照することによって、プログラムシミ
ュレータ14による制御プログラムの模擬実行動作の状
況を認識し、ハードウェアの模擬動作と制御プログラム
の模擬実行動作との同期をとる。
このようにして、ハードウェア/Oおよびプログラムシ
ミュレータ14により、対象システムの実機と同様な環
境で、ハードウェア動作および制御プログラム実行動作
の模擬が行われる。
以上、一実施例について説明したが、この発明はそれだ
けに限定されるものではなく、その要旨を逸脱しない範
囲内で様々に変形して実施し得るものである。
[発明の効果コ 以−り説明したように、この発明によれば、プログラム
シミュレータ手段により、予め用意されたデータではな
く、ハードウェアシミュレータ手段により模擬されたハ
ードウェアからの入力データを用いて制御プログラムの
模擬実行を行い、また、ハードウェアシミュレータ手段
により、予め用意されたデータではなく、プログラムシ
ミュレータ手段により模擬されたプロセッサ(または制
御プログラム)からの入力データを用いて、ハードウェ
アの動作の模擬を行い、さらに、時間情報によって各シ
ミュレータ手段による模擬動作の同期をとる構成であっ
て、対象システムの実機環境とはぼ同じ条件下にて、ハ
ードウェアの動作および制御プログラムの模擬実行を行
うシミュレーションシステムを実現できる。
このように、この発明によれば、実際のハードウェアが
完成する前に、ハードウェアと制御プログラムとの絡み
とタイミングも含めてハードウェアおよび制御プログラ
ムのテストとデバッグを完1t!に行うことができる。
したがって、従来のようなシステムの開発の最終段階で
のハードウェアまたは制御プログラムの手直しは殆ど必
要でなくなり、システム開発の効率化を達成できる。
また、テストおよびデバッグのための大量の入力データ
を予め作成する必要がないので、システムのテストとデ
バッグを効率的に行うことができる。
【図面の簡単な説明】
第1図は、この発明のシミュレーションシステムの一実
施例の機能的構成を簡略化して示す概略ブロック図、第
2図はそのシミュレーションシステムが実現される計算
機システムの簡略化したシステム構成図である。 /O・・・ハードウェアシミュレータ、12・・・論理
定義ファイル、14・・・プログラムシミュレータ、1
6・・・プログラムファイル、18・・・人力データ、
20・・・出力データ、22・・・時間情報。

Claims (1)

    【特許請求の範囲】
  1. (1)プロセッサにより、制御プログラムに従って1以
    上のハードウェアを制御するようにしてなる対象システ
    ムの動作の模擬を行うためのシミュレーションシステム
    であって、論理定義データによって論理を定義された前
    記ハードウェアの動作の模擬を行うためのハードウェア
    シミュレータ手段と、前記プロセッサによる前記制御プ
    ログラムの実行動作を模擬するためのプログラムシミュ
    レータ手段とを有し、前記プログラムシミュレータ手段
    および前記ハードウェアシミュレータ手段により、相互
    に前記ハードウェアおよび前記プロセッサとの間のI/
    Oデータおよび同期用の時間情報をそれぞれ交換しつつ
    、前記プロセッサによる前記制御プログラムの実行動作
    の模擬および前記ハードウェアの動作の模擬を相互に同
    期をとりながら並行して行うようにしてなるシミュレー
    ションシステム。
JP61193630A 1986-08-19 1986-08-19 シミユレ−シヨンシステム Pending JPS6349851A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61193630A JPS6349851A (ja) 1986-08-19 1986-08-19 シミユレ−シヨンシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61193630A JPS6349851A (ja) 1986-08-19 1986-08-19 シミユレ−シヨンシステム

Publications (1)

Publication Number Publication Date
JPS6349851A true JPS6349851A (ja) 1988-03-02

Family

ID=16311137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61193630A Pending JPS6349851A (ja) 1986-08-19 1986-08-19 シミユレ−シヨンシステム

Country Status (1)

Country Link
JP (1) JPS6349851A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH034318U (ja) * 1989-06-01 1991-01-17
JP2003030251A (ja) * 2001-07-19 2003-01-31 Fujitsu Ltd シミュレーションシステム、方法、プログラム及び記録媒体
JP2005222420A (ja) * 2004-02-06 2005-08-18 Toyota Motor Corp 分散処理支援プログラム
JP2007052580A (ja) * 2005-08-17 2007-03-01 Fujitsu Ten Ltd ソフトウェア開発環境システム
US7257521B2 (en) 2000-02-14 2007-08-14 Fujitsu Limited Support system, and computer-readable recording medium in which support program is recorded

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH034318U (ja) * 1989-06-01 1991-01-17
US7257521B2 (en) 2000-02-14 2007-08-14 Fujitsu Limited Support system, and computer-readable recording medium in which support program is recorded
JP2003030251A (ja) * 2001-07-19 2003-01-31 Fujitsu Ltd シミュレーションシステム、方法、プログラム及び記録媒体
JP2005222420A (ja) * 2004-02-06 2005-08-18 Toyota Motor Corp 分散処理支援プログラム
JP2007052580A (ja) * 2005-08-17 2007-03-01 Fujitsu Ten Ltd ソフトウェア開発環境システム

Similar Documents

Publication Publication Date Title
US8930912B2 (en) Method and system for performing software verification
US7873507B2 (en) Multi-core model simulator
US8180620B2 (en) Apparatus and method for performing hardware and software co-verification testing
US9836384B2 (en) Testing device for real-time testing of a virtual control unit
EP1797512B1 (en) Accelerated hardware emulation environment for processor-based systems
JPH09293002A (ja) ハードウェア・ソフトウェア相互作用を結合した、コンピュータシステムのシミュレーション・システム、および、方法
CN111400997B (zh) 一种基于同步执行的处理器核验证方法、***及介质
JP2007058813A (ja) 検証装置及び検証方法
JPS6349851A (ja) シミユレ−シヨンシステム
US8914274B1 (en) Method and system for instruction set simulation with concurrent attachment of multiple debuggers
JP2005353020A (ja) コンピュータプログラムのシミュレーション方式
JP3424548B2 (ja) 組み込み機器用ソフトウエア論理シミュレータ
JPS63126043A (ja) 論理シミユレ−タ
JPS61239345A (ja) I/oシミユレ−タ
JPH07121405A (ja) シミュレーション方式
Goldberg et al. The PRIM System: An alternative architecture for emulator development and use
JPH0352038A (ja) デバッグ装置
JP2001209408A (ja) Plc用制御プログラムの実行シミュレーション装置、並びに、制御プログラム実行シミュレーション機能を有するplc
JP2005332110A (ja) シミュレーションシステム
JPH06175874A (ja) インサーキットエミュレータ装置
JP2001209555A (ja) 入出力エミュレーション装置、入出力装置のエミュレーション方法および入出力装置エミュレーションプログラムを記録した記録媒体
JPH10260865A (ja) シミュレーションシステム
JPS61239335A (ja) I/oシミユレ−タ
JPS59202548A (ja) デバツグ装置
JPH0373011B2 (ja)