JPS63172A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63172A JPS63172A JP14363886A JP14363886A JPS63172A JP S63172 A JPS63172 A JP S63172A JP 14363886 A JP14363886 A JP 14363886A JP 14363886 A JP14363886 A JP 14363886A JP S63172 A JPS63172 A JP S63172A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- doped
- channel
- dimensional electron
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 24
- 239000000758 substrate Substances 0.000 abstract description 8
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract description 6
- 238000010030 laminating Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 23
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 235000012149 noodles Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
- H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
この発明は、２次元電子ガスをチャネルとする半導体装
置にかかり、 ノンドープのチャネル層と、該チャネル層より薄くドナ
ー不純物をアトミックプレーンドーピングした電子供給
層とを交互に積層し、該チャネル層の両ヘテロ接合界面
間に一体化した２次元電子ガスを形成する構造により、 ２次元電子ガスの面密度を増大し、該半導体装置の特性
を向上するものである。
置にかかり、 ノンドープのチャネル層と、該チャネル層より薄くドナ
ー不純物をアトミックプレーンドーピングした電子供給
層とを交互に積層し、該チャネル層の両ヘテロ接合界面
間に一体化した２次元電子ガスを形成する構造により、 ２次元電子ガスの面密度を増大し、該半導体装置の特性
を向上するものである。
本発明は半導体装置、特に空間分離ドーピングと界面量
子化による高移動度のキャリアをチャネルとする例えば
高電子移動度電界効果トランジスタ（ＨＥＭＴ）等の半
導体装置の改善に関する。
子化による高移動度のキャリアをチャネルとする例えば
高電子移動度電界効果トランジスタ（ＨＥＭＴ）等の半
導体装置の改善に関する。
例えばＨＥＭＴは、２次元状態の電子が移動する領域と
不純物をドーピングする領域とを空間的に分離してキャ
リア移動度の増大を実現しており、高速デバイスとして
強い期待が寄せられているが、そのチャネル電流、伝達
コンダクタンスｇ、の増大などの特性向上が要望されて
いる。
不純物をドーピングする領域とを空間的に分離してキャ
リア移動度の増大を実現しており、高速デバイスとして
強い期待が寄せられているが、そのチャネル電流、伝達
コンダクタンスｇ、の増大などの特性向上が要望されて
いる。
空間分離ドーピングとキャリアの界面量子化により高移
動度を実現している半導体装置の例として、ＨＥＭＴの
一従来例の模式側断面図を第４図に示す。
動度を実現している半導体装置の例として、ＨＥＭＴの
一従来例の模式側断面図を第４図に示す。
すなわちこの従来例では、半絶縁性砒化ガリ□ウム（Ｇ
ａＡｓ）基板１１上に分子線エピタキシャル成長方法（
ＭＢ２法）などにより、ノンドープのｉ型ＧａＡｓ層゛
１２、これより電子親和力が小さく例えば濃度２×１０
’″ｃｔａ−”程度にドナー不純物がドープされたｎ型
砒化アルミニウムガリウム（ＡｌｘＧａｌ−ＸＡｓ）層
１３、これと同程度以上の不純物濃度のｎ型ＧａＡｓ層
１４を積層成長している。
ａＡｓ）基板１１上に分子線エピタキシャル成長方法（
ＭＢ２法）などにより、ノンドープのｉ型ＧａＡｓ層゛
１２、これより電子親和力が小さく例えば濃度２×１０
’″ｃｔａ−”程度にドナー不純物がドープされたｎ型
砒化アルミニウムガリウム（ＡｌｘＧａｌ−ＸＡｓ）層
１３、これと同程度以上の不純物濃度のｎ型ＧａＡｓ層
１４を積層成長している。
このｎ型ＡｌＧａＡｓ電子供給層１３からｉ形ＧａＡｓ
層１２へ遷移した電子によってヘテロ接合界面近傍に２
次元電子ガス１２ｅが形成され、ゲート電極１６による
ショットキ空乏層で２次元電子ガス１２ｅの面密度Ｎｓ
を制御してトランジスタ動作が行われるが、２次元電子
ガス１２ｅは不純物散乱による移動度低下が殆どなく、
格子散乱が減少する例えば７７に程度以下の低温におい
て最も高い移動度が得られる。
層１２へ遷移した電子によってヘテロ接合界面近傍に２
次元電子ガス１２ｅが形成され、ゲート電極１６による
ショットキ空乏層で２次元電子ガス１２ｅの面密度Ｎｓ
を制御してトランジスタ動作が行われるが、２次元電子
ガス１２ｅは不純物散乱による移動度低下が殆どなく、
格子散乱が減少する例えば７７に程度以下の低温におい
て最も高い移動度が得られる。
この構造において、ｎ型ＡｌＧａＡｓ電子供給層１３と
ｉ形ＧａＡｓチャネル層１２との伝導帯のエネルギー準
位差が少ない場合には２次元電子ガス１２ｅの面密度Ｎ
ｓが小さくなる。従って伝導帯の準位差を０゜２４ｅν
程度以上、即ちｎ型Ａ１ｇＧａｔ−ｘＡｓ電子供給層１
３のＡＩ組成比Ｘを０．３程度以上とすることが望まし
いが、他方においてこの＾１組成比Ｘが０．２５程度よ
り大きいときには、ドープしたＳｉ等のドナー準位が急
激に深くなってドーピング濃度ｎ、を増加しても高いキ
ャリア濃度が得られず、加えて結晶性が劣化するために
、 ドーピング濃度ｎＤ＝２Ｘ１０’ ” ａｍ−”程
度が上限であり、このとき２次元電子ガス１２ｅの面密
度Ｎｓ＃９．０Ｘ１０”ａｍ−”、電子移動度島−３Ｘ
１０’Ｃ１１”／Ｖ、！１１程となっている。
ｉ形ＧａＡｓチャネル層１２との伝導帯のエネルギー準
位差が少ない場合には２次元電子ガス１２ｅの面密度Ｎ
ｓが小さくなる。従って伝導帯の準位差を０゜２４ｅν
程度以上、即ちｎ型Ａ１ｇＧａｔ−ｘＡｓ電子供給層１
３のＡＩ組成比Ｘを０．３程度以上とすることが望まし
いが、他方においてこの＾１組成比Ｘが０．２５程度よ
り大きいときには、ドープしたＳｉ等のドナー準位が急
激に深くなってドーピング濃度ｎ、を増加しても高いキ
ャリア濃度が得られず、加えて結晶性が劣化するために
、 ドーピング濃度ｎＤ＝２Ｘ１０’ ” ａｍ−”程
度が上限であり、このとき２次元電子ガス１２ｅの面密
度Ｎｓ＃９．０Ｘ１０”ａｍ−”、電子移動度島−３Ｘ
１０’Ｃ１１”／Ｖ、！１１程となっている。
２次元電子ガスの面密度Ｎｓをこの限界以上に増大する
目的の種々の構造改善が既に提供されている。その１例
として厚さＬｏａｍ程度以下のｉ形ＧａＡｓチャネル層
の上下にｎ型ＡｌＧａＡｓ電子供給層を設ける構造があ
るが、この構造では電子移動度μ７の低下が避けがたく
、電子面密度Ｎｓの増加も多くない。
目的の種々の構造改善が既に提供されている。その１例
として厚さＬｏａｍ程度以下のｉ形ＧａＡｓチャネル層
の上下にｎ型ＡｌＧａＡｓ電子供給層を設ける構造があ
るが、この構造では電子移動度μ７の低下が避けがたく
、電子面密度Ｎｓの増加も多くない。
また他の例としてｉ形ＧａＡｓチャネル層−ｎ型ＡｌＧ
ａＡｓ電子供給層を複数段同一方向に重ねる構造がある
が、この構造ではチャネル層間が電子供給層のために広
く隔てられてゲート電圧−ドレイン電流特性に非線型性
が現れる。
ａＡｓ電子供給層を複数段同一方向に重ねる構造がある
が、この構造ではチャネル層間が電子供給層のために広
く隔てられてゲート電圧−ドレイン電流特性に非線型性
が現れる。
上述の各構造ではｎ型電子供給層の不純物を通常の一層
ドーピングとしているのに対し、アトミックスレーンド
ーピング法により電子面密度Ｎｓを増加させる構造があ
る。すなわち例えば、ノンドープＡ１．、 、Ｇ６．、
、Ａｓ層のＧａＡｓチャネル層とのへ、テロ接合界面
から４ｎｍの位置に１４面濃度Ｎ、、＝ ４ Ｘ１０”
ｅｌｍ−”のＳｉアトミックプレーンドーピングを行っ
て、２次元電子ガスの面密度はＮｓ；１．ｌＸ１０”Ｃ
１１−”程度が得られている。
ドーピングとしているのに対し、アトミックスレーンド
ーピング法により電子面密度Ｎｓを増加させる構造があ
る。すなわち例えば、ノンドープＡ１．、 、Ｇ６．、
、Ａｓ層のＧａＡｓチャネル層とのへ、テロ接合界面
から４ｎｍの位置に１４面濃度Ｎ、、＝ ４ Ｘ１０”
ｅｌｍ−”のＳｉアトミックプレーンドーピングを行っ
て、２次元電子ガスの面密度はＮｓ；１．ｌＸ１０”Ｃ
１１−”程度が得られている。
上述の如〈従来のＨＥＭＴの２次元電子ガス面密度Ｎｓ
に制約があり、この制約を越える高面密度を得る努力が
重ねられているが、伝達コンダクタンスｇａ、チャネル
電流等の特性を一層向上するために１濃密度Ｎｓを更に
増大することが強く要望されている。
に制約があり、この制約を越える高面密度を得る努力が
重ねられているが、伝達コンダクタンスｇａ、チャネル
電流等の特性を一層向上するために１濃密度Ｎｓを更に
増大することが強く要望されている。
前記問題点は、ノンドープの第１の半導体層と、該第１
の半導体層より薄くかつ電子親和力が小さく、ドナー不
純物をアトミックプレーンドーピングした第２の半導体
層とが交互に積層され、該第１の半導体層の両ヘテロ接
合界面間に一体化した２次元電子ガ不が形成される本発
明による半導体装置により解決される。
の半導体層より薄くかつ電子親和力が小さく、ドナー不
純物をアトミックプレーンドーピングした第２の半導体
層とが交互に積層され、該第１の半導体層の両ヘテロ接
合界面間に一体化した２次元電子ガ不が形成される本発
明による半導体装置により解決される。
本発明によれば第１図のエネルギー図に例示する如く、
ノンドープの例えばＧａＡｓからなるチャネル層３ｂと
、ドナー不純物をアトミックプレーンドーピングした例
えばＡｌＧａＡｓからなる電子供給Ｎ３ａとを交互に積
層する。
ノンドープの例えばＧａＡｓからなるチャネル層３ｂと
、ドナー不純物をアトミックプレーンドーピングした例
えばＡｌＧａＡｓからなる電子供給Ｎ３ａとを交互に積
層する。
ただしチャネル層３ｂの厚さは例えば１０ｎｍ程度以下
として、上下のヘテロ接合界面近傍に形成される２次元
電子ガスを一体化する。なお電子のサブバンドを過度に
離散させないために例えば５ ｎｍ程度以上とすること
が望ましい。
として、上下のヘテロ接合界面近傍に形成される２次元
電子ガスを一体化する。なお電子のサブバンドを過度に
離散させないために例えば５ ｎｍ程度以上とすること
が望ましい。
また電子供給層３ａはこのチャネル層３ｂより薄く例え
ば４ａｍ程度とし、通常その中心位置に、例えばＳｉな
どのドナー不純物を高い面濃度Ｎ、にアトミックプレー
ンドーピング（ＰＤ）する。
ば４ａｍ程度とし、通常その中心位置に、例えばＳｉな
どのドナー不純物を高い面濃度Ｎ、にアトミックプレー
ンドーピング（ＰＤ）する。
この構成により、各チャネル１Ｊ３ｂ （並びに最外側
の電子供給Ｎ３ａの外側）に形成される２次元電子ガス
は極めて近接し、その全体を一つのチャネルとして高い
電子面密度Ｎ、が得られ、かつゲートによる制御性も良
好である。
の電子供給Ｎ３ａの外側）に形成される２次元電子ガス
は極めて近接し、その全体を一つのチャネルとして高い
電子面密度Ｎ、が得られ、かつゲートによる制御性も良
好である。
以下本発明を実施例により具体的に説明する。
第２図は本発明の実施例の模式側断面図、第３図はその
チャネル領域の模式図である。
チャネル領域の模式図である。
本実施例の半導体基体は、半絶縁性ＧａＡｓ基板１上に
下記の各半導体層を順次積層してエピタキシャル成長し
ている。先ず２は厚さが例えば０．５〜１１ｒｍ程度の
ノンドープのＧａＡｓ層である。
下記の各半導体層を順次積層してエピタキシャル成長し
ている。先ず２は厚さが例えば０．５〜１１ｒｍ程度の
ノンドープのＧａＡｓ層である。
３ａは電子供給層で、厚さ例えば４ａｍ程度のＡ１．。
３Ｇａｏ、 、ＡｓＮの中央に面濃度Ｎｕｓ＃４ ＸＩ
Ｏ”ｃｍ−”のＳｉアトミックプレーンドーピング（Ｓ
ｉ−ＰＤ）を行っている。
Ｏ”ｃｍ−”のＳｉアトミックプレーンドーピング（Ｓ
ｉ−ＰＤ）を行っている。
３ｂはチャネル層で厚さ例えば７ａｍ程度のノンドープ
のＧａＡｓ層であり、本実施例では３層の電子供給層３
ａと２層のチャネル層３ｂとを交互に積層している。
のＧａＡｓ層であり、本実施例では３層の電子供給層３
ａと２層のチャネル層３ｂとを交互に積層している。
また４はノンドープのＧａＡｓ層で厚さ例えば ｎｍ程
度とし、５はｎ型ＧａＡｓキャップ層で、Ｓｉを濃度ｎ
Ｂ ＝ ２×ｌＱＩ８ｃｍ−３程度に一様にドーピング
している。
度とし、５はｎ型ＧａＡｓキャップ層で、Ｓｉを濃度ｎ
Ｂ ＝ ２×ｌＱＩ８ｃｍ−３程度に一様にドーピング
している。
この半導体基体では２次元電子ガスが２層のＧａＡｓチ
ャネル層３ｂ、並びにＧａＡｓ層２．４それぞれの電子
供給層３ａとのヘテロ接合界面近傍に生成され、全体の
面密度はＮｓ＃２．０Ｘ１０１２ｃｍ−２が得られてい
る。
ャネル層３ｂ、並びにＧａＡｓ層２．４それぞれの電子
供給層３ａとのヘテロ接合界面近傍に生成され、全体の
面密度はＮｓ＃２．０Ｘ１０１２ｃｍ−２が得られてい
る。
この半導体基体のｎ型ＧａＡｓキャップ層５上にソース
・ドレイン電極５ 、ＧａＡｓ層４上にゲート電極７を
配設した本実施例について、例えば伝達コンダクタンス
ｇ −目００ｍ５／ｍｓが得られて、例えば第４図の従
来例の構造で、２次元電子ガスの面密度Ｎ５＝９．０Ｘ
１０”ロー２の半導体基体を用いゲート電極の構造、寸
法等が等しい比較試料では、伝達コンダクタンスがｇ
ｖａ ＃２３５ｍ５／ｍｍ程度であるのに比較して大幅
に向上している。
・ドレイン電極５ 、ＧａＡｓ層４上にゲート電極７を
配設した本実施例について、例えば伝達コンダクタンス
ｇ −目００ｍ５／ｍｓが得られて、例えば第４図の従
来例の構造で、２次元電子ガスの面密度Ｎ５＝９．０Ｘ
１０”ロー２の半導体基体を用いゲート電極の構造、寸
法等が等しい比較試料では、伝達コンダクタンスがｇ
ｖａ ＃２３５ｍ５／ｍｍ程度であるのに比較して大幅
に向上している。
以上の説明はＧａＡｓ ／ Ａ ｌＧａＡｓ系ＨＥＭＴ
を対象としているが、本発明はこれに限られるものでは
なく半導体材料が異なり、或いは構造に差異がある半導
体装置についても、本発明により同様の効果を得ること
ができる。
を対象としているが、本発明はこれに限られるものでは
なく半導体材料が異なり、或いは構造に差異がある半導
体装置についても、本発明により同様の効果を得ること
ができる。
以上説明した如（本発明によれば、空間分離ドーピング
と界面量子化による高移動度のキャリアをチャネルとす
るＨＥＭＴ等の半導体装置の２次元電子ガス面密度Ｎｓ
、伝達コンダクタンスｇ１の増大などの改善が達成され
、高速デバイスとして大きい期待が寄せられているこの
半導体装置の進歩に大きい効果が得られる。
と界面量子化による高移動度のキャリアをチャネルとす
るＨＥＭＴ等の半導体装置の２次元電子ガス面密度Ｎｓ
、伝達コンダクタンスｇ１の増大などの改善が達成され
、高速デバイスとして大きい期待が寄せられているこの
半導体装置の進歩に大きい効果が得られる。
第１図は本発明による半導体装置の１例のエネルギー図
、 第２図は実施例の模式側断面図、 第３図は実施例のチャネル領域の模式図、第４図は従来
例の模式側断面図である。 図において、 １は半絶縁性ＧａＡｓ基板、 ２はノンドープのＧａＡｓ層、 ３ａはＳｉをアトミックプレーンドーピングしたＡｌＧ
ａＡｓ電子供給層、 ３ｂはノンドープのＧａＡｓチャネル層、４はノンドー
プのＧａＡｓ層、 ５はｎ型ＧａＡｓキャップ層、 ６はソース、ドレイン電極、 ７はゲート電極を示す。 −！′Ｊのエネルヘ゛−口 早 ｊ 図 実施列の糎へ刊゛１ｊ闇屓幻 チ ２ 口 亥〕七ｒＪのチで享ル劇吋戊へ慢バ■口早 ３ ｇ （Ｌヲｌｉブリの孝麺へ／１嬰ｊさ工丁雨）酉］午 ４
口
、 第２図は実施例の模式側断面図、 第３図は実施例のチャネル領域の模式図、第４図は従来
例の模式側断面図である。 図において、 １は半絶縁性ＧａＡｓ基板、 ２はノンドープのＧａＡｓ層、 ３ａはＳｉをアトミックプレーンドーピングしたＡｌＧ
ａＡｓ電子供給層、 ３ｂはノンドープのＧａＡｓチャネル層、４はノンドー
プのＧａＡｓ層、 ５はｎ型ＧａＡｓキャップ層、 ６はソース、ドレイン電極、 ７はゲート電極を示す。 −！′Ｊのエネルヘ゛−口 早 ｊ 図 実施列の糎へ刊゛１ｊ闇屓幻 チ ２ 口 亥〕七ｒＪのチで享ル劇吋戊へ慢バ■口早 ３ ｇ （Ｌヲｌｉブリの孝麺へ／１嬰ｊさ工丁雨）酉］午 ４
口
Claims (1)
- 【特許請求の範囲】 ノンドープの第１の半導体層と、 該第１の半導体層より薄くかつ電子親和力が小さく、ド
ナー不純物をアトミックプレーンドーピングした第２の
半導体層とが交互に積層され、該第１の半導体層の両ヘ
テロ接合界面間に一体化した２次元電子ガスが形成され
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14363886A JPS63172A (ja) | 1986-06-19 | 1986-06-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14363886A JPS63172A (ja) | 1986-06-19 | 1986-06-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63172A true JPS63172A (ja) | 1988-01-05 |
Family
ID=15343422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14363886A Pending JPS63172A (ja) | 1986-06-19 | 1986-06-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63172A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198600A (ja) * | 1991-08-21 | 1993-08-06 | Hughes Aircraft Co | 反転変調ドープされたヘテロ構造の製造方法 |
| JP2016512927A (ja) * | 2013-03-14 | 2016-05-09 | ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ | 超格子凹凸状ゲート電界効果トランジスタ |
-
1986
- 1986-06-19 JP JP14363886A patent/JPS63172A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198600A (ja) * | 1991-08-21 | 1993-08-06 | Hughes Aircraft Co | 反転変調ドープされたヘテロ構造の製造方法 |
| JP2016512927A (ja) * | 2013-03-14 | 2016-05-09 | ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ | 超格子凹凸状ゲート電界効果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0381396A1 (en) | Compound semiconductor devices | |
| JP3173080B2 (ja) | 電界効果トランジスタ | |
| JPH0812916B2 (ja) | 電界効果トランジスタ | |
| JP2679396B2 (ja) | 電界効果トランジスタ | |
| JPH08306909A (ja) | ＩｎＧａＡｓ電界効果型トランジスタ | |
| JPS63172A (ja) | 半導体装置 | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JP2994863B2 (ja) | ヘテロ接合半導体装置 | |
| JPH098285A (ja) | ヘテロ接合半導体デバイス | |
| JPS63170A (ja) | 半導体装置 | |
| JPS62213279A (ja) | 半導体装置 | |
| JPS61268069A (ja) | 半導体装置 | |
| JPS63228763A (ja) | 半導体装置 | |
| JPS609174A (ja) | 半導体装置 | |
| JP2917719B2 (ja) | 電界効果トランジスタ | |
| JP2730511B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3122474B2 (ja) | 電界効果トランジスタ | |
| JP2701568B2 (ja) | 電界効果トランジスタ | |
| JPH0521471A (ja) | 電界効果トランジスタ | |
| JP3122471B2 (ja) | 電界効果トランジスタ | |
| JPH01199474A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH01120871A (ja) | 半導体装置 | |
| JPH06244217A (ja) | ヘテロ接合半導体装置 | |
| JPS61203675A (ja) | 半導体装置 | |
| JPH06151469A (ja) | 化合物半導体装置 |