JPS609174A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS609174A JPS609174A JP11730183A JP11730183A JPS609174A JP S609174 A JPS609174 A JP S609174A JP 11730183 A JP11730183 A JP 11730183A JP 11730183 A JP11730183 A JP 11730183A JP S609174 A JPS609174 A JP S609174A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- schottky barrier
- schottky
- superlattice structure
- ingaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 150000001875 compounds Chemical class 0.000 claims description 14
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 11
- 230000004888 barrier function Effects 0.000 abstract description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 6
- 239000013078 crystal Substances 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 240000002329 Inga feuillei Species 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004347 surface barrier Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ＦＩ）発明の技術分野
本発明は半導体装置、特に高電子移動度の化合物半導体
層を能動層として用い、またショットキ電極を制御電極
として用いた電界効果型半導体装置に関する。
層を能動層として用い、またショットキ電極を制御電極
として用いた電界効果型半導体装置に関する。
（ｂｌ 技術の背景
高速動作可能な素子としてＧａＡｓを用いた電界効果型
トランジスタ（ＦＥＴ）が実用化され、応用分野の拡大
が期待されているが、その動作高速性はＧａＡｓの高電
子移動度に負うところが大きい。更に高い電子移動度を
有する化合物半導体として、ＩｎＧａＡｓなどが有望視
されている。
トランジスタ（ＦＥＴ）が実用化され、応用分野の拡大
が期待されているが、その動作高速性はＧａＡｓの高電
子移動度に負うところが大きい。更に高い電子移動度を
有する化合物半導体として、ＩｎＧａＡｓなどが有望視
されている。
特にＩｎＧａ’、ＡｓはＩｎＰ基板上に格子整合してエ
ピタキシャル成長させる技術が確立しつつあり、実用化
上のｙＷ点は少ない。
ピタキシャル成長させる技術が確立しつつあり、実用化
上のｙＷ点は少ない。
ｆｃ） 従来技術と問題点
Ｉ ｎ Ｑ ２ΔＳによりＦＥＴを製作するうえでの難
点の１つば制御電極（ゲート電極）、にある。Ｇａ７１
＋、ｓの場合、特性良好なショットキ接合（バリア高さ
で０．７〜０．８ｅＶ）が比較的容易に形成できるのに
対し、Ｉ ｎＧａＡｓでは特性良好なショットキ接合は
得られない。例えば、ＩｎＰ基板と格子整合するＩ ｎ
ｏ、、、Ｇ ａＯゆｇＡｓの場合、表面準位によってそ
の表面バリアは０．３〜０．４ 、ｅ Ｖに固定され、
即ちピンニング効果を生じてショットキ電極金属の種類
にかかわりなく上記バリア高さのショソトキ接合しか形
成できない。
点の１つば制御電極（ゲート電極）、にある。Ｇａ７１
＋、ｓの場合、特性良好なショットキ接合（バリア高さ
で０．７〜０．８ｅＶ）が比較的容易に形成できるのに
対し、Ｉ ｎＧａＡｓでは特性良好なショットキ接合は
得られない。例えば、ＩｎＰ基板と格子整合するＩ ｎ
ｏ、、、Ｇ ａＯゆｇＡｓの場合、表面準位によってそ
の表面バリアは０．３〜０．４ 、ｅ Ｖに固定され、
即ちピンニング効果を生じてショットキ電極金属の種類
にかかわりなく上記バリア高さのショソトキ接合しか形
成できない。
そこでＩｎＧａＡｓでＥＦＴを構成するためにはＭＩＳ
型構造のゲートを採用することが一般に考えられている
。しかし、ＳｉにおけるＭＯ３型ゲートの如く界面準位
の少ない安定なゲート絶縁膜を得ることばできていす、
実現は難しいものと考えられる。
型構造のゲートを採用することが一般に考えられている
。しかし、ＳｉにおけるＭＯ３型ゲートの如く界面準位
の少ない安定なゲート絶縁膜を得ることばできていす、
実現は難しいものと考えられる。
（ｄ） 発明の目的
本発明の目的は、ＩｎＧａＡｓの如く、特性良好なショ
ットキ接合を形成するのが困難な化合物半導体を能動層
とする半導体装置において、特性良好なショットキ接合
部の制御電極を実現するための新規な構造を提供するこ
とにある。
ットキ接合を形成するのが困難な化合物半導体を能動層
とする半導体装置において、特性良好なショットキ接合
部の制御電極を実現するための新規な構造を提供するこ
とにある。
（ｄ） 発明の構成
上記目的は達成するために本発明により提供される半導
体装置は、ショットキ電極から延びる空乏層を第１の化
合物半導体層中に拡げ得る構成を有し、該第１の化合物
半導体層上にば、前記ショットキ電極と接して該第１の
化合物半導体より大きなショットキバリアを形成する第
２の化合物半導体層と第１の化合物半導体層とを繰返し
積層して成る超格子構造が設けられ、前記ショットキ電
極ば該超格子構造におりる第２化合物半導体層表面に接
して設けられていることを特徴とするものである。
体装置は、ショットキ電極から延びる空乏層を第１の化
合物半導体層中に拡げ得る構成を有し、該第１の化合物
半導体層上にば、前記ショットキ電極と接して該第１の
化合物半導体より大きなショットキバリアを形成する第
２の化合物半導体層と第１の化合物半導体層とを繰返し
積層して成る超格子構造が設けられ、前記ショットキ電
極ば該超格子構造におりる第２化合物半導体層表面に接
して設けられていることを特徴とするものである。
（［１発明の実施例
第１図は本発明実施例による半導体装置の構造断面を示
す。同図にて１は半絶縁性のＩｎＰ基板。
す。同図にて１は半絶縁性のＩｎＰ基板。
２はｎ型１ｎＧａＡｓＪｍ、３はＩｎＧａＡｓｔＪｉと
ＧａＡｓ薄層とから成る超格子構造、４は制御電極（〕
、；−ト電極）、５．６はソース及びドレイン電極であ
る。半絶縁性ＩｎＰ基板１上のｎ型ＩｎＧａＡｓ団はＦ
ＥＴの能動チャネルを構成する層であり、ＩｎＰと格子
整合するＩｎ’ｏ嗅Ｇａ〜、峙Ａｓの単結晶のエビクキ
シャル成長層である。超格子構造３におけるＩｎＧａＡ
ｓ層及びＧａＡｓ層は夫々単一層厚みは最大で約１００
人位に制限し、超格子構造全体で電子力用−ンネリング
を生じない程度の厚さとなるよう、少なくとも各２層以
上の、望ましくは数十層程度の繰返し積層構造とする。
ＧａＡｓ薄層とから成る超格子構造、４は制御電極（〕
、；−ト電極）、５．６はソース及びドレイン電極であ
る。半絶縁性ＩｎＰ基板１上のｎ型ＩｎＧａＡｓ団はＦ
ＥＴの能動チャネルを構成する層であり、ＩｎＰと格子
整合するＩｎ’ｏ嗅Ｇａ〜、峙Ａｓの単結晶のエビクキ
シャル成長層である。超格子構造３におけるＩｎＧａＡ
ｓ層及びＧａＡｓ層は夫々単一層厚みは最大で約１００
人位に制限し、超格子構造全体で電子力用−ンネリング
を生じない程度の厚さとなるよう、少なくとも各２層以
上の、望ましくは数十層程度の繰返し積層構造とする。
ＩｎＧａＡｓＪＦｔの組成は能動層と同じでよいが、Ｉ
ｎ ｏ−ＬＧ ａ ｏ、ｔｒ Ａ ｓの組成に漸変さ
せてもよい。最上層１はＧａＡｓＦｉとする。この超格
子構造はノンドープでよく、またｎ型にドープすること
により、その上に形成されるショットキ接合から内部へ
向う空乏層の拡がり幅を調整することもできる。ショッ
トキ接合を形成する制御電極４は例えばＡＩである。
ｎ ｏ−ＬＧ ａ ｏ、ｔｒ Ａ ｓの組成に漸変さ
せてもよい。最上層１はＧａＡｓＦｉとする。この超格
子構造はノンドープでよく、またｎ型にドープすること
により、その上に形成されるショットキ接合から内部へ
向う空乏層の拡がり幅を調整することもできる。ショッ
トキ接合を形成する制御電極４は例えばＡＩである。
本実施例の如くに形成されたショットキ接合のバンド図
を第２図に示す。同図にて第１図の各部と対応するｆｌ
域には同一符号を付しである。ＩｎＧａＡＳＩ’ｆｆ１
ｌ ２とＧａＡｓ１ｉｌｌは本質的には格子整合しない
が、ミスマツチによる転位発生は超格子構造で緩和され
、特にショットキ接合を形成すべき最−上表面結晶層に
対してはミスマツチの影響が緩和されている。最上表面
はＧａＡｓ薄層であり、その表面に（４’＜ＡＩＦ７１
１の形成するショットキバリ゛１は０．７〜０．８ ｅ
ＶというＧ ａ Ａ ’ｓ本来のバリアの高さを有す
る。かくして、ＧａＡｓに対する特性良好なショットキ
バリアを、ＩｎＧａＡｓデバイスに導入することが可能
になる。
を第２図に示す。同図にて第１図の各部と対応するｆｌ
域には同一符号を付しである。ＩｎＧａＡＳＩ’ｆｆ１
ｌ ２とＧａＡｓ１ｉｌｌは本質的には格子整合しない
が、ミスマツチによる転位発生は超格子構造で緩和され
、特にショットキ接合を形成すべき最−上表面結晶層に
対してはミスマツチの影響が緩和されている。最上表面
はＧａＡｓ薄層であり、その表面に（４’＜ＡＩＦ７１
１の形成するショットキバリ゛１は０．７〜０．８ ｅ
ＶというＧ ａ Ａ ’ｓ本来のバリアの高さを有す
る。かくして、ＧａＡｓに対する特性良好なショットキ
バリアを、ＩｎＧａＡｓデバイスに導入することが可能
になる。
第１図実施例におけるオーミック電極５，６は周知の如
く例えばＡ １１ Ｇ ｅのようなオーミック金属の合
金化して設ければよく、これはシヨｙ ）キ金屈付着前
に行なっておいてよい。
く例えばＡ １１ Ｇ ｅのようなオーミック金属の合
金化して設ければよく、これはシヨｙ ）キ金屈付着前
に行なっておいてよい。
（ｇｌ 発明の効果
本発明によれば、低ショソトキハリアしが作り得ない半
導体に対して、格子整合はしないが高ショットキバリア
を作り得る半導体を利用することにより、特性良好なシ
ョットキバリアを作成することができ、ＦＥＴ等へ応答
して特性改善効果を達成し得るものである。
導体に対して、格子整合はしないが高ショットキバリア
を作り得る半導体を利用することにより、特性良好なシ
ョットキバリアを作成することができ、ＦＥＴ等へ応答
して特性改善効果を達成し得るものである。
第１図は本発明実施例の装置の構造断面図、第２図はそ
のショットキ接合部のバンド図である。 １−・半絶縁性（ｎＰ基板 ２−ｎ型ＩｎＧａＡｓ能動層 ３−・ＩｎＧａＡｓの超格子構造
のショットキ接合部のバンド図である。 １−・半絶縁性（ｎＰ基板 ２−ｎ型ＩｎＧａＡｓ能動層 ３−・ＩｎＧａＡｓの超格子構造
Claims (1)
- ショットキ電極から延びる空乏層を第１の化合物半導体
中に拡げ得る構成を有し、該第１の化合物半導体層上に
は、前記ショットキ電極と接して該第１の化合物半導体
より大きなショソトキハリアを形成する第２の化合物半
導体層と第１の化合物半導体層とを繰返し稍層して成る
超格子構造が設けられ、前記ショットキ電極は該超格子
構造における第２化合物半導体層表面に接して設けられ
ていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11730183A JPS609174A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11730183A JPS609174A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS609174A true JPS609174A (ja) | 1985-01-18 |
Family
ID=14708362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11730183A Pending JPS609174A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609174A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61290776A (ja) * | 1985-06-14 | 1986-12-20 | アメリカン テレフオン アンド テレグラフ カムパニ− | 半導体デバイス |
| JPS63116471A (ja) * | 1986-11-04 | 1988-05-20 | Sumitomo Electric Ind Ltd | 電界効果トランジスタ |
| US4796068A (en) * | 1986-04-21 | 1989-01-03 | Hitachi, Ltd. | Semiconductor device having ultrahigh-mobility |
| EP0514077A2 (en) * | 1991-05-13 | 1992-11-19 | AT&T Corp. | Article comprising an opto-electronic device |
-
1983
- 1983-06-29 JP JP11730183A patent/JPS609174A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61290776A (ja) * | 1985-06-14 | 1986-12-20 | アメリカン テレフオン アンド テレグラフ カムパニ− | 半導体デバイス |
| US4796068A (en) * | 1986-04-21 | 1989-01-03 | Hitachi, Ltd. | Semiconductor device having ultrahigh-mobility |
| JPS63116471A (ja) * | 1986-11-04 | 1988-05-20 | Sumitomo Electric Ind Ltd | 電界効果トランジスタ |
| EP0514077A2 (en) * | 1991-05-13 | 1992-11-19 | AT&T Corp. | Article comprising an opto-electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| JPH0312769B2 (ja) | ||
| JPS609174A (ja) | 半導体装置 | |
| JP3447438B2 (ja) | 電界効果トランジスタ | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JPS6214105B2 (ja) | ||
| JPS61268069A (ja) | 半導体装置 | |
| JPH084140B2 (ja) | 電界効果トランジスタ | |
| JP2655594B2 (ja) | 集積型半導体装置 | |
| JP2661557B2 (ja) | 電界効果型半導体装置 | |
| JP2917719B2 (ja) | 電界効果トランジスタ | |
| JPH025438A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPH0261149B2 (ja) | ||
| JP3423812B2 (ja) | Ｈｅｍｔ素子およびその製造方法 | |
| JP2786208B2 (ja) | 半導体装置 | |
| JPS63281474A (ja) | 半導体装置 | |
| JPH03165576A (ja) | 量子細線半導体装置およびその製造方法 | |
| JPH01225368A (ja) | 半導体装置 | |
| JPS63188972A (ja) | 電界効果トランジスタ | |
| JPH02150038A (ja) | 変調ドープ電界効果トランジスタ | |
| JPH04324645A (ja) | 半導体トランジスタ及び半導体トランジスタ用エピタキシャルウエハ | |
| JPH02265251A (ja) | 半導体装置 | |
| JPH0485939A (ja) | 電界効果半導体装置 | |
| JPH04142750A (ja) | 高電子移動度トランジスタ |