JPH098285A - ヘテロ接合半導体デバイス - Google Patents
ヘテロ接合半導体デバイスInfo
- Publication number
- JPH098285A JPH098285A JP7156567A JP15656795A JPH098285A JP H098285 A JPH098285 A JP H098285A JP 7156567 A JP7156567 A JP 7156567A JP 15656795 A JP15656795 A JP 15656795A JP H098285 A JPH098285 A JP H098285A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- schottky
- semiconductor
- schottky contact
- contact layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 153
- 230000004888 barrier function Effects 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 125000006850 spacer group Chemical group 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims description 32
- 239000000969 carrier Substances 0.000 claims description 29
- 239000010410 layer Substances 0.000 description 426
- 238000001816 cooling Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 13
- 239000000463 material Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 1
- 231100001261 hazardous Toxicity 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000012535 impurity Chemical group 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000000603 solid-source molecular beam epitaxy Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 ショットキー接合のリーク電流を低減する。
【構成】 ２層構造のショットキー層において、基板１
側に形成される第１ショットキー層６ａが、第２ショッ
トキー層６ｂに対して障壁層となっている。ショットキ
ー電極８側に形成される第２ショットキー層６ｂの層厚
は、第２ショットキー層６ｂ中におけるキャリアの平均
自由行程よりも大きくされている。
側に形成される第１ショットキー層６ａが、第２ショッ
トキー層６ｂに対して障壁層となっている。ショットキ
ー電極８側に形成される第２ショットキー層６ｂの層厚
は、第２ショットキー層６ｂ中におけるキャリアの平均
自由行程よりも大きくされている。
Description
【０００１】
【産業上の利用分野】本発明は、ショットキー障壁ダイ
オードおよびショットキー接合を用いるヘテロ接合半導
体デバイスに関する。
オードおよびショットキー接合を用いるヘテロ接合半導
体デバイスに関する。
【０００２】
【従来の技術】半導体デバイスとしては、上述のショッ
トキー障壁ダイオード（以下、ＳＢＤと称する）や、そ
の他の電界効果トランジスタ（以下、ＭＥＳＦＥＴと称
する）、高電子移動度トランジスタ（以下、ＨＥＭＴと
称する）、または金属−半導体−金属受光素子（以下、
ＭＳＭと称する）等のショットキー接合を用いたものが
知られている。かかるショットキー接合を用いた半導体
デバイスにおいては、良好な素子特性を得るために、リ
ーク電流の小さいショットキー接合が要求される。
トキー障壁ダイオード（以下、ＳＢＤと称する）や、そ
の他の電界効果トランジスタ（以下、ＭＥＳＦＥＴと称
する）、高電子移動度トランジスタ（以下、ＨＥＭＴと
称する）、または金属−半導体−金属受光素子（以下、
ＭＳＭと称する）等のショットキー接合を用いたものが
知られている。かかるショットキー接合を用いた半導体
デバイスにおいては、良好な素子特性を得るために、リ
ーク電流の小さいショットキー接合が要求される。
【０００３】このショットキー接合を通過する電流は障
壁の高さに依存し、障壁が高いほどリーク電流が小さく
なることは周知の事実である。よって、従来より、障壁
高さを向上することにより、リーク電流を低減すること
が行われている。例えば、半導体動作層がショットキー
障壁の低い材料からなる場合、半導体動作層と金属電極
との間に、単層または２層のショットキーコンタクト層
（以下、ショットキー層と称する）を設けて障壁を高く
する構造が提案されている。ショットキー層は、通常、
高いショットキー障壁を有する半導体からなり、その厚
みはショットキー層を挿入後のショットキー接合の空乏
層よりも薄くされる。
壁の高さに依存し、障壁が高いほどリーク電流が小さく
なることは周知の事実である。よって、従来より、障壁
高さを向上することにより、リーク電流を低減すること
が行われている。例えば、半導体動作層がショットキー
障壁の低い材料からなる場合、半導体動作層と金属電極
との間に、単層または２層のショットキーコンタクト層
（以下、ショットキー層と称する）を設けて障壁を高く
する構造が提案されている。ショットキー層は、通常、
高いショットキー障壁を有する半導体からなり、その厚
みはショットキー層を挿入後のショットキー接合の空乏
層よりも薄くされる。
【０００４】単層のショットキー層を有する半導体デバ
イスとしては、例えば、ＩｎＰ ａｎｄ Ｒｅｌａｔｅ
ｄ Ｍａｔｅｒｉａｌ Ｃｏｎｆ．，ＳａｎｔａＢａｒ
ｂａｒａ，ＵＳＡ，ｐ４１９，１９９４に開示されてい
る。図１３は、この半導体デバイス（従来例１）の断面
構造を示す図である。この半導体デバイスは以下のよう
に構成されている。ＩｎＰ基板１０１上に、ＩｎＡｌＡ
ｓバッファ層１０２、ＩｎＧａＡｓチャネル層１０３、
ＩｎＡｌＡｓスペーサ層１０４、およびＩｎＡｌＡｓ電
子供給層１０５がこの順に積層されている。その上に、
ＩｎＡｌＡｓ第１ショットキー層１０６ａが積層され、
さらにその上に２つに分断されたＩｎＧａＡｓオーミッ
クコンタクト層（以下、オーミック層と称する）１０７
が形成されている。第１ショットキー層１０６ａの露出
部上にはゲート電極１０８が形成され、オーミック層１
０７の上にはソース電極１０９およびドレイン電極１１
０が形成されている。
イスとしては、例えば、ＩｎＰ ａｎｄ Ｒｅｌａｔｅ
ｄ Ｍａｔｅｒｉａｌ Ｃｏｎｆ．，ＳａｎｔａＢａｒ
ｂａｒａ，ＵＳＡ，ｐ４１９，１９９４に開示されてい
る。図１３は、この半導体デバイス（従来例１）の断面
構造を示す図である。この半導体デバイスは以下のよう
に構成されている。ＩｎＰ基板１０１上に、ＩｎＡｌＡ
ｓバッファ層１０２、ＩｎＧａＡｓチャネル層１０３、
ＩｎＡｌＡｓスペーサ層１０４、およびＩｎＡｌＡｓ電
子供給層１０５がこの順に積層されている。その上に、
ＩｎＡｌＡｓ第１ショットキー層１０６ａが積層され、
さらにその上に２つに分断されたＩｎＧａＡｓオーミッ
クコンタクト層（以下、オーミック層と称する）１０７
が形成されている。第１ショットキー層１０６ａの露出
部上にはゲート電極１０８が形成され、オーミック層１
０７の上にはソース電極１０９およびドレイン電極１１
０が形成されている。
【０００５】この提案の従来例１による場合は、ＩｎＧ
ａＡｓチャネル層１０３に対してＩｎＡｌＡｓショット
キー層１０６ａを形成することにより、ゲートリーク電
流を低減できることが報告されている。しかし、この半
導体デバイスでは、ＡｌＧａＡｓ／ＧａＡｓからなるＨ
ＥＭＴに比べてリーク電流が大きいという問題がある。
ａＡｓチャネル層１０３に対してＩｎＡｌＡｓショット
キー層１０６ａを形成することにより、ゲートリーク電
流を低減できることが報告されている。しかし、この半
導体デバイスでは、ＡｌＧａＡｓ／ＧａＡｓからなるＨ
ＥＭＴに比べてリーク電流が大きいという問題がある。
【０００６】さらにリーク電流を低減するために、２層
構造のショットキー層を有する半導体デバイス（従来例
２）が提案されている（例えばＩＥＥＥ Ｅｌｅｃｔｒ
ｏｎＤｅｖｉｃｅ Ｌｅｔｔ．，１９８８年１２月、第
９巻第１２号、６４７頁および特開平５−１６０１６１
号）。図１４は、この半導体デバイスの断面構造を示す
図である。この半導体デバイスは、ＩｎＰ基板１０１上
に、ＩｎＡｌＡｓバッファ層１０２、ＩｎＧａＡｓチャ
ネル層１０３、ＩｎＡｌＡｓスペーサ層１０４、および
ＩｎＡｌＡｓ電子供給層１０５がこの順に積層されてい
る。その上に、ＩｎＡｌＡｓ第１ショットキー層１０６
ａおよびＩｎＡｌＰ第２ショットキー層１０６ｂからな
る２層構造のショットキー層が積層され、さらにその上
に２つに分断されたＩｎＧａＡｓオーミック層１０７が
形成されている。第２ショットキー層１０６ｂの露出部
上にはゲート電極１０８が形成され、オーミック層１０
７の上にはソース電極１０９およびドレイン電極１１０
が形成されている。
構造のショットキー層を有する半導体デバイス（従来例
２）が提案されている（例えばＩＥＥＥ Ｅｌｅｃｔｒ
ｏｎＤｅｖｉｃｅ Ｌｅｔｔ．，１９８８年１２月、第
９巻第１２号、６４７頁および特開平５−１６０１６１
号）。図１４は、この半導体デバイスの断面構造を示す
図である。この半導体デバイスは、ＩｎＰ基板１０１上
に、ＩｎＡｌＡｓバッファ層１０２、ＩｎＧａＡｓチャ
ネル層１０３、ＩｎＡｌＡｓスペーサ層１０４、および
ＩｎＡｌＡｓ電子供給層１０５がこの順に積層されてい
る。その上に、ＩｎＡｌＡｓ第１ショットキー層１０６
ａおよびＩｎＡｌＰ第２ショットキー層１０６ｂからな
る２層構造のショットキー層が積層され、さらにその上
に２つに分断されたＩｎＧａＡｓオーミック層１０７が
形成されている。第２ショットキー層１０６ｂの露出部
上にはゲート電極１０８が形成され、オーミック層１０
７の上にはソース電極１０９およびドレイン電極１１０
が形成されている。
【０００７】この従来例２においては、ＩｎＡｌＡｓ第
１ショットキー層１０６ａおよびＩｎＡｌＰ第２ショッ
トキー層１０６ｂからなる２層構造のショットキー層を
用いることにより、リーク電流の低減が観測されてい
る。ここで、ＩｎＡｌＰはＩｎＰ基板と格子不整合であ
るので、その厚みを臨界膜厚以下として転位の無い歪み
層としている。
１ショットキー層１０６ａおよびＩｎＡｌＰ第２ショッ
トキー層１０６ｂからなる２層構造のショットキー層を
用いることにより、リーク電流の低減が観測されてい
る。ここで、ＩｎＡｌＰはＩｎＰ基板と格子不整合であ
るので、その厚みを臨界膜厚以下として転位の無い歪み
層としている。
【０００８】図７に、２層構造のショットキー層を有す
るｎ型半導体層と金属電極とからなるショットキー接合
のエネルギーバンド構造を示す。以下、金属電極を構成
する金属のフェルミ準位ＥFと半導体層における伝導帯
幅の最高点との差を障壁高さΦbと称する。また、Ｅｃ
は伝導帯下端エネルギーレベルを示し、ΔＥｃは第２シ
ョットキー層と第１ショットキー層との間の伝導帯端の
不連続を示し、Ｖiは第２ショットキー層における電圧
降下を示し、ｄは第２ショットキー層の層厚を示し、Φ
b1は金属と第２ショットキー層との間の障壁高さを示
す。さらに、ショットキー接合を熱放出モデル（ｔｈｅ
ｒｍｉｏｎｉｃ ｅｍｉｓｓｉｏｎ ｍｏｄｅｌ：Ｓ．
Ｍ．Ｓｚｅ，”Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ”，Ｎｅｗ Ｙｏｒｋ，
Ｗｉｌｅｙ．１９８１，ｐ．２５８）に当てはめて、下
記式（１）および（２）を用いてショットキー接合の電
流および温度特性から抽出した値を実効障壁高さΦbeff
と称する。
るｎ型半導体層と金属電極とからなるショットキー接合
のエネルギーバンド構造を示す。以下、金属電極を構成
する金属のフェルミ準位ＥFと半導体層における伝導帯
幅の最高点との差を障壁高さΦbと称する。また、Ｅｃ
は伝導帯下端エネルギーレベルを示し、ΔＥｃは第２シ
ョットキー層と第１ショットキー層との間の伝導帯端の
不連続を示し、Ｖiは第２ショットキー層における電圧
降下を示し、ｄは第２ショットキー層の層厚を示し、Φ
b1は金属と第２ショットキー層との間の障壁高さを示
す。さらに、ショットキー接合を熱放出モデル（ｔｈｅ
ｒｍｉｏｎｉｃ ｅｍｉｓｓｉｏｎ ｍｏｄｅｌ：Ｓ．
Ｍ．Ｓｚｅ，”Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ”，Ｎｅｗ Ｙｏｒｋ，
Ｗｉｌｅｙ．１９８１，ｐ．２５８）に当てはめて、下
記式（１）および（２）を用いてショットキー接合の電
流および温度特性から抽出した値を実効障壁高さΦbeff
と称する。
【０００９】
【数１】
【００１０】ここで、Ａ*は実効リチャッド定数、Ｔは
絶対温度、ｑは電子電荷量、ｋはボルツマン定数であ
る。
絶対温度、ｑは電子電荷量、ｋはボルツマン定数であ
る。
【００１１】また、図７に示すような電子親和力の異な
る２層の半導体層からなるショットキー層において、金
属電極側の層を上層、半導体動作層側の層を下層と称す
る。このような２層構造のショットキー層における障壁
高さと半導体層の電子親和力との関係が、Ｊｏｕｒｎａ
ｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，１９９４
年１２月、第７６巻第１２号、７９３１−７９３４頁に
開示されている。この文献によれば、鏡像効果を無視す
ると、上層に下層よりも電子親和力が小さい半導体層を
用いる場合には、図７（ａ）に示すように、障壁高さは
バイアス電圧に依存しない。一方、上層に下層よりも電
子親和力が大きい半導体層を用いる場合には、図７
（ｂ）、（ｃ）および下記式（３）、（４）に示すよう
に、障壁高さはバイアス電圧に依存する。
る２層の半導体層からなるショットキー層において、金
属電極側の層を上層、半導体動作層側の層を下層と称す
る。このような２層構造のショットキー層における障壁
高さと半導体層の電子親和力との関係が、Ｊｏｕｒｎａ
ｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，１９９４
年１２月、第７６巻第１２号、７９３１−７９３４頁に
開示されている。この文献によれば、鏡像効果を無視す
ると、上層に下層よりも電子親和力が小さい半導体層を
用いる場合には、図７（ａ）に示すように、障壁高さは
バイアス電圧に依存しない。一方、上層に下層よりも電
子親和力が大きい半導体層を用いる場合には、図７
（ｂ）、（ｃ）および下記式（３）、（４）に示すよう
に、障壁高さはバイアス電圧に依存する。
【００１２】
【数２】
【００１３】キャリア濃度が高い場合、または逆バイア
ス電圧を印加している場合には、空乏層中の電界強度が
増加してΔＥｃ＜Ｖiとなるので、ΔＥｃによる上層と
下層との間の障壁がショットキー障壁高さ向上に寄与し
ないことになる。従って、２層構造により顕著なショッ
トキー障壁高さ向上の効果を得るめには、上層に電子親
和力の小さい半導体層を用いる必要がある。
ス電圧を印加している場合には、空乏層中の電界強度が
増加してΔＥｃ＜Ｖiとなるので、ΔＥｃによる上層と
下層との間の障壁がショットキー障壁高さ向上に寄与し
ないことになる。従って、２層構造により顕著なショッ
トキー障壁高さ向上の効果を得るめには、上層に電子親
和力の小さい半導体層を用いる必要がある。
【００１４】
【発明が解決しようとする課題】上述したように、従来
のショットキー層を用いた場合には、以下のような問題
があった。
のショットキー層を用いた場合には、以下のような問題
があった。
【００１５】第１に、従来の２層構造のショットキー層
は、上層に電子親和力の小さい半導体層を用いる必要が
あるので、結晶成長またはデバイス作製プロセスにおい
て不都合が生じる可能性がある。例えば、ＩｎＰ基板上
に形成されたＩｎＧａＡｓ動作層と金属電極との間に、
Ｉｎ0.75Ａｌ0.25Ｐ層およびＩｎ0.52Ａｌ0.48Ａｓ層か
らなる２層構造のショットキー層を形成する場合、従来
のショットキー層では電子親和力の小さいＩｎ0.75Ａｌ
0.25Ｐ層を上層に用いることになる。このようにする
と、リーク電流は低減できる。しかしながら、このよう
なデバイスに３５０℃、１ｍｉｎの熱処理を行ったとこ
ろ、ショットキー特性の大幅な劣化が観測された。これ
は、金属電極を構成する金属の半導体層への拡散による
ものと考えられ、ショットキー接合の熱安定性を向上す
るためには、金属電極に隣接する上層の層厚をより厚く
する必要がある。一方、Ｉｎ0.75Ａｌ0.25ＰはＩｎＰと
格子不整合であるので、その膜厚は臨界膜厚以下にする
必要がある。Ｉｎ0.75Ａｌ0. 25Ｐの臨界膜厚は約１１ｎ
ｍであり、これ以上の膜厚にすると、歪み層中に転位が
発生してショットキー特性の劣化が生じる。従って、従
来の２層構造のショットキー層では、上層の膜厚を厚く
してショットキー接合の熱安定性を向上することはでき
ない。
は、上層に電子親和力の小さい半導体層を用いる必要が
あるので、結晶成長またはデバイス作製プロセスにおい
て不都合が生じる可能性がある。例えば、ＩｎＰ基板上
に形成されたＩｎＧａＡｓ動作層と金属電極との間に、
Ｉｎ0.75Ａｌ0.25Ｐ層およびＩｎ0.52Ａｌ0.48Ａｓ層か
らなる２層構造のショットキー層を形成する場合、従来
のショットキー層では電子親和力の小さいＩｎ0.75Ａｌ
0.25Ｐ層を上層に用いることになる。このようにする
と、リーク電流は低減できる。しかしながら、このよう
なデバイスに３５０℃、１ｍｉｎの熱処理を行ったとこ
ろ、ショットキー特性の大幅な劣化が観測された。これ
は、金属電極を構成する金属の半導体層への拡散による
ものと考えられ、ショットキー接合の熱安定性を向上す
るためには、金属電極に隣接する上層の層厚をより厚く
する必要がある。一方、Ｉｎ0.75Ａｌ0.25ＰはＩｎＰと
格子不整合であるので、その膜厚は臨界膜厚以下にする
必要がある。Ｉｎ0.75Ａｌ0. 25Ｐの臨界膜厚は約１１ｎ
ｍであり、これ以上の膜厚にすると、歪み層中に転位が
発生してショットキー特性の劣化が生じる。従って、従
来の２層構造のショットキー層では、上層の膜厚を厚く
してショットキー接合の熱安定性を向上することはでき
ない。
【００１６】第２に、従来のショットキー層では、単層
および２層構造のいずれの場合も障壁高さを向上させる
ことによりリーク電流を低減できるものの、リーク電流
をさらに低減するためには、より小さい電子親和力を有
する半導体層を用いるしかない。実質上、従来のショッ
トキー層では、リーク電流の低減は新しい材料の開発に
係っている。一方、結晶成長またはデバイス作製プロセ
ス上の制限により、実際に使用できる材料は非常に限ら
れている。従って、従来の方法では、リーク電流をさら
に低減することは非常に困難である。
および２層構造のいずれの場合も障壁高さを向上させる
ことによりリーク電流を低減できるものの、リーク電流
をさらに低減するためには、より小さい電子親和力を有
する半導体層を用いるしかない。実質上、従来のショッ
トキー層では、リーク電流の低減は新しい材料の開発に
係っている。一方、結晶成長またはデバイス作製プロセ
ス上の制限により、実際に使用できる材料は非常に限ら
れている。従って、従来の方法では、リーク電流をさら
に低減することは非常に困難である。
【００１７】本発明は、このような従来技術の課題を解
決すべくなされたものであり、従来のショットキー層と
同様にリーク電流を低減できると共に、結晶成長または
デバイス作製の際の不都合を回避できるヘテロ接合半導
体デバイス、および、同じ障壁高さの半導体層を用いて
も、より低いリーク電流が得られるヘテロ接合半導体デ
バイスを提供することを目的とする。
決すべくなされたものであり、従来のショットキー層と
同様にリーク電流を低減できると共に、結晶成長または
デバイス作製の際の不都合を回避できるヘテロ接合半導
体デバイス、および、同じ障壁高さの半導体層を用いて
も、より低いリーク電流が得られるヘテロ接合半導体デ
バイスを提供することを目的とする。
【００１８】
【課題を解決するための手段】本発明のヘテロ接合半導
体デバイスは、半導体基板上に、または、半導体基板上
に積層された半導体デバイス主構造部上に、第１半導体
からなる第１ショットキーコンタクト層と、第２半導体
からなる第２ショットキーコンタクト層と、金属電極と
が基板側からこの順に積層され、該第２ショットキーコ
ンタクト層に対して該第１ショットキーコンタクト層が
障壁層となり、該第２ショットキーコンタクト層の層厚
が、該第２ショットキーコンタクト層中におけるキャリ
アの平均自由行程より大きい寸法となっており、そのこ
とにより上記目的が達成される。本発明のヘテロ接合半
導体デバイスは、半導体基板上に、または、半導体基板
上に積層された半導体デバイス主構造部上に、第１半導
体からなる第１ショットキーコンタクト層と、第２半導
体からなる第２ショットキーコンタクト層と、第３半導
体からなる第３ショットキーコンタクト層と、金属電極
とが基板側からこの順に積層され、該第２ショットキー
コンタクト層に対して該第１ショットキーコンタクト層
および第３ショットキーコンタクト層が障壁層となり、
該第２ショットキーコンタクト層の層厚が、該第２ショ
ットキーコンタクト層中におけるキャリアの平均自由行
程より大きい寸法となっており、そのことにより上記目
的が達成される。
体デバイスは、半導体基板上に、または、半導体基板上
に積層された半導体デバイス主構造部上に、第１半導体
からなる第１ショットキーコンタクト層と、第２半導体
からなる第２ショットキーコンタクト層と、金属電極と
が基板側からこの順に積層され、該第２ショットキーコ
ンタクト層に対して該第１ショットキーコンタクト層が
障壁層となり、該第２ショットキーコンタクト層の層厚
が、該第２ショットキーコンタクト層中におけるキャリ
アの平均自由行程より大きい寸法となっており、そのこ
とにより上記目的が達成される。本発明のヘテロ接合半
導体デバイスは、半導体基板上に、または、半導体基板
上に積層された半導体デバイス主構造部上に、第１半導
体からなる第１ショットキーコンタクト層と、第２半導
体からなる第２ショットキーコンタクト層と、第３半導
体からなる第３ショットキーコンタクト層と、金属電極
とが基板側からこの順に積層され、該第２ショットキー
コンタクト層に対して該第１ショットキーコンタクト層
および第３ショットキーコンタクト層が障壁層となり、
該第２ショットキーコンタクト層の層厚が、該第２ショ
ットキーコンタクト層中におけるキャリアの平均自由行
程より大きい寸法となっており、そのことにより上記目
的が達成される。
【００１９】本発明のヘテロ接合半導体デバイスは、半
導体基板上に、または、半導体基板上に積層された半導
体デバイス主構造部上に、第１半導体からなる第１ショ
ットキーコンタクト層と、第２半導体からなる第２ショ
ットキーコンタクト層と、金属電極とが基板側からこの
順に積層され、該第１ショットキーコンタクト層側から
金属電極側に向かって該第２ショットキーコンタクト層
の禁制帯幅が連続的にまたは段階的に大きくなるよう
に、該第２ショットキーコンタクト層の半導体組成比が
変化し、少なくとも該第１ショットキーコンタクト層に
隣接する該第２ショットキーコンタクト層部分に対して
該第１ショットキーコンタクト層が障壁層となり、該第
２ショットキーコンタクト層の層厚が該第２ショットキ
ーコンタクト層中におけるキャリアの平均自由行程より
大きい寸法となっており、そのことにより上記目的が達
成される。
導体基板上に、または、半導体基板上に積層された半導
体デバイス主構造部上に、第１半導体からなる第１ショ
ットキーコンタクト層と、第２半導体からなる第２ショ
ットキーコンタクト層と、金属電極とが基板側からこの
順に積層され、該第１ショットキーコンタクト層側から
金属電極側に向かって該第２ショットキーコンタクト層
の禁制帯幅が連続的にまたは段階的に大きくなるよう
に、該第２ショットキーコンタクト層の半導体組成比が
変化し、少なくとも該第１ショットキーコンタクト層に
隣接する該第２ショットキーコンタクト層部分に対して
該第１ショットキーコンタクト層が障壁層となり、該第
２ショットキーコンタクト層の層厚が該第２ショットキ
ーコンタクト層中におけるキャリアの平均自由行程より
大きい寸法となっており、そのことにより上記目的が達
成される。
【００２０】本発明のヘテロ接合半導体デバイスは、半
導体基板上に、または、半導体基板上に積層された半導
体デバイス主構造部上に、第１半導体からなる第１の半
導体層と第２半導体からなる第２半導体層とが交互に複
数層積層されてなるショットキーコンタクト層と、金属
電極とが基板側からこの順に積層され、該第２半導体層
に対して該第１半導体層が障壁層となり、該第２半導体
層の層厚が該第２半導体層中におけるキャリアの平均自
由行程より大きい寸法となっており、そのことにより上
記目的が達成される。
導体基板上に、または、半導体基板上に積層された半導
体デバイス主構造部上に、第１半導体からなる第１の半
導体層と第２半導体からなる第２半導体層とが交互に複
数層積層されてなるショットキーコンタクト層と、金属
電極とが基板側からこの順に積層され、該第２半導体層
に対して該第１半導体層が障壁層となり、該第２半導体
層の層厚が該第２半導体層中におけるキャリアの平均自
由行程より大きい寸法となっており、そのことにより上
記目的が達成される。
【００２１】前記半導体デバイス主構造部が、バッファ
層と、チャネル層と、スペーサ層と、電子供給層とから
構成されていてもよい。
層と、チャネル層と、スペーサ層と、電子供給層とから
構成されていてもよい。
【００２２】
【作用】本発明においては、層厚がその層中のキャリア
の平均自由行程よりも大きい第２ショットキー層または
第２半導体層を含む、２層、３層または多層のヘテロ接
合構造が形成されている。従って、第２ショットキー層
または第２半導体層中でキャリアと格子とが衝突して散
乱し、キャリアを冷却することができる。
の平均自由行程よりも大きい第２ショットキー層または
第２半導体層を含む、２層、３層または多層のヘテロ接
合構造が形成されている。従って、第２ショットキー層
または第２半導体層中でキャリアと格子とが衝突して散
乱し、キャリアを冷却することができる。
【００２３】請求項１の発明は、第２ショットキー層の
基板側に、第２ショットキー層よりも電子親和力の小さ
い第１ショットキー層が設けられて、第２ショットキー
層に対する障壁層となっている。半導体層にΔＥｃ＜Ｖ
iの電圧を印加した場合、電界の加速によりキャリアの
運動エネルギーが増加するが、上述のようにキャリアが
冷却される。冷却によりキャリアの運動エネルギーがΔ
Ｅｃより小さくなると、第１ショットキー層と第２ショ
ットキー層との間の障壁で反射され、リーク電流が低減
する。また、第２ショットキー層として、第１ショット
キー層よりも電子親和力の大きい材料を用いることによ
り、結晶成長またはデバイス作製プロセスにおいて生じ
る不都合を回避できる。
基板側に、第２ショットキー層よりも電子親和力の小さ
い第１ショットキー層が設けられて、第２ショットキー
層に対する障壁層となっている。半導体層にΔＥｃ＜Ｖ
iの電圧を印加した場合、電界の加速によりキャリアの
運動エネルギーが増加するが、上述のようにキャリアが
冷却される。冷却によりキャリアの運動エネルギーがΔ
Ｅｃより小さくなると、第１ショットキー層と第２ショ
ットキー層との間の障壁で反射され、リーク電流が低減
する。また、第２ショットキー層として、第１ショット
キー層よりも電子親和力の大きい材料を用いることによ
り、結晶成長またはデバイス作製プロセスにおいて生じ
る不都合を回避できる。
【００２４】請求項２の発明は、第２ショットキー層の
基板側および金属電極側に、第２ショットキー層よりも
電子親和力の大きい第１ショットキー層および第３ショ
ットキー層がそれぞれ設けられて、第２ショットキー層
に対する障壁層となっている。キャリアが第３ショット
キー層から第２ショットキー層に入るとき、ポテンシャ
ルの一部が運動エネルギーに変化してキャリアの温度が
上昇するが、上述のようにキャリアが冷却される。冷却
によりキャリアの運動エネルギーがΔＥｃより小さくな
ると、第１ショットキー層と第２ショットキー層との間
の障壁で反射されるので、障壁高さが同じ半導体材料を
用いても、さらにリーク電流を低減できる。
基板側および金属電極側に、第２ショットキー層よりも
電子親和力の大きい第１ショットキー層および第３ショ
ットキー層がそれぞれ設けられて、第２ショットキー層
に対する障壁層となっている。キャリアが第３ショット
キー層から第２ショットキー層に入るとき、ポテンシャ
ルの一部が運動エネルギーに変化してキャリアの温度が
上昇するが、上述のようにキャリアが冷却される。冷却
によりキャリアの運動エネルギーがΔＥｃより小さくな
ると、第１ショットキー層と第２ショットキー層との間
の障壁で反射されるので、障壁高さが同じ半導体材料を
用いても、さらにリーク電流を低減できる。
【００２５】請求項３の発明は、第１ショットキー層か
ら金属電極側に向かって第２ショットキー層の禁制帯幅
が連続的にまたは段階的に大きくなるように、第２ショ
ットキー層の半導体組成比が変化している。また、第２
ショットキー層の基板側に、第２ショットキー層よりも
電子親和力の大きい第１ショットキー層が設けられて、
第２ショットキー層に対する障壁層となっている。第２
ショットキー層中で組成比が変化するにつれて、ポテン
シャルの一部が運動エネルギーに変化してキャリアの温
度が上昇するが、上述のようにキャリアが冷却される。
冷却によりキャリアの運動エネルギーがΔＥｃより小さ
くなると、第１ショットキー層と第２ショットキー層と
の間の障壁で反射されるので、請求項３の発明と同様に
障壁高さが同じ半導体材料を用いても、さらにリーク電
流を低減できる。
ら金属電極側に向かって第２ショットキー層の禁制帯幅
が連続的にまたは段階的に大きくなるように、第２ショ
ットキー層の半導体組成比が変化している。また、第２
ショットキー層の基板側に、第２ショットキー層よりも
電子親和力の大きい第１ショットキー層が設けられて、
第２ショットキー層に対する障壁層となっている。第２
ショットキー層中で組成比が変化するにつれて、ポテン
シャルの一部が運動エネルギーに変化してキャリアの温
度が上昇するが、上述のようにキャリアが冷却される。
冷却によりキャリアの運動エネルギーがΔＥｃより小さ
くなると、第１ショットキー層と第２ショットキー層と
の間の障壁で反射されるので、請求項３の発明と同様に
障壁高さが同じ半導体材料を用いても、さらにリーク電
流を低減できる。
【００２６】請求項４の発明は、第１半導体層と第２半
導体層とが交互に複数層積層されたショットキー層が形
成されている。第１半導体層は、第２半導体層よりも電
子親和力が小さく、第２半導体層に対する障壁層となっ
ている。キャリアが第１半導体層から第２半導体層に入
るとき、請求項３の発明と同様に、ポテンシャルの一部
が運動エネルギーに変化してキャリアの温度が上昇する
が、上述のようにキャリアが冷却される。冷却によりキ
ャリアの運動エネルギーがΔＥｃより小さくなると、第
１半導体層と第２半導体層との間の障壁で反射されるの
で、請求項３の発明と同様に障壁高さが同じ半導体材料
を用いても、さらにリーク電流を低減できる。第１半導
体層と第２半導体層が複数層積層されていることによ
り、上記冷却行程を繰り返してキャリアのエネルギーが
低減できるので、リーク電流がさらに低減する。また
は、各半導体層の障壁高さを低くしてもリーク電流を小
さくできるので、材料の選択性が広がる。
導体層とが交互に複数層積層されたショットキー層が形
成されている。第１半導体層は、第２半導体層よりも電
子親和力が小さく、第２半導体層に対する障壁層となっ
ている。キャリアが第１半導体層から第２半導体層に入
るとき、請求項３の発明と同様に、ポテンシャルの一部
が運動エネルギーに変化してキャリアの温度が上昇する
が、上述のようにキャリアが冷却される。冷却によりキ
ャリアの運動エネルギーがΔＥｃより小さくなると、第
１半導体層と第２半導体層との間の障壁で反射されるの
で、請求項３の発明と同様に障壁高さが同じ半導体材料
を用いても、さらにリーク電流を低減できる。第１半導
体層と第２半導体層が複数層積層されていることによ
り、上記冷却行程を繰り返してキャリアのエネルギーが
低減できるので、リーク電流がさらに低減する。また
は、各半導体層の障壁高さを低くしてもリーク電流を小
さくできるので、材料の選択性が広がる。
【００２７】
【実施例】以下、本発明の実施例について説明する。
【００２８】本発明において、層厚がその層中のキャリ
アの平均自由行程よりも大きい第２ショットキー層また
は第２半導体層を形成する理由は、以下の通りである。
アの平均自由行程よりも大きい第２ショットキー層また
は第２半導体層を形成する理由は、以下の通りである。
【００２９】半導体層中の電子は、格子原子または不純
物原子との衝突および散乱を繰り返しながら、あらゆる
方向に高速度で動いており、衝突から衝突までに移動す
る距離は、平均自由行程と称される。ＳｉやＧａＡｓ等
の半導体における室温での平均自由行程は、約５０オン
グストロームと報告されている。
物原子との衝突および散乱を繰り返しながら、あらゆる
方向に高速度で動いており、衝突から衝突までに移動す
る距離は、平均自由行程と称される。ＳｉやＧａＡｓ等
の半導体における室温での平均自由行程は、約５０オン
グストロームと報告されている。
【００３０】ある温度において外部からの刺激が無い定
常状態を熱平行状態と称するが、この時、半導体層中の
電子の温度と格子の温度とは同じである。半導体層に電
界が印加されると、電界により加速されて電子の運動エ
ネルギーが増加し、電子の温度が上昇する。同様に、ヘ
テロ接合構造において、電子が障壁層から井戸層に入る
時には、ポテンシャルの一部が運動エネルギーに変わる
ので、電子の温度が上昇する。このように格子の温度よ
り高い温度状態にある電子を、ホット電子と称する。こ
のホット電子は、衝突により格子にエネルギーを与えて
電子の温度が降下する。従って、層厚がその層中におけ
るキャリアの平均自由行程よりも大きい半導体層中で
は、格子温度が一定の場合でも、電子だけを加熱または
冷却することができる。
常状態を熱平行状態と称するが、この時、半導体層中の
電子の温度と格子の温度とは同じである。半導体層に電
界が印加されると、電界により加速されて電子の運動エ
ネルギーが増加し、電子の温度が上昇する。同様に、ヘ
テロ接合構造において、電子が障壁層から井戸層に入る
時には、ポテンシャルの一部が運動エネルギーに変わる
ので、電子の温度が上昇する。このように格子の温度よ
り高い温度状態にある電子を、ホット電子と称する。こ
のホット電子は、衝突により格子にエネルギーを与えて
電子の温度が降下する。従って、層厚がその層中におけ
るキャリアの平均自由行程よりも大きい半導体層中で
は、格子温度が一定の場合でも、電子だけを加熱または
冷却することができる。
【００３１】ところで、高さ一定の障壁を通過する電流
はキャリアの運動エネルギー、即ち、キャリアの温度に
依存し、キャリアの温度が低い程、電流が小さくなる。
従来の方法では、障壁の向上のみに着目しているため、
熱処理によるショットキー特性の劣化や、層厚を厚くす
ることによるショットキー特性の劣化が生じ、材料の選
択も限られていた。これに対して、本発明は、層厚がそ
の層中のキャリアの平均自由行程よりも大きい第２ショ
ットキー層または第２半導体層を形成することにより、
デバイス温度が一定で格子温度が一定の場合に、キャリ
アを冷却することにより、リーク電流の低減を実現して
いるので、このような問題が生じない。図８に、ｎ型の
ショットキー接合空乏層中の電子の行程を模式的に示
す。ここのショットキー層は２つの半導体層からなり、
下層（第１ショットキー層または第１半導体層）より上
層（第２ショットキー層または第２半導体層）の電子親
和力が大きいので、上層と下層との間に高さΔＥｃの障
壁が形成されている。このようなショットキー接合で
は、従来技術の項で説明したように、通常、ΔＥｃ＜Ｖ
iの時にはΔＥｃがショットキー障壁に寄与しない。
はキャリアの運動エネルギー、即ち、キャリアの温度に
依存し、キャリアの温度が低い程、電流が小さくなる。
従来の方法では、障壁の向上のみに着目しているため、
熱処理によるショットキー特性の劣化や、層厚を厚くす
ることによるショットキー特性の劣化が生じ、材料の選
択も限られていた。これに対して、本発明は、層厚がそ
の層中のキャリアの平均自由行程よりも大きい第２ショ
ットキー層または第２半導体層を形成することにより、
デバイス温度が一定で格子温度が一定の場合に、キャリ
アを冷却することにより、リーク電流の低減を実現して
いるので、このような問題が生じない。図８に、ｎ型の
ショットキー接合空乏層中の電子の行程を模式的に示
す。ここのショットキー層は２つの半導体層からなり、
下層（第１ショットキー層または第１半導体層）より上
層（第２ショットキー層または第２半導体層）の電子親
和力が大きいので、上層と下層との間に高さΔＥｃの障
壁が形成されている。このようなショットキー接合で
は、従来技術の項で説明したように、通常、ΔＥｃ＜Ｖ
iの時にはΔＥｃがショットキー障壁に寄与しない。
【００３２】以下に、このようなショットキー層につい
て、リーク電流に対するΔＥｃの影響を検討する。上層
の層厚ｄがその層中の電子の平均自由行程より小さい場
合には、上層中の散乱が無視できる程度であるので、電
子の冷却も無視できる。この場合、図８中に点線で示す
ように、上層と下層との界面に到達した電子の運動エネ
ルギーはΔＥｃより高いので、ΔＥｃがリーク電流の低
減に寄与しない。
て、リーク電流に対するΔＥｃの影響を検討する。上層
の層厚ｄがその層中の電子の平均自由行程より小さい場
合には、上層中の散乱が無視できる程度であるので、電
子の冷却も無視できる。この場合、図８中に点線で示す
ように、上層と下層との界面に到達した電子の運動エネ
ルギーはΔＥｃより高いので、ΔＥｃがリーク電流の低
減に寄与しない。
【００３３】これに対して、上層の層厚ｄがその層中の
電子の平均自由行程より大きい場合には、上層中の散乱
が無視できなくなり、電子の冷却も無視できなくなる。
図８中に実線で示すように、衝突によりホット電子のエ
ネルギーが格子に与えられ、上層と下層との界面に到達
した電子の一部の運動エネルギーがΔＥｃより小さくな
るので、電子の一部が上層と下層との界面の障壁に反射
される。このため、ΔＥｃが実効ショットキー障壁の向
上に寄与し、リーク電流が低減される。従って、上層の
層厚ｄを上層中の電子の平均自由行程より大きくした場
合には、下層に比べて上層の電子親和力が大きい場合で
も、上層に電子親和力の小さい層を用いた場合と同等な
実効ショットキー障壁が得られ、リーク電流を低減でき
ると考えられる。
電子の平均自由行程より大きい場合には、上層中の散乱
が無視できなくなり、電子の冷却も無視できなくなる。
図８中に実線で示すように、衝突によりホット電子のエ
ネルギーが格子に与えられ、上層と下層との界面に到達
した電子の一部の運動エネルギーがΔＥｃより小さくな
るので、電子の一部が上層と下層との界面の障壁に反射
される。このため、ΔＥｃが実効ショットキー障壁の向
上に寄与し、リーク電流が低減される。従って、上層の
層厚ｄを上層中の電子の平均自由行程より大きくした場
合には、下層に比べて上層の電子親和力が大きい場合で
も、上層に電子親和力の小さい層を用いた場合と同等な
実効ショットキー障壁が得られ、リーク電流を低減でき
ると考えられる。
【００３４】以上の検討を確認するために、Ｉｎ0.5Ｇ
ａ0.5Ｐからなる上層とＩｎ0.5（ＡｌxＧａ1-x）0.5Ｐ
からなる下層との２層構造のショットキー接合を作製
し、２３０〜４２０Ｋの温度範囲で電流−電圧特性を測
定すると共に、熱放出モデルを用いて実効障壁高さを抽
出した。図９は、このショットキー接合のエピ構造を示
す図であり、図１０は、そのエネルギーバンド構造を示
す図である。このショットキー接合は、ＧａＡｓ基板１
１上にＩｎ0.5（ＡｌxＧａ1-x）0.5Ｐ層１２とＩｎ0. 5
Ｇａ0.5Ｐ層１３とからなるショットキー層が形成され
ている。その上にショットキー電極１４と、互いに離隔
した２つのオーミック電極１５とが形成されている。こ
のショットキー層において、下層のＡｌ組成は、ｘ＝
０、０．３、０．６、０．７とした。また、上層におけ
る電子の平均自由行程は数１０オングストローム程度で
あり、これに対して、上層の厚さは１７０オングストロ
ームに設定した。さらに、上層における電圧降下を大き
くしてΔＥｃ＜Ｖiを成立させるために、上層と下層と
のキャリア濃度は１×１０18ｃｍ-3とした。
ａ0.5Ｐからなる上層とＩｎ0.5（ＡｌxＧａ1-x）0.5Ｐ
からなる下層との２層構造のショットキー接合を作製
し、２３０〜４２０Ｋの温度範囲で電流−電圧特性を測
定すると共に、熱放出モデルを用いて実効障壁高さを抽
出した。図９は、このショットキー接合のエピ構造を示
す図であり、図１０は、そのエネルギーバンド構造を示
す図である。このショットキー接合は、ＧａＡｓ基板１
１上にＩｎ0.5（ＡｌxＧａ1-x）0.5Ｐ層１２とＩｎ0. 5
Ｇａ0.5Ｐ層１３とからなるショットキー層が形成され
ている。その上にショットキー電極１４と、互いに離隔
した２つのオーミック電極１５とが形成されている。こ
のショットキー層において、下層のＡｌ組成は、ｘ＝
０、０．３、０．６、０．７とした。また、上層におけ
る電子の平均自由行程は数１０オングストローム程度で
あり、これに対して、上層の厚さは１７０オングストロ
ームに設定した。さらに、上層における電圧降下を大き
くしてΔＥｃ＜Ｖiを成立させるために、上層と下層と
のキャリア濃度は１×１０18ｃｍ-3とした。
【００３５】Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，１９８
７年４月、第５０巻第１４号、９０６−９０８頁に開示
されているように、Ｉｎ0.5（ＡｌxＧａ1-x）0.5ＰのＡ
ｌ組成比ｘは、ｘ＜０．７の場合に大きいほど電子親和
力が小さくなる。このため、図１０に示すように、ｘ＜
０．７の範囲ではｘが大きいほどＩｎ0.5Ｇａ0.5Ｐ層と
Ｉｎ0.5（ＡｌxＧａ1-x）0.5Ｐ層とのヘテロ界面の障壁
ΔＥｃが高くなる。従って、Ｉｎ0.5Ｇａ0.5Ｐ層／Ｉｎ
0.5（ＡｌxＧａ1-x）0.5Ｐ層の実効ショットキー障壁高
さのＡｌ組成に対する依存性を調べることにより、ΔＥ
ｃが実効ショットキー障壁に寄与するかどうかを確認で
きる。
７年４月、第５０巻第１４号、９０６−９０８頁に開示
されているように、Ｉｎ0.5（ＡｌxＧａ1-x）0.5ＰのＡ
ｌ組成比ｘは、ｘ＜０．７の場合に大きいほど電子親和
力が小さくなる。このため、図１０に示すように、ｘ＜
０．７の範囲ではｘが大きいほどＩｎ0.5Ｇａ0.5Ｐ層と
Ｉｎ0.5（ＡｌxＧａ1-x）0.5Ｐ層とのヘテロ界面の障壁
ΔＥｃが高くなる。従って、Ｉｎ0.5Ｇａ0.5Ｐ層／Ｉｎ
0.5（ＡｌxＧａ1-x）0.5Ｐ層の実効ショットキー障壁高
さのＡｌ組成に対する依存性を調べることにより、ΔＥ
ｃが実効ショットキー障壁に寄与するかどうかを確認で
きる。
【００３６】測定結果を図１１に示す。この図中、実線
は上記文献（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，１９８
７年４月、第５０巻第１４号、９０６−９０８頁）によ
るＩｎ0.5Ｇａ0.5Ｐ層とＩｎ0.5（ＡｌxＧａ1-x）0.5Ｐ
層との間の伝導帯不連続ΔＥｃのＡｌ組成に対する依存
性を示し、○印は本発明者らの実験による実効ショット
キー障壁高さΦbeffのＡｌ組成に対する依存性を示す。
この図から理解されるように、実効障壁高さΦbeffのＡ
ｌ組成に対する依存性は、Ｉｎ0.5Ｇａ0.5Ｐ層とＩｎ
0.5（ＡｌxＧａ1-x）0.5Ｐ層との間の伝導帯不連続ΔＥ
ｃのＡｌ組成に対する依存性とほぼ一致する。この実験
により、ΔＥｃ＜Ｖiの場合にも、ΔＥｃが実効ショッ
トキーの向上に寄与することが確認された。
は上記文献（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，１９８
７年４月、第５０巻第１４号、９０６−９０８頁）によ
るＩｎ0.5Ｇａ0.5Ｐ層とＩｎ0.5（ＡｌxＧａ1-x）0.5Ｐ
層との間の伝導帯不連続ΔＥｃのＡｌ組成に対する依存
性を示し、○印は本発明者らの実験による実効ショット
キー障壁高さΦbeffのＡｌ組成に対する依存性を示す。
この図から理解されるように、実効障壁高さΦbeffのＡ
ｌ組成に対する依存性は、Ｉｎ0.5Ｇａ0.5Ｐ層とＩｎ
0.5（ＡｌxＧａ1-x）0.5Ｐ層との間の伝導帯不連続ΔＥ
ｃのＡｌ組成に対する依存性とほぼ一致する。この実験
により、ΔＥｃ＜Ｖiの場合にも、ΔＥｃが実効ショッ
トキーの向上に寄与することが確認された。
【００３７】従って、２層構造のショットキー層におい
て、下層（第１ショットキー層）に比べて大きい電子親
和力の半導体層を上層（第２ショットキー）とすること
により、結晶成長または作製プロセスの不都合を回避す
ることができる。この上層の層厚を、上層中のキャリア
の平均自由行程よりも大きくすることにより、従来の２
層構造のショットキー接合と同等なリーク電流の低減効
果が得られる。
て、下層（第１ショットキー層）に比べて大きい電子親
和力の半導体層を上層（第２ショットキー）とすること
により、結晶成長または作製プロセスの不都合を回避す
ることができる。この上層の層厚を、上層中のキャリア
の平均自由行程よりも大きくすることにより、従来の２
層構造のショットキー接合と同等なリーク電流の低減効
果が得られる。
【００３８】さらに、本発明者らは、以上の結果を踏ま
えて、同じ障壁高さの半導体材料を用いても従来のショ
ットキー層よりリーク電流をより一層低減できるショッ
トキー接合を発明した。このショットキー接合は、ショ
ットキー層が最上層（第３ショットキー層）、中間層
（第２ショットキー層）および最下層（第１ショットキ
ー層）の３層から構成される。中間層の電子親和力は、
最上層と最下層とに比べて大きく、図１２のエネルギー
バンド構造に示すように、最上層と最下層とが中間層に
対して障壁層となる。電子が最上層から中間層に入る
時、最上層と中間層との電子親和力の差によって電子の
運動エネルギーが急激に増加して電子の温度が上昇する
ので、中間層中の電子の温度は格子の温度より高くな
る。
えて、同じ障壁高さの半導体材料を用いても従来のショ
ットキー層よりリーク電流をより一層低減できるショッ
トキー接合を発明した。このショットキー接合は、ショ
ットキー層が最上層（第３ショットキー層）、中間層
（第２ショットキー層）および最下層（第１ショットキ
ー層）の３層から構成される。中間層の電子親和力は、
最上層と最下層とに比べて大きく、図１２のエネルギー
バンド構造に示すように、最上層と最下層とが中間層に
対して障壁層となる。電子が最上層から中間層に入る
時、最上層と中間層との電子親和力の差によって電子の
運動エネルギーが急激に増加して電子の温度が上昇する
ので、中間層中の電子の温度は格子の温度より高くな
る。
【００３９】このショットキー層において、中間層の層
厚ｄがその層中の電子の平均自由行程より小さい場合に
は、中間層中の散乱が無視できる。この場合、図１２中
に点線示すように、電子は高い温度のままで中間層を通
過し、中間層と最下層との界面に到達した電子の運動エ
ネルギーはΔＥｃより高いので、ΔＥｃがリーク電流の
低減に寄与しない。従って、得られる実効障壁高さは、
同じ障壁高さの半導体層を用いた従来のショットキー接
合と同様である。
厚ｄがその層中の電子の平均自由行程より小さい場合に
は、中間層中の散乱が無視できる。この場合、図１２中
に点線示すように、電子は高い温度のままで中間層を通
過し、中間層と最下層との界面に到達した電子の運動エ
ネルギーはΔＥｃより高いので、ΔＥｃがリーク電流の
低減に寄与しない。従って、得られる実効障壁高さは、
同じ障壁高さの半導体層を用いた従来のショットキー接
合と同様である。
【００４０】これに対して、中間層の層厚ｄがその層中
の電子の平均自由行程より大きい場合には、中間層中の
散乱が無視できなくなる。この場合、図１２中に実線で
示すように、衝突によりホット電子のエネルギーが格子
に与えられて中間層中で電子が冷却され、中間層と最下
層との界面に到達した電子の一部の運動エネルギーがΔ
Ｅｃより小さくなる。このため、ΔＥｃが実効ショット
キー障壁の向上に寄与し、リーク電流が低減される。従
って、同じ障壁高さの半導体層を用いても、従来のショ
ットキー接合に比べて、より高い実効ショットキー障壁
が得られる。
の電子の平均自由行程より大きい場合には、中間層中の
散乱が無視できなくなる。この場合、図１２中に実線で
示すように、衝突によりホット電子のエネルギーが格子
に与えられて中間層中で電子が冷却され、中間層と最下
層との界面に到達した電子の一部の運動エネルギーがΔ
Ｅｃより小さくなる。このため、ΔＥｃが実効ショット
キー障壁の向上に寄与し、リーク電流が低減される。従
って、同じ障壁高さの半導体層を用いても、従来のショ
ットキー接合に比べて、より高い実効ショットキー障壁
が得られる。
【００４１】上述のような第３ショットキー層を形成す
る代わりに、第１ショットキー層から金属電極側に向か
って第２ショットキー層の禁制帯幅が連続的にまたは段
階的に大きくなるように、第２ショットキー層の半導体
組成比が変化しても同様な効果が得られる。また、第１
半導体層と、第１半導体層よりも電子親和力が大きい第
２半導体層とを交互に複数積層しても同様である。
る代わりに、第１ショットキー層から金属電極側に向か
って第２ショットキー層の禁制帯幅が連続的にまたは段
階的に大きくなるように、第２ショットキー層の半導体
組成比が変化しても同様な効果が得られる。また、第１
半導体層と、第１半導体層よりも電子親和力が大きい第
２半導体層とを交互に複数積層しても同様である。
【００４２】以下、本発明の具体的な実施例について、
図面を参照しながら説明する。尚、以下の図において、
同一の機能を有する部分は同じ番号を付している。
図面を参照しながら説明する。尚、以下の図において、
同一の機能を有する部分は同じ番号を付している。
【００４３】（実施例１）図１は、実施例１のヘテロ接
合半導体デバイスの構造を示す断面図である。この半導
体デバイスはＨＥＭＴであり、半絶縁性ＩｎＰ基板１上
に、膜厚３００ｎｍでノンドープのＩｎ0.52Ａｌ0.48Ａ
ｓバッファ層２、膜厚２０ｎｍのＩｎ0.53Ｇａ0.47Ａｓ
チャネル層３、膜厚３ｎｍのＩｎ0.52Ａｌ0.48Ａｓスペ
ーサ層４、膜厚５ｎｍでＳｉを５×１０18ｃｍ-3ドーピ
ングしたｎ型Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層５が積層
されている。その上に、膜厚１５０ｎｍでノンドープの
Ｉｎ0.52Ａｌ0.48Ａｓ第１ショットキー層６ａおよび膜
厚１０ｎｍでノンドープのＩｎ0.52Ａｌ0.24Ｇａ0.24Ａ
ｓ第２ショットキー層６ｂからなる２層構造のショット
キー層が積層され、さらにその上に２つに分断された膜
厚２ｎｍのＩｎ0.53Ｇａ0.47Ａｓオーミック層７が形成
されている。第２ショットキー層６ｂの露出部上にはＴ
ｉＰｔＡｕゲート電極８が形成され、オーミック層７の
上にはソース電極９およびドレイン電極１０が形成され
ている。
合半導体デバイスの構造を示す断面図である。この半導
体デバイスはＨＥＭＴであり、半絶縁性ＩｎＰ基板１上
に、膜厚３００ｎｍでノンドープのＩｎ0.52Ａｌ0.48Ａ
ｓバッファ層２、膜厚２０ｎｍのＩｎ0.53Ｇａ0.47Ａｓ
チャネル層３、膜厚３ｎｍのＩｎ0.52Ａｌ0.48Ａｓスペ
ーサ層４、膜厚５ｎｍでＳｉを５×１０18ｃｍ-3ドーピ
ングしたｎ型Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層５が積層
されている。その上に、膜厚１５０ｎｍでノンドープの
Ｉｎ0.52Ａｌ0.48Ａｓ第１ショットキー層６ａおよび膜
厚１０ｎｍでノンドープのＩｎ0.52Ａｌ0.24Ｇａ0.24Ａ
ｓ第２ショットキー層６ｂからなる２層構造のショット
キー層が積層され、さらにその上に２つに分断された膜
厚２ｎｍのＩｎ0.53Ｇａ0.47Ａｓオーミック層７が形成
されている。第２ショットキー層６ｂの露出部上にはＴ
ｉＰｔＡｕゲート電極８が形成され、オーミック層７の
上にはソース電極９およびドレイン電極１０が形成され
ている。
【００４４】この実施例のＨＥＭＴのリーク電流を下記
表１に示す。比較のため、図１３に示した、ノンドープ
のＩｎ0.52Ａｌ0.48Ａｓショットキー層を単層で用いた
従来例１のリーク電流も同時に示す。
表１に示す。比較のため、図１３に示した、ノンドープ
のＩｎ0.52Ａｌ0.48Ａｓショットキー層を単層で用いた
従来例１のリーク電流も同時に示す。
【００４５】
【表１】
【００４６】このＨＥＭＴは、Ｉｎ0.52Ａｌ0.24Ｇａ
0.24Ａｓの障壁高さがＩｎ0.52Ａｌ0. 48Ａｓの障壁高さ
に比べて低いが、Ｉｎ0.52Ａｌ0.24Ｇａ0.24Ａｓ第２シ
ョットキー層６ｂ中の電子冷却効果により、従来例１と
同等なリーク電流が得られた。また、ゲート電極８直下
のエピ層のＡｌ組成が０．４８から０．２４に下がるこ
とにより、従来例１に比べてショットキー特性の変動が
大幅に低減できた。
0.24Ａｓの障壁高さがＩｎ0.52Ａｌ0. 48Ａｓの障壁高さ
に比べて低いが、Ｉｎ0.52Ａｌ0.24Ｇａ0.24Ａｓ第２シ
ョットキー層６ｂ中の電子冷却効果により、従来例１と
同等なリーク電流が得られた。また、ゲート電極８直下
のエピ層のＡｌ組成が０．４８から０．２４に下がるこ
とにより、従来例１に比べてショットキー特性の変動が
大幅に低減できた。
【００４７】（実施例２）図２は、実施例２のヘテロ接
合半導体デバイスの構造を示す断面図である。このＨＥ
ＭＴは、ショットキー層が、膜厚１０ｎｍでノンドープ
のＩｎ0.52Ａｌ0. 48Ａｓ第１ショットキー層６ａ、膜厚
１０ｎｍでノンドープのＩｎ0.52Ａｌ0.24Ｇａ0.24Ａｓ
第２ショットキー層６ｂおよび膜厚１０ｎｍでノンドー
プのＩｎ0. 52Ａｌ0.48Ａｓ第３ショットキー層６ｃの３
層からなる。それ以外は実施例１と同様な構造となって
いる。
合半導体デバイスの構造を示す断面図である。このＨＥ
ＭＴは、ショットキー層が、膜厚１０ｎｍでノンドープ
のＩｎ0.52Ａｌ0. 48Ａｓ第１ショットキー層６ａ、膜厚
１０ｎｍでノンドープのＩｎ0.52Ａｌ0.24Ｇａ0.24Ａｓ
第２ショットキー層６ｂおよび膜厚１０ｎｍでノンドー
プのＩｎ0. 52Ａｌ0.48Ａｓ第３ショットキー層６ｃの３
層からなる。それ以外は実施例１と同様な構造となって
いる。
【００４８】この実施例のＨＥＭＴのリーク電流も上記
表１に同時に示す。このＨＥＭＴは、図７に示した障壁
高さΦbが従来例１と同じであるが、Ｉｎ0.52Ａｌ0.24
Ｇａ0 .24Ａｓ第２ショットキー層６ｂ中の電子冷却効果
により、実効障壁高さが向上され、さらにリーク電流が
低減された。
表１に同時に示す。このＨＥＭＴは、図７に示した障壁
高さΦbが従来例１と同じであるが、Ｉｎ0.52Ａｌ0.24
Ｇａ0 .24Ａｓ第２ショットキー層６ｂ中の電子冷却効果
により、実効障壁高さが向上され、さらにリーク電流が
低減された。
【００４９】（実施例３）図３は、実施例３のヘテロ接
合半導体デバイスの構造を示す断面図である。このＨＥ
ＭＴは、ショットキー層が、膜厚１０ｎｍでノンドープ
のＩｎ0.52Ａｌ0.48Ａｓ第１ショットキー層６ａおよび
膜厚２０ｎｍでノンドープのＩｎ0.52ＡｌxＧａ1-xＡｓ
グレーデッド第２ショットキー層６ｂの２層からなる。
第２ショットキー層６ｂは、構成元素の組成比ｘが第１
ショットキー層６ａ側から金属電極側に向かってｘ＝
０．２４からｘ＝０．４８まで連続的に大きくなる。そ
れ以外は実施例１と同様な構造となっている。
合半導体デバイスの構造を示す断面図である。このＨＥ
ＭＴは、ショットキー層が、膜厚１０ｎｍでノンドープ
のＩｎ0.52Ａｌ0.48Ａｓ第１ショットキー層６ａおよび
膜厚２０ｎｍでノンドープのＩｎ0.52ＡｌxＧａ1-xＡｓ
グレーデッド第２ショットキー層６ｂの２層からなる。
第２ショットキー層６ｂは、構成元素の組成比ｘが第１
ショットキー層６ａ側から金属電極側に向かってｘ＝
０．２４からｘ＝０．４８まで連続的に大きくなる。そ
れ以外は実施例１と同様な構造となっている。
【００５０】この実施例のＨＥＭＴのリーク電流も上記
表１に同時に示す。このＨＥＭＴは、Ｉｎ0.52ＡｌxＧ
ａ1-xＡｓグレーデッド第２ショットキー層６ｂ中の電
子冷却効果により、３層構造のショットキー層が形成さ
れた実施例２と同等なリーク電流が得られた。尚、上記
組成比ｘは段階的に変化させても同様な効果が得られ
る。
表１に同時に示す。このＨＥＭＴは、Ｉｎ0.52ＡｌxＧ
ａ1-xＡｓグレーデッド第２ショットキー層６ｂ中の電
子冷却効果により、３層構造のショットキー層が形成さ
れた実施例２と同等なリーク電流が得られた。尚、上記
組成比ｘは段階的に変化させても同様な効果が得られ
る。
【００５１】ところで、Ｉｎ0.75Ａｌ0.25ＰのようなＰ
を含むエピ層の成長においては、固体ソースの純度等の
制限があるので、ＭＯＣＶＤ（有機金属気相成長）装置
やガスソースＭＢＥ（分子線エピタキシー）装置が必要
である。しかし、これらの装置は、危険性ガスを原料と
して用いるので、安全装置および除害装置に多額の費用
を必要とする。実施例２および３ではＰを含むエピ層を
用いていないので、固体ソースＭＢＥ装置によりエピ層
を作製して、安価にリーク電流を低減できる。
を含むエピ層の成長においては、固体ソースの純度等の
制限があるので、ＭＯＣＶＤ（有機金属気相成長）装置
やガスソースＭＢＥ（分子線エピタキシー）装置が必要
である。しかし、これらの装置は、危険性ガスを原料と
して用いるので、安全装置および除害装置に多額の費用
を必要とする。実施例２および３ではＰを含むエピ層を
用いていないので、固体ソースＭＢＥ装置によりエピ層
を作製して、安価にリーク電流を低減できる。
【００５２】（実施例４）図４は、実施例４のヘテロ接
合半導体デバイスの構造を示す断面図である。このＨＥ
ＭＴは、ショットキー層が、膜厚１１ｎｍでノンドープ
のＩｎ0.75Ａｌ0.25Ｐ第１ショットキー層６ａおよび、
膜厚１５ｎｍでノンドープのＩｎ0.52Ａｌ0.48Ａｓ第２
ショットキー層６ｂの２層からなる。それ以外は実施例
１と同様な構造となっている。
合半導体デバイスの構造を示す断面図である。このＨＥ
ＭＴは、ショットキー層が、膜厚１１ｎｍでノンドープ
のＩｎ0.75Ａｌ0.25Ｐ第１ショットキー層６ａおよび、
膜厚１５ｎｍでノンドープのＩｎ0.52Ａｌ0.48Ａｓ第２
ショットキー層６ｂの２層からなる。それ以外は実施例
１と同様な構造となっている。
【００５３】この実施例のＨＥＭＴのリーク電流を下記
表２に示す。比較のため、図１４に示した、ノンドープ
のＩｎ0.52Ａｌ0.48Ａｓショットキー層およびノンドー
プのＩｎ0.75Ａｌ0.25Ｐショットキー層からなる２層構
造のショットキー層を用いた従来例２のリーク電流も同
時に示す。
表２に示す。比較のため、図１４に示した、ノンドープ
のＩｎ0.52Ａｌ0.48Ａｓショットキー層およびノンドー
プのＩｎ0.75Ａｌ0.25Ｐショットキー層からなる２層構
造のショットキー層を用いた従来例２のリーク電流も同
時に示す。
【００５４】
【表２】
【００５５】このＨＥＭＴは、従来例２と同等なリーク
電流が得られた。一方、従来例２においては、１１ｎｍ
のＩｎ0.75Ａｌ0.25Ｐ層上に金属からなるゲート電極８
が形成されているので、３５０℃、１ｍｉｎの熱処理に
よりリーク電流が０．７２から５６Ａ／ｃｍ2まで増加
し、大幅なショットキー特性の劣化が観測された。これ
に対して、本実施例のＨＥＭＴは、第２ショットキー層
６ｂが厚いので、３５０℃、１ｍｉｎの熱処理によりリ
ーク電流が０．８０から１．４Ａ／ｃｍ2にしか増加せ
ず、熱安定性が大幅に改善された。
電流が得られた。一方、従来例２においては、１１ｎｍ
のＩｎ0.75Ａｌ0.25Ｐ層上に金属からなるゲート電極８
が形成されているので、３５０℃、１ｍｉｎの熱処理に
よりリーク電流が０．７２から５６Ａ／ｃｍ2まで増加
し、大幅なショットキー特性の劣化が観測された。これ
に対して、本実施例のＨＥＭＴは、第２ショットキー層
６ｂが厚いので、３５０℃、１ｍｉｎの熱処理によりリ
ーク電流が０．８０から１．４Ａ／ｃｍ2にしか増加せ
ず、熱安定性が大幅に改善された。
【００５６】（実施例５）図５は、実施例５のヘテロ接
合半導体デバイスの構造を示す断面図である。このＨＥ
ＭＴは、ショットキー層が、膜厚１０ｎｍでノンドープ
のＩｎ0.52Ａｌ0. 48Ａｓ第１ショットキー層６ａ、膜厚
１０ｎｍでノンドープのＩｎ0.52Ａｌ0.24Ｇａ0.24Ａｓ
第２ショットキー層６ｂおよび膜厚１０ｎｍでノンドー
プのＩｎ0. 75Ａｌ0.25Ｐ第３ショットキー層６ｃの３層
からなる。それ以外は実施例１と同様な構造となってい
る。
合半導体デバイスの構造を示す断面図である。このＨＥ
ＭＴは、ショットキー層が、膜厚１０ｎｍでノンドープ
のＩｎ0.52Ａｌ0. 48Ａｓ第１ショットキー層６ａ、膜厚
１０ｎｍでノンドープのＩｎ0.52Ａｌ0.24Ｇａ0.24Ａｓ
第２ショットキー層６ｂおよび膜厚１０ｎｍでノンドー
プのＩｎ0. 75Ａｌ0.25Ｐ第３ショットキー層６ｃの３層
からなる。それ以外は実施例１と同様な構造となってい
る。
【００５７】この実施例のＨＥＭＴのリーク電流も上記
表２に同時に示す。このＨＥＭＴは、Ｉｎ0.52Ａｌ0.24
Ｇａ0.24Ａｓ第２ショットキー層６ｂ中の電子冷却効果
により、実効障壁高さが向上され、従来例２に比べても
さらにリーク電流が低減された。
表２に同時に示す。このＨＥＭＴは、Ｉｎ0.52Ａｌ0.24
Ｇａ0.24Ａｓ第２ショットキー層６ｂ中の電子冷却効果
により、実効障壁高さが向上され、従来例２に比べても
さらにリーク電流が低減された。
【００５８】（実施例６）図６は、実施例６のヘテロ接
合半導体デバイスの構造を示す断面図である。このＨＥ
ＭＴは、ショットキー層が、膜厚１０ｎｍでノンドープ
のＩｎ0.75Ａｌ0. 25Ｐ第１ショットキー層６ａおよび膜
厚２０ｎｍでノンドープのＩｎ0.52ＡｌxＧａ1-xＡｓグ
レーデッド第２ショットキー層６ｂの２層からなる。第
２ショットキー層６ｂは、構成元素の組成比ｘが第１シ
ョットキー層６ａ側から金属電極側に向かってｘ＝０．
２４からｘ＝０．４８まで連続的に大きくなる。それ以
外は実施例１と同様な構造となっている。
合半導体デバイスの構造を示す断面図である。このＨＥ
ＭＴは、ショットキー層が、膜厚１０ｎｍでノンドープ
のＩｎ0.75Ａｌ0. 25Ｐ第１ショットキー層６ａおよび膜
厚２０ｎｍでノンドープのＩｎ0.52ＡｌxＧａ1-xＡｓグ
レーデッド第２ショットキー層６ｂの２層からなる。第
２ショットキー層６ｂは、構成元素の組成比ｘが第１シ
ョットキー層６ａ側から金属電極側に向かってｘ＝０．
２４からｘ＝０．４８まで連続的に大きくなる。それ以
外は実施例１と同様な構造となっている。
【００５９】この実施例のＨＥＭＴのリーク電流も上記
表２に同時に示す。このＨＥＭＴは、Ｉｎ0.52ＡｌxＧ
ａ1-xＡｓグレーデッド第２ショットキー層６ｂ中の電
子冷却効果により、３層構造のショットキー層が形成さ
れた実施例５と同等なリーク電流が得られた。尚、上記
組成比ｘは段階的に変化させても同様な効果が得られ
る。
表２に同時に示す。このＨＥＭＴは、Ｉｎ0.52ＡｌxＧ
ａ1-xＡｓグレーデッド第２ショットキー層６ｂ中の電
子冷却効果により、３層構造のショットキー層が形成さ
れた実施例５と同等なリーク電流が得られた。尚、上記
組成比ｘは段階的に変化させても同様な効果が得られ
る。
【００６０】以上、本発明の実施例について説明した
が、本発明はこれらに限られない。
が、本発明はこれらに限られない。
【００６１】上記実施例において、第１ショットキー層
および第３ショットキー層としてＩｎ0.75Ａｌ0.25Ｐ
層、Ｉｎ0.52Ａｌ0.48Ａｓ層を用い、第２ショットキー
層としてＩｎ0.52Ａｌ0.48Ａｓ層、Ｉｎ0.52ＡｌxＧａ
1-xＡｓ層を用いたが、第２ショットキー層に対して第
１ショットキー層および第３ショットキー層が障壁層と
なり、第２ショットキー層の層厚が、第２ショットキー
層中のキャリアの平均自由行程より大きければ、いずれ
も用いることができる。例えば、第１ショットキー層お
よび第３ショットキー層としてＩｎxＧａyＡｌ1-x-yＰ
層、ＩｎxＡｌ1-xＡｓ層、ＧａxＡｌ1-xＡｓyＳｂ1-y層
等を用い、第２ショットキー層にＩｎxＧａ1 -xＡｓyＰ
1-y層、ＧａＡｓxＳｂyＰ1-x-y層等を用いてもよい。
および第３ショットキー層としてＩｎ0.75Ａｌ0.25Ｐ
層、Ｉｎ0.52Ａｌ0.48Ａｓ層を用い、第２ショットキー
層としてＩｎ0.52Ａｌ0.48Ａｓ層、Ｉｎ0.52ＡｌxＧａ
1-xＡｓ層を用いたが、第２ショットキー層に対して第
１ショットキー層および第３ショットキー層が障壁層と
なり、第２ショットキー層の層厚が、第２ショットキー
層中のキャリアの平均自由行程より大きければ、いずれ
も用いることができる。例えば、第１ショットキー層お
よび第３ショットキー層としてＩｎxＧａyＡｌ1-x-yＰ
層、ＩｎxＡｌ1-xＡｓ層、ＧａxＡｌ1-xＡｓyＳｂ1-y層
等を用い、第２ショットキー層にＩｎxＧａ1 -xＡｓyＰ
1-y層、ＧａＡｓxＳｂyＰ1-x-y層等を用いてもよい。
【００６２】さらに、上記実施例においては、ＨＥＭＴ
について説明したが、ＳＢＤ、ＭＥＳＦＥＴ、ＭＳＭ等
のショットキー接合を用いる半導体デバイスであればい
ずれも適用することができる。さらに、ｎ型の半導体と
金属とから構成されるショットキー接合について説明し
たが、ｐ型の半導体と金属とから構成されるショットキ
ー接合についても同様な効果が得られることは明かであ
る。
について説明したが、ＳＢＤ、ＭＥＳＦＥＴ、ＭＳＭ等
のショットキー接合を用いる半導体デバイスであればい
ずれも適用することができる。さらに、ｎ型の半導体と
金属とから構成されるショットキー接合について説明し
たが、ｐ型の半導体と金属とから構成されるショットキ
ー接合についても同様な効果が得られることは明かであ
る。
【００６３】
【発明の効果】以上の説明から明らかなように、本発明
によれば、ショットキー接合を通過するキャリアを冷却
することにより、リーク電流を低減できる。
によれば、ショットキー接合を通過するキャリアを冷却
することにより、リーク電流を低減できる。
【００６４】２層構造のショットキー層は、金属電極側
に形成される第２ショットキー層として、第１ショット
キー層よりも電子親和力の大きい半導体層を用いること
により、結晶成長またはデバイス作製プロセスにおいて
生じる不都合を回避でき、熱安定性を向上させたり、シ
ョットキー特性の劣化を防ぐことができる。
に形成される第２ショットキー層として、第１ショット
キー層よりも電子親和力の大きい半導体層を用いること
により、結晶成長またはデバイス作製プロセスにおいて
生じる不都合を回避でき、熱安定性を向上させたり、シ
ョットキー特性の劣化を防ぐことができる。
【００６５】３層構造のショットキー層は、中間層であ
る第２ショットキー層を井戸層とすることにより、さら
にリーク電流を低減することができる。また、２層構造
のショットキー層は、これらを複数層積層したり、第２
ショットキー層の半導体組成比を変化させることによ
り、同様の効果をさらにリーク電流を低減することがで
きる。
る第２ショットキー層を井戸層とすることにより、さら
にリーク電流を低減することができる。また、２層構造
のショットキー層は、これらを複数層積層したり、第２
ショットキー層の半導体組成比を変化させることによ
り、同様の効果をさらにリーク電流を低減することがで
きる。
【図１】実施例１のヘテロ接合半導体デバイスを示す断
面図である。
面図である。
【図２】実施例２のヘテロ接合半導体デバイスを示す断
面図である。
面図である。
【図３】実施例３のヘテロ接合半導体デバイスを示す断
面図である。
面図である。
【図４】実施例４のヘテロ接合半導体デバイスを示す断
面図である。
面図である。
【図５】実施例５のヘテロ接合半導体デバイスを示す断
面図である。
面図である。
【図６】実施例６のヘテロ接合半導体デバイスを示す断
面図である。
面図である。
【図７】（ａ）から（ｃ）は、２層構造のショットキー
層を有するショットキー接合のエネルギーバンド構造を
示す図である。
層を有するショットキー接合のエネルギーバンド構造を
示す図である。
【図８】２層構造のショットキー層を有するショットキ
ー接合の空乏層中における電子の行程を示す模式図であ
る。
ー接合の空乏層中における電子の行程を示す模式図であ
る。
【図９】Ｉｎ0.5Ｇａ0.5Ｐ／Ｉｎ0.5（ＡｌxＧａ1-x）
0.5Ｐショットキー層を有するショットキー接合の構造
を示す断面図である。
0.5Ｐショットキー層を有するショットキー接合の構造
を示す断面図である。
【図１０】Ｉｎ0.5Ｇａ0.5Ｐ／Ｉｎ0.5（ＡｌxＧ
ａ1-x）0.5Ｐショットキー層を有するショットキー接合
のエネルギーバンドの構造を示す図である。
ａ1-x）0.5Ｐショットキー層を有するショットキー接合
のエネルギーバンドの構造を示す図である。
【図１１】Ｉｎ0.5Ｇａ0.5Ｐ／Ｉｎ0.5（ＡｌxＧ
ａ1-x）0.5Ｐショットキー層を有するショットキー接合
における実効障壁高さのＡｌ組成ｘに対する依存性を示
すグラフである。
ａ1-x）0.5Ｐショットキー層を有するショットキー接合
における実効障壁高さのＡｌ組成ｘに対する依存性を示
すグラフである。
【図１２】３層構造のショットキー層を有するショット
キー接合のエネルギーバンド構造を示す図である。
キー接合のエネルギーバンド構造を示す図である。
【図１３】従来例１のヘテロ接合半導体デバイスを示す
断面図である。
断面図である。
【図１４】従来例２のヘテロ接合半導体デバイスを示す
断面図である。
断面図である。
１ 半絶縁性ＩｎＰ基板 ２ バッファ層 ３ チャネル層 ４ スペーサー層 ５ 電子供給層 ６ａ 第１ショットキー層 ６ｂ 第２ショットキー層 ６ｃ 第３ショットキー層 ７ コンタクト層 ８ ゲート電極 ９ ソース電極 １０ ドレイン電極 １１ ＧａＡｓ基板 １２ Ｉｎ0.5（ＡｌxＧａ1-x）0.5Ｐ層 １３ Ｉｎ0.5Ｇａ0.5Ｐ層 １４ ショットキー電極 １５ オーミック電極 ＥF 金属のフェルミレベル Ｅｃ 伝導帯下端エネルギーレベル ΔＥｃ 伝導帯端の不連続 Ｖi 第２ショットキー層における電圧降下 ｄ 第２ショットキー層の層厚 Φb ショットキー障壁高さ Φbeff 実効ショットキー障壁高さ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 清水 正文 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (5)
- 【請求項１】 半導体基板上に、または、半導体基板上
に積層された半導体デバイス主構造部上に、第１半導体
からなる第１ショットキーコンタクト層と、第２半導体
からなる第２ショットキーコンタクト層と、金属電極と
が基板側からこの順に積層され、該第２ショットキーコ
ンタクト層に対して該第１ショットキーコンタクト層が
障壁層となり、該第２ショットキーコンタクト層の層厚
が、該第２ショットキーコンタクト層中におけるキャリ
アの平均自由行程より大きい寸法となっているヘテロ接
合半導体デバイス。 - 【請求項２】 半導体基板上に、または、半導体基板上
に積層された半導体デバイス主構造部上に、第１半導体
からなる第１ショットキーコンタクト層と、第２半導体
からなる第２ショットキーコンタクト層と、第３半導体
からなる第３ショットキーコンタクト層と、金属電極と
が基板側からこの順に積層され、該第２ショットキーコ
ンタクト層に対して該第１ショットキーコンタクト層お
よび第３ショットキーコンタクト層が障壁層となり、該
第２ショットキーコンタクト層の層厚が、該第２ショッ
トキーコンタクト層中におけるキャリアの平均自由行程
より大きい寸法となっているヘテロ接合半導体デバイ
ス。 - 【請求項３】 半導体基板上に、または、半導体基板上
に積層された半導体デバイス主構造部上に、第１半導体
からなる第１ショットキーコンタクト層と、第２半導体
からなる第２ショットキーコンタクト層と、金属電極と
が基板側からこの順に積層され、該第１ショットキーコ
ンタクト層側から金属電極側に向かって該第２ショット
キーコンタクト層の禁制帯幅が連続的にまたは段階的に
大きくなるように、該第２ショットキーコンタクト層の
半導体組成比が変化し、少なくとも該第１ショットキー
コンタクト層に隣接する該第２ショットキーコンタクト
層部分に対して該第１ショットキーコンタクト層が障壁
層となり、該第２ショットキーコンタクト層の層厚が、
該第２ショットキーコンタクト層中におけるキャリアの
平均自由行程より大きい寸法となっているヘテロ接合半
導体デバイス。 - 【請求項４】 半導体基板上に、または、半導体基板上
に積層された半導体デバイス主構造部上に、第１半導体
からなる第１の半導体層と第２半導体からなる第２半導
体層とが交互に複数層積層されてなるショットキーコン
タクト層と、金属電極とが基板側からこの順に積層さ
れ、該第２半導体層に対して該第１半導体層が障壁層と
なり、該第２半導体層の層厚が該第２半導体層中におけ
るキャリアの平均自由行程より大きい寸法となっている
ヘテロ接合半導体デバイス。 - 【請求項５】 前記半導体デバイス主構造部が、バッフ
ァ層と、チャネル層と、スペーサ層と、電子供給層とか
ら構成される請求項１、２、３または４に記載のヘテロ
接合半導体デバイス。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15656795A JP3463776B2 (ja) | 1995-06-22 | 1995-06-22 | ヘテロ接合半導体デバイス |
| US08/665,510 US5912480A (en) | 1995-06-22 | 1996-06-18 | Heterojunction semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15656795A JP3463776B2 (ja) | 1995-06-22 | 1995-06-22 | ヘテロ接合半導体デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH098285A true JPH098285A (ja) | 1997-01-10 |
| JP3463776B2 JP3463776B2 (ja) | 2003-11-05 |
Family
ID=15630610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15656795A Expired - Fee Related JP3463776B2 (ja) | 1995-06-22 | 1995-06-22 | ヘテロ接合半導体デバイス |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5912480A (ja) |
| JP (1) | JP3463776B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191449A (ja) * | 2003-12-26 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
| JP2009060043A (ja) * | 2007-09-03 | 2009-03-19 | Asahi Kasei Electronics Co Ltd | 電界効果トランジスタの製造方法及びその電界効果トランジスタ |
| WO2011046213A1 (ja) * | 2009-10-16 | 2011-04-21 | 日本電気株式会社 | 窒化物半導体装置および電子装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994727A (en) * | 1997-09-30 | 1999-11-30 | Samsung Electronics Co., Ltd. | High performance gaas field effect transistor structure |
| KR100436019B1 (ko) * | 2001-12-26 | 2004-06-12 | 광주과학기술원 | 저온성장 화합물반도체를 이용한 ｈｅｍｔ 구조의 ｍｓｍ광검출기 제조방법 |
| US7952150B1 (en) | 2008-06-05 | 2011-05-31 | Rf Micro Devices, Inc. | Enhancement mode MOSFET and depletion mode FET on a common group III-V substrate |
| JP2014053418A (ja) * | 2012-09-06 | 2014-03-20 | Fujitsu Ltd | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56124273A (en) * | 1980-03-04 | 1981-09-29 | Semiconductor Res Found | Semiconductor device |
| JP3086748B2 (ja) * | 1991-07-26 | 2000-09-11 | 株式会社東芝 | 高電子移動度トランジスタ |
| JP2550859B2 (ja) * | 1993-06-01 | 1996-11-06 | 日本電気株式会社 | 電界効果トランジスタ |
| JP2674490B2 (ja) * | 1993-12-16 | 1997-11-12 | 日本電気株式会社 | 電界効果トランジスタ |
-
1995
- 1995-06-22 JP JP15656795A patent/JP3463776B2/ja not_active Expired - Fee Related
-
1996
- 1996-06-18 US US08/665,510 patent/US5912480A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191449A (ja) * | 2003-12-26 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
| JP2009060043A (ja) * | 2007-09-03 | 2009-03-19 | Asahi Kasei Electronics Co Ltd | 電界効果トランジスタの製造方法及びその電界効果トランジスタ |
| WO2011046213A1 (ja) * | 2009-10-16 | 2011-04-21 | 日本電気株式会社 | 窒化物半導体装置および電子装置 |
| JP5387686B2 (ja) * | 2009-10-16 | 2014-01-15 | 日本電気株式会社 | 窒化物半導体装置および電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3463776B2 (ja) | 2003-11-05 |
| US5912480A (en) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10177249B2 (en) | Techniques for forming contacts to quantum well transistors | |
| JP3751791B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH07101739B2 (ja) | 半導体装置 | |
| US11769825B2 (en) | Nitride semiconductor device and nitride semiconductor package | |
| GB2285175A (en) | High electron mobility transistor | |
| CA2529595C (en) | Heterostructure bipolar transistor | |
| JP3173080B2 (ja) | 電界効果トランジスタ | |
| US5604356A (en) | Superlattice ohmic contact on a compound semiconductor layer | |
| JP3458349B2 (ja) | 半導体装置 | |
| JPH07118531B2 (ja) | ホットエレクトロン・ユニポーラ・トランジスタ | |
| US8441037B2 (en) | Semiconductor device having a thin film stacked structure | |
| JPH0661270A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH098285A (ja) | ヘテロ接合半導体デバイス | |
| JPH04343438A (ja) | 電界効果トランジスタ | |
| JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
| JP2008218598A (ja) | 化合物半導体装置 | |
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| JP2000208754A (ja) | 高電荷移動度トランジスタおよびその製造方法 | |
| JP3431362B2 (ja) | ヘテロ接合半導体デバイス | |
| JP3156252B2 (ja) | 電界効果トランジスタ | |
| JPH06151469A (ja) | 化合物半導体装置 | |
| JPH01120871A (ja) | 半導体装置 | |
| JP2012174825A (ja) | へテロ接合電界効果型トランジスタ及びその製造方法 | |
| JPH05160163A (ja) | 半導体装置 | |
| JPS63172A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030307 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030806 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |