JPS63164343A - フリツプチツプic装置 - Google Patents
フリツプチツプic装置Info
- Publication number
- JPS63164343A JPS63164343A JP61312102A JP31210286A JPS63164343A JP S63164343 A JPS63164343 A JP S63164343A JP 61312102 A JP61312102 A JP 61312102A JP 31210286 A JP31210286 A JP 31210286A JP S63164343 A JPS63164343 A JP S63164343A
- Authority
- JP
- Japan
- Prior art keywords
- film
- solder
- bump contact
- chip
- aluminum electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000007772 electroless plating Methods 0.000 claims abstract description 7
- 238000007598 dipping method Methods 0.000 claims abstract 3
- 239000010408 film Substances 0.000 abstract description 38
- 239000010409 thin film Substances 0.000 abstract description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 abstract description 8
- 238000002161 passivation Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 6
- 229910052759 nickel Inorganic materials 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000012528 membrane Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はフリップチップIC装置に関するものである。
従来の技術
従来のフリップチップIC装置においで、その−面に半
田からなる山形のバンプ接点を形成する際には、第2図
に示すように、ICチップ11のアルミニウム電極12
には半[11が付かないため、ICチップ11のアルミ
ニウム電極12を配置された一面]二に、真空蒸着やス
パッタリングによりて、アルミニウム電極12との接着
性の良好なりローム薄膜13を形成し、次にその上に銅
薄膜14を形成し、さらにその上に金またはニッケルの
薄膜15を形成し、次にこれらの薄膜上にレノスト膜を
形成するとともに、フォトリングラフィによってアルミ
ニウム電極12上のレジスト膜を除去し、前記薄膜13
.14.15を共通電極として半田メッキを行うことに
より半田からなる山形のバンプ接、α16を形成し、そ
の後前記レノスト膜を除去するとと6に、前記バンプ接
点16上にレジスト膜を形成し、バンプ接、−居16以
外の部分の前記各薄膜13.14.15を除去しでいた
。
田からなる山形のバンプ接点を形成する際には、第2図
に示すように、ICチップ11のアルミニウム電極12
には半[11が付かないため、ICチップ11のアルミ
ニウム電極12を配置された一面]二に、真空蒸着やス
パッタリングによりて、アルミニウム電極12との接着
性の良好なりローム薄膜13を形成し、次にその上に銅
薄膜14を形成し、さらにその上に金またはニッケルの
薄膜15を形成し、次にこれらの薄膜上にレノスト膜を
形成するとともに、フォトリングラフィによってアルミ
ニウム電極12上のレジスト膜を除去し、前記薄膜13
.14.15を共通電極として半田メッキを行うことに
より半田からなる山形のバンプ接、α16を形成し、そ
の後前記レノスト膜を除去するとと6に、前記バンプ接
点16上にレジスト膜を形成し、バンプ接、−居16以
外の部分の前記各薄膜13.14.15を除去しでいた
。
また、上記と同様にICチップlの一面上にクローム薄
膜13と銅薄膜14を形成した後、m薄ff5!14上
にレジスト膜を形成するとともに、7オトリソグラフイ
によってアルミニウム1庵12上のレジスト膜のみを残
して除去し、次にアルミニウム電1131−以外の前記
薄膜13.14を除去した後、銅薄膜14−ヒのレノス
ト膜も除去することにより、前記アルミニウム電極12
上にのみ薄v13.14を形成し、その後メタルマスク
を用いて前記アルミニウム電極12上の銅薄膜14上に
のみ半田を真空蒸着して山形のバンプ接点16を形成す
る方法も採用されていた。尚、第2図において、17は
ICチップ1の一面上のパシベーション膜である。
膜13と銅薄膜14を形成した後、m薄ff5!14上
にレジスト膜を形成するとともに、7オトリソグラフイ
によってアルミニウム1庵12上のレジスト膜のみを残
して除去し、次にアルミニウム電1131−以外の前記
薄膜13.14を除去した後、銅薄膜14−ヒのレノス
ト膜も除去することにより、前記アルミニウム電極12
上にのみ薄v13.14を形成し、その後メタルマスク
を用いて前記アルミニウム電極12上の銅薄膜14上に
のみ半田を真空蒸着して山形のバンプ接点16を形成す
る方法も採用されていた。尚、第2図において、17は
ICチップ1の一面上のパシベーション膜である。
発明が解決しようとする問題点
ところが、上記のように山形のバンブ接点を形成するの
に、3/iijまたは2層の金E4薄膜を形成した後、
エツチングを行い、さらに真空蒸着や電気メッキを行う
という複雑な工程が必要であり、しかも7オトリソグラ
フイに1±マスクが必要であるためコスト高となるとい
う問題があった。
に、3/iijまたは2層の金E4薄膜を形成した後、
エツチングを行い、さらに真空蒸着や電気メッキを行う
という複雑な工程が必要であり、しかも7オトリソグラ
フイに1±マスクが必要であるためコスト高となるとい
う問題があった。
本発明は従来のこの上うな間り代に鑑み、簡略な工程に
より低コストで山形のバンプ接点を形成できるフリップ
チップIC装置の提供を目的とする。
より低コストで山形のバンプ接点を形成できるフリップ
チップIC装置の提供を目的とする。
問題点を解決するための手段
本発明のフリップチップIC装置は、上記目的を達成す
るため、ICチップの一面に形成されたアルミニウム電
極上に半田に対して接着性の良い金属膜を無電解メッキ
にて形成し、この金!XIKの上に半田ディツプにて山
形のバンブ接点を形成したことを特徴とする。
るため、ICチップの一面に形成されたアルミニウム電
極上に半田に対して接着性の良い金属膜を無電解メッキ
にて形成し、この金!XIKの上に半田ディツプにて山
形のバンブ接点を形成したことを特徴とする。
作用
本発明は上記構成を有するので、無電解メッキを行う際
に、ICチップの一面のアルミニウム電極を除(はぼ全
面に形成されているバシベーシ5ン膜をレノスト膜とし
て利用することができ、ICチップを無電解メッキする
ことによりマスク無しで半田に対して付着性の良い金属
膜を形成でき、この金属膜に半田ディツプにて容易に山
形のバンブ接点を形成することがで島る。
に、ICチップの一面のアルミニウム電極を除(はぼ全
面に形成されているバシベーシ5ン膜をレノスト膜とし
て利用することができ、ICチップを無電解メッキする
ことによりマスク無しで半田に対して付着性の良い金属
膜を形成でき、この金属膜に半田ディツプにて容易に山
形のバンブ接点を形成することがで島る。
実施例
以下、本発明の一実施例を第1図を参照しながら説明す
る。
る。
1はICチップであって、その−面には略8000A程
度の厚さのアルミニウム電極2が形成されでおり、かつ
このICチップ1の一面には、アルミニウム電極2を除
いて略全面にパシベーシタン11i3が形成されている
。このパシベーション膜3をレノスト膜としてM′II
l解メッキセメツキアルミニウム電極2」−に半田に対
して接着性の良い金属からなる金属膜4が形成されでい
る。この金属F!4の材質としてはニッケルが最適であ
り、又この金属膜4は1〜10μm程度の厚さに形成す
ればよい。そして、この金属膜4上に半田ディツプにて
山形のバンプ接点5が形成されている。
度の厚さのアルミニウム電極2が形成されでおり、かつ
このICチップ1の一面には、アルミニウム電極2を除
いて略全面にパシベーシタン11i3が形成されている
。このパシベーション膜3をレノスト膜としてM′II
l解メッキセメツキアルミニウム電極2」−に半田に対
して接着性の良い金属からなる金属膜4が形成されでい
る。この金属F!4の材質としてはニッケルが最適であ
り、又この金属膜4は1〜10μm程度の厚さに形成す
ればよい。そして、この金属膜4上に半田ディツプにて
山形のバンプ接点5が形成されている。
このように、パシベーション膜3をレジスト膜として利
用することによってマスクが不要となり、また金の薄膜
も不要となり、簡単な工程によって低コストで半田から
なるバンブ接点5を形成することができる。
用することによってマスクが不要となり、また金の薄膜
も不要となり、簡単な工程によって低コストで半田から
なるバンブ接点5を形成することができる。
本発明は上記実施例に限定されるものではなく、例えば
金属膜としてニッケルからなるものを例示したが、無電
解メッキが可能でかつ半田に対する接着性の良好な他の
金属、例えば銅や鉛にて構成しても良いことは言うまで
もない。
金属膜としてニッケルからなるものを例示したが、無電
解メッキが可能でかつ半田に対する接着性の良好な他の
金属、例えば銅や鉛にて構成しても良いことは言うまで
もない。
発明の効果
本発明のフリップチップIC装置によれば、以上のよう
に、ICチップの一面に形成されているパシベーション
膜をレノスト膜として利用することによって、マスク無
しで半田に対して接着性の良い金属膜をアルミニウム電
極上に無電解メッキにて形成でき、この金属膜に半田デ
ィツプにで容易に山形のバンブ接点を形成することがで
きる。
に、ICチップの一面に形成されているパシベーション
膜をレノスト膜として利用することによって、マスク無
しで半田に対して接着性の良い金属膜をアルミニウム電
極上に無電解メッキにて形成でき、この金属膜に半田デ
ィツプにで容易に山形のバンブ接点を形成することがで
きる。
したがって、簡略な工程により低コストで半田からなる
山形のバンプ接、αを有するフリップチップIC装置を
製造で終るという効果がある。
山形のバンプ接、αを有するフリップチップIC装置を
製造で終るという効果がある。
第1図は本発明の一実施例の断面図、第2図は従来例の
断面図である。 1・・・・・・・・・ICチップ 2・・・・・・・・・アルミニウム電極3・・・・・・
・・・パンベーン1ン膜4・・・・・・・・・金jA膜
断面図である。 1・・・・・・・・・ICチップ 2・・・・・・・・・アルミニウム電極3・・・・・・
・・・パンベーン1ン膜4・・・・・・・・・金jA膜
Claims (1)
- ICチップの一面に形成されたアルミニウム電極上に半
田に対して接着性の良い金属膜を無電解メッキにて形成
し、この金属膜の上に半田ディップにて山形のバンプ接
点を形成したことを特徴とするフリップチップIC装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61312102A JPS63164343A (ja) | 1986-12-26 | 1986-12-26 | フリツプチツプic装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61312102A JPS63164343A (ja) | 1986-12-26 | 1986-12-26 | フリツプチツプic装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63164343A true JPS63164343A (ja) | 1988-07-07 |
Family
ID=18025262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61312102A Pending JPS63164343A (ja) | 1986-12-26 | 1986-12-26 | フリツプチツプic装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63164343A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5478007A (en) * | 1993-04-14 | 1995-12-26 | Amkor Electronics, Inc. | Method for interconnection of integrated circuit chip and substrate |
US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
US6908311B2 (en) | 2002-04-26 | 2005-06-21 | Sharp Kabushiki Kaisha | Connection terminal and a semiconductor device including at least one connection terminal |
-
1986
- 1986-12-26 JP JP61312102A patent/JPS63164343A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5478007A (en) * | 1993-04-14 | 1995-12-26 | Amkor Electronics, Inc. | Method for interconnection of integrated circuit chip and substrate |
US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
US6163463A (en) * | 1996-12-06 | 2000-12-19 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection |
US6908311B2 (en) | 2002-04-26 | 2005-06-21 | Sharp Kabushiki Kaisha | Connection terminal and a semiconductor device including at least one connection terminal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2097133B1 (ja) | ||
JPS63164343A (ja) | フリツプチツプic装置 | |
JPS5773952A (en) | Chip for face down bonding and production thereof | |
JPS5548954A (en) | Manufacturing of film carrier | |
GB1241574A (en) | A method of plating conductive metals on film-forming materials | |
JPS6439528A (en) | Sealing method for infrared-ray transmission window | |
JPH02253628A (ja) | 半導体装置の製造方法 | |
JPH03101234A (ja) | 半導体装置の製造方法 | |
US3607148A (en) | Solder preforms on a semiconductor wafer | |
JPS63122248A (ja) | 半導体装置の製造方法 | |
JPS6341238B2 (ja) | ||
KR960000698B1 (ko) | 반도체 장치 제조방법 | |
JPH03214601A (ja) | 可変抵抗器 | |
KR810000725B1 (ko) | 박막 혼성집적회로(薄膜混成集積回路)의 제조방법 | |
JPS61225839A (ja) | バンプ電極の形成方法 | |
TW444259B (en) | Fabricating process of thin ball grid array substrate | |
JPS56135927A (en) | Forming method for electrode of semiconductor device | |
JPS57139944A (en) | Forming method for solder bump electrode | |
JPH0287538A (ja) | テープキャリアモジュール | |
JPS57139945A (en) | Forming method for solder bump electrode | |
JPH0376190A (ja) | 薄膜回路基板 | |
JPS6160426B2 (ja) | ||
JPS5633858A (en) | Manufacture of semiconductor device | |
JPH0831499B2 (ja) | 半導体装置用フィルムキャリアおよびその製造方法 | |
JPS6341050A (ja) | 半導体装置の製造方法 |