JPS6341238B2 - - Google Patents
Info
- Publication number
- JPS6341238B2 JPS6341238B2 JP55085323A JP8532380A JPS6341238B2 JP S6341238 B2 JPS6341238 B2 JP S6341238B2 JP 55085323 A JP55085323 A JP 55085323A JP 8532380 A JP8532380 A JP 8532380A JP S6341238 B2 JPS6341238 B2 JP S6341238B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring body
- layer
- circuit board
- solder
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910000679 solder Inorganic materials 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
本発明は回路基板の構造に係り、更に特定すれ
ば、回路基板の配線体とそのパツド部の構造に関
する。
ば、回路基板の配線体とそのパツド部の構造に関
する。
厚膜及び薄膜回路等の混成集積回路基板或いは
半導体装置のパツケージ基板等の回路基板に半導
体素子や他の電子部品を取りつけるため、第１図
に示すような絶縁基板１上に導電回路を形成する
配線体２上のパツド部３にハンダ・バンプ４を設
けた構造がかねてより用いられている。
半導体装置のパツケージ基板等の回路基板に半導
体素子や他の電子部品を取りつけるため、第１図
に示すような絶縁基板１上に導電回路を形成する
配線体２上のパツド部３にハンダ・バンプ４を設
けた構造がかねてより用いられている。
上記構造においてハンダ・バンプを形成する際
或いは該ハンダ・バンプに半導体素子を取り付け
る際に、ハンダが配線体２のパツド部３以外の部
分に付着したり配線体間を短絡するのを防止する
ため、上記パツド部３を除く他の部分をガラス層
５等で被覆している。この被覆材料はガラスに限
らずポリイミド樹脂やハンダの付着しない金属等
も用いられているが、いずれを用いた場合でも上
記被覆を形成するには蒸着或いは塗布等の被膜形
成工程とパツド部を開口するためのホトエツチン
グ工程を余分に必要とする。しかもガラスや樹脂
を用いる場合はパターン精度が悪いため、集積回
路素子のパツド配列に対応させて微細なパツドを
高密度に配設することが困難である。
或いは該ハンダ・バンプに半導体素子を取り付け
る際に、ハンダが配線体２のパツド部３以外の部
分に付着したり配線体間を短絡するのを防止する
ため、上記パツド部３を除く他の部分をガラス層
５等で被覆している。この被覆材料はガラスに限
らずポリイミド樹脂やハンダの付着しない金属等
も用いられているが、いずれを用いた場合でも上
記被覆を形成するには蒸着或いは塗布等の被膜形
成工程とパツド部を開口するためのホトエツチン
グ工程を余分に必要とする。しかもガラスや樹脂
を用いる場合はパターン精度が悪いため、集積回
路素子のパツド配列に対応させて微細なパツドを
高密度に配設することが困難である。
本発明の目的は上記問題点を解消して、ハン
ダ・バンプを有する配線体を精度よくしかも容易
に製作し得る改良された構造を提供することにあ
る。
ダ・バンプを有する配線体を精度よくしかも容易
に製作し得る改良された構造を提供することにあ
る。
本発明の回路基板の特徴は、絶縁基板表面に形
成された金属配線体のパツド部に非酸化性金属を
介してハンダ・バンプが設けられ、且つ前記配線
体の前記パツド部を除く残りの部分の表面に配線
体金属の酸化皮膜を有してなることにある。
成された金属配線体のパツド部に非酸化性金属を
介してハンダ・バンプが設けられ、且つ前記配線
体の前記パツド部を除く残りの部分の表面に配線
体金属の酸化皮膜を有してなることにある。
以下本発明の回路基板の一実施例をその製造工
程と共に第２図により説明する。
程と共に第２図により説明する。
同図ａに示すようにガラス基板或いはセラミツ
ク基板のような絶縁基板１１上に、蒸着法を用い
て厚さ約1000〔Å〕のチタン（Ti）層１２とその
上に厚さ約4000〔Å〕のニツケル（Ni）層１３を
被着し、これを所定のパターンに基いてパターニ
ングして所望の導電回路を形成する。
ク基板のような絶縁基板１１上に、蒸着法を用い
て厚さ約1000〔Å〕のチタン（Ti）層１２とその
上に厚さ約4000〔Å〕のニツケル（Ni）層１３を
被着し、これを所定のパターンに基いてパターニ
ングして所望の導電回路を形成する。
次いで同図ｂに示すように、パツド部１４を開
口部とするホトレジスト膜１５を形成し、その上
に金（Au）のような酸化されにくい金属を蒸着
法等により被着して金層１６，１６′を形成する。
口部とするホトレジスト膜１５を形成し、その上
に金（Au）のような酸化されにくい金属を蒸着
法等により被着して金層１６，１６′を形成する。
次いで同図ｃに示すごとく、圧力１〜５
〔Torr〕程度の酸素（O2）を反応ガスに用いたプ
ラズマ・アツシヤ法で上記ホトレジスト膜１５を
除去する。この工程により上記ホトレジスト膜１
５と共にその上に被着せる金（Au）層１６′も同
時に除去され、しかも上記Ni層１３の表面が酸
化されて酸化ニツケル膜１７が生成される。
〔Torr〕程度の酸素（O2）を反応ガスに用いたプ
ラズマ・アツシヤ法で上記ホトレジスト膜１５を
除去する。この工程により上記ホトレジスト膜１
５と共にその上に被着せる金（Au）層１６′も同
時に除去され、しかも上記Ni層１３の表面が酸
化されて酸化ニツケル膜１７が生成される。
上記工程において形成されたTi層１２とNi層
１３とからなる配線体はパツド部１４にはAu層
１６が形成されているのでハンダ付け可能である
が、他の部分には上述のごとく酸化ニツケル膜１
７により被覆されているのでハンダが付着しな
い。
１３とからなる配線体はパツド部１４にはAu層
１６が形成されているのでハンダ付け可能である
が、他の部分には上述のごとく酸化ニツケル膜１
７により被覆されているのでハンダが付着しな
い。
従つて溶融ハンダ中に上記基板１１を浸漬する
方法、或いはパツド部１４にハンダを乗せて加熱
する等の方法により上記Au層１６にハンダをつ
けることにより同図ｄに示すごとく、Au層１６
上にハンダ・バンプ１８が形成される。
方法、或いはパツド部１４にハンダを乗せて加熱
する等の方法により上記Au層１６にハンダをつ
けることにより同図ｄに示すごとく、Au層１６
上にハンダ・バンプ１８が形成される。
上記一実施例において配線体を基板と密着性の
よいTi層１２と容易に酸化されるNi層１３との
二層構造としたが、配線体の構造はこれに限定さ
れるものではない。
よいTi層１２と容易に酸化されるNi層１３との
二層構造としたが、配線体の構造はこれに限定さ
れるものではない。
例えば厚膜集積回路等を構成する場合に、セラ
ミツク基板上に印刷法により、金（Au）、モリブ
デン（Mo）、タングステン（Ｗ）、等を主成分と
した配線体を形成して用いるが、このような配線
体の場合でもその上にNiをメツキしてNi層を形
成し、以後の工程を上記一実施例に従つて進める
ことにより本発明の回路基板を得ることができ
る。
ミツク基板上に印刷法により、金（Au）、モリブ
デン（Mo）、タングステン（Ｗ）、等を主成分と
した配線体を形成して用いるが、このような配線
体の場合でもその上にNiをメツキしてNi層を形
成し、以後の工程を上記一実施例に従つて進める
ことにより本発明の回路基板を得ることができ
る。
このように配線体を構成は特に限定する必要は
なく、要は所望の導電性が得られ、基板とよく密
着し、且つ表面に容易に酸化皮膜を形成するよう
に材質及びその組み合せを選択してよい。従つて
配線体は一層で構成しても二層以上で構成しても
良いことは容易に理解されよう。
なく、要は所望の導電性が得られ、基板とよく密
着し、且つ表面に容易に酸化皮膜を形成するよう
に材質及びその組み合せを選択してよい。従つて
配線体は一層で構成しても二層以上で構成しても
良いことは容易に理解されよう。
また本発明の構造とすることにより、上記一実
施例に示すごとく配線体にハンダが付着するのを
防止する被覆膜を形成するための煩雑な工程を必
要とせず、また微細パターンであつても精度良く
容易に形成できる。
施例に示すごとく配線体にハンダが付着するのを
防止する被覆膜を形成するための煩雑な工程を必
要とせず、また微細パターンであつても精度良く
容易に形成できる。
以上説明したごとく本発明の回路基板の構造を
用いることにより、パツド部にハンダ・バンプが
設けられ、且つパツド部以外にはハンダの付着し
ない、しかも精度のよい配線体の形成が容易とな
る。
用いることにより、パツド部にハンダ・バンプが
設けられ、且つパツド部以外にはハンダの付着し
ない、しかも精度のよい配線体の形成が容易とな
る。
第１図は従来の回路基板の説明に供するための
要部断面図、第２図は本発明の一実施例を示す要
部断面図である。図中１１は絶縁基板、１２，１
３は配線体層、１４はパツド、１６は金属、１７
は酸化皮膜、１８はハンダ・バンプを示す。
要部断面図、第２図は本発明の一実施例を示す要
部断面図である。図中１１は絶縁基板、１２，１
３は配線体層、１４はパツド、１６は金属、１７
は酸化皮膜、１８はハンダ・バンプを示す。
Claims (1)
- １ 絶縁基板表面に金属配線体と該配線体のパツ
ド部にハンダ・バンプとを具備する回路基板にお
いて、前記ハンダ・バンプと前記配線体との間に
非酸化性金属層を介在せしめ、且つ前記配線体の
前記パツド部を除く残りの部分は表面が前記配線
体を構成する金属の酸化膜により被覆されてなる
ことを特徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8532380A JPS5710998A (en) | 1980-06-24 | 1980-06-24 | Circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8532380A JPS5710998A (en) | 1980-06-24 | 1980-06-24 | Circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5710998A JPS5710998A (en) | 1982-01-20 |
| JPS6341238B2 true JPS6341238B2 (ja) | 1988-08-16 |
Family
ID=13855407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8532380A Granted JPS5710998A (en) | 1980-06-24 | 1980-06-24 | Circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5710998A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6053093A (ja) * | 1983-09-02 | 1985-03-26 | 株式会社日立製作所 | ピングリッドアレイ型半導体パッケージ |
| JP2741611B2 (ja) * | 1989-01-12 | 1998-04-22 | 新光電気工業株式会社 | フリップチップボンディング用基板 |
| JPH11251484A (ja) * | 1998-03-06 | 1999-09-17 | Mitsui High Tec Inc | チップサイズ型半導体装置 |
| WO2000010369A1 (fr) | 1998-08-10 | 2000-02-24 | Fujitsu Limited | Realisation de bossages de soudure, methode de montage d'un dispositif electronique et structure de montage pour ce dispositif |
| FR2940521B1 (fr) * | 2008-12-19 | 2011-11-11 | 3D Plus | Procede de fabrication collective de modules electroniques pour montage en surface |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50102265A (ja) * | 1974-01-09 | 1975-08-13 |
-
1980
- 1980-06-24 JP JP8532380A patent/JPS5710998A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50102265A (ja) * | 1974-01-09 | 1975-08-13 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5710998A (en) | 1982-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030122256A1 (en) | Substrate within a Ni/Au structure electroplated on electrical contact pads and method for fabricating the same | |
| US20060017171A1 (en) | Formation method and structure of conductive bumps | |
| JP3171093B2 (ja) | リードフレームの製造方法と半導体装置の製造方法 | |
| US20020025668A1 (en) | Wiring pattern formation method and original substrate used for the method | |
| JPS6341238B2 (ja) | ||
| JP2003124246A (ja) | 半導体装置及びその製造方法 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JPH02224336A (ja) | 半導体装置の製造方法 | |
| JPH0410235B2 (ja) | ||
| JP3263859B2 (ja) | 半導体装置 | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH07240434A (ja) | バンプ電極、およびその製造方法 | |
| JP3733077B2 (ja) | 半導体装置およびその製造方法 | |
| JPS639662B2 (ja) | ||
| JPH02267941A (ja) | 突起電極の形成方法 | |
| JP2720442B2 (ja) | 磁気抵抗素子の製造方法 | |
| JPS5826175B2 (ja) | 半導体装置の製造方法 | |
| JP3297717B2 (ja) | 半導体装置の電極形成方法 | |
| JPS5811113B2 (ja) | 電子回路装置 | |
| KR810000725B1 (ko) | 박막 혼성집적회로(薄膜混成集積回路)의 제조방법 | |
| JPH02198141A (ja) | 半導体装置のバンプ電極の製造方法 | |
| JPS63220549A (ja) | 集積回路装置 | |
| JPS6341050A (ja) | 半導体装置の製造方法 | |
| JPH02134847A (ja) | 半導体装置とその製造方法 |