JPH0831499B2 - 半導体装置用フィルムキャリアおよびその製造方法 - Google Patents

半導体装置用フィルムキャリアおよびその製造方法

Info

Publication number
JPH0831499B2
JPH0831499B2 JP63024653A JP2465388A JPH0831499B2 JP H0831499 B2 JPH0831499 B2 JP H0831499B2 JP 63024653 A JP63024653 A JP 63024653A JP 2465388 A JP2465388 A JP 2465388A JP H0831499 B2 JPH0831499 B2 JP H0831499B2
Authority
JP
Japan
Prior art keywords
film
film carrier
manufacturing
semiconductor device
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63024653A
Other languages
English (en)
Other versions
JPH01200642A (ja
Inventor
護 御田
富雄 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP63024653A priority Critical patent/JPH0831499B2/ja
Publication of JPH01200642A publication Critical patent/JPH01200642A/ja
Publication of JPH0831499B2 publication Critical patent/JPH0831499B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は半導体装置用フィルムキャリア、より詳しく
はフィルムキャリアにワイヤレスボンディングにより半
導体素子を連続的に組み込んでいくフィルムキャリア方
式(Tape Automated Bonding(以下TABと略する))に
用いられるフィルムキャリアおよびその製造方法に関す
る。
<従来の技術> 半導体素子の実装技術においては、一定水準以上の性
能を持つ製品を高速で量産するために、自動化が図られ
ている。
この自動化を目的として開発されたものの一つに、長
尺フィルムキャリアにワイヤレスボンディングにより半
導体素子を連続的に組み込んでゆくTABがある。
このTABでは、半導体素子5の各電極端子にバンプを
介してフィルムキャリアの対応するインナーリードがボ
ンディングツールにより熱圧着された後、絶縁性の流動
レジンによりボッティング封止され、さらに表面保護コ
ートが施されるという操作が連続的に行われる。
そして、半導体素子がポッティング封止されたフィル
ムキャリアは所定の位置で切断され、そのアウターリー
ドがプリント基板に半田付けされて半導体装置となる。
このようなTABに用いられるフィルムキャリアは、通
常ポリイミド樹脂、ポリエステル樹脂等の可撓性の絶縁
フィルムにデバイスホールやスプロケットホール等の必
要な貫通孔を打ち抜きにより形成し、そのフィルムに銅
箔を貼着し、次いで該銅箔をフォトエッチングにより、
所望の銅箔パターンのリードに形成したものである。第
11図に示すように、この銅箔は所望の半導体素子のボン
ディング特性を得るためあるいは防錆等のために、その
両面に0.5〜1.0μm厚の半田、錫等のめっき層を被覆形
成する。また必要に応じて、該銅箔のインナーリード31
には半田、錫等のめっきが施され、アウターリード32に
は金、銀、白金等貴金属めっきが施されていることもあ
る。
ところで、近年、半導体装置の集積度の向上によりフ
ィルムキャリアのリード3の数が増加する傾向となっ
た。そのため、従来と同一形状、寸法の半導体装置を作
るには、インナーリード31のピッチをより小さくしたい
わゆるファインピッチTAB用フィルムキャリアの開発が
望まれている。
ところが、ファインピッチTAB用フィルムキャリアの
製造、特にインナーリードのピッチを100μm以下とす
るフィルムキャリアの製造には、次のような問題があっ
た。
リードを構成する銅箔の厚さが35μmと厚い為に、イ
ンナーリードの幅およびその間隙をそれぞれ50μm以下
にするとインナーリードのパターンエッチングの際パタ
ーン欠損や短絡のおそれが生じる。
つまり、リードの幅とリードの間隔を銅箔の厚さを約
130%以下とすると、エッチングが深さ(厚さ)方向に
進行し終了するまでにレジストインクが部分的に剥離
し、リードのパターン欠損が生じ、また、これを避ける
ためにエッチングの終了前にエッチングを中止すると、
エッチングが不完全でリード間に短絡が生じるのであ
る。
従って、スプロケットホールおよびデバイスホールが
形成されたフィルムに銅箔を貼着し、この銅箔を酸洗に
より薄くするか、あるいは予め厚さが15〜25μmの薄い
銅箔を用いて厚さの薄いリードを形成する方法が試みら
れている。
しかるに、このような方法では銅箔の厚さが薄くなる
ため、機械的強度が低下し、デバイスホール内へ銅箔の
落ち込みが生じ、銅箔にエッチングを施す際のフォトレ
ジストの形成において、落ち込み部分の上部に装着され
たフォトマスクにより露光された部分は焦点がボケ、正
確なフォトレジスト形成されず、結局、微細なエッチン
グによるファインリードパターンの形成が不可能とな
る。
また、銅箔のエッチングにおいては、エッチング液を
高圧でスプレーするが、フィルムキャリア裏側のデバイ
スホール内には銅箔を支持するものがないため前述のよ
うに銅箔の厚さが薄いと強度不足によりインナーリード
の変形が生じ、半導体装置の信頼性を低下させる。
以上のように、従来のフィルムキャリアの製造方法で
は、ファインピッチTAB用フィルムキャリアを製造する
にあたり、多くの障害があった。
<発明が解決しようとする問題点> 本発明の目的は、上述した従来技術の欠点を解消し、
リードの微細加工が可能であり、特にファインピッチTA
B用フィルムキャリアの製造に適する半導体装置用フィ
ルムキャリアの製造方法およびこれにより得られた半導
体装置用フィルムキャリアを提供することにある。
<問題点を解決するための手段> このような目的は、以下の本発明により達成される。
即ち、本発明は、可撓性絶縁フィルム上に導体膜によ
るリードを形成してなる半導体装置用フィルムキャリア
を製造するに際し、 前記可撓性絶縁フィルム上に所望パターンのリードを
形成した後、前記可撓性絶縁フィルムにデバイスホール
および/またはアウターリードボンデイングホールを形
成することを特徴とする半導体装置用フィルムキャリア
の製造方法を提供するものである。
前記リードの形成は、銅箔の貼着またはめっきにより
前記可撓性絶縁フィルム上に導体膜を形成した後、該導
体膜をエッチングすることにより行うのがよい。
また、前記リードの形成は、前記可撓性絶縁フィルム
上に所望パターンのマスクを形成し、該マスクに覆われ
ていない部分をめっきすることにより行うのがよい。
前記デバイスホールおよび/またはアウターリードボ
ンディングホールの形成は、イオンミリング法により行
うのがよい。
また、前記デバイスホールおよび/またはアウターリ
ードボンディングホールの形成は、ケミカルエッチング
法により行うのがよい。
また、本発明は、上記いずれかの製造方法により製造
された半導体装置用フィルムキャリアであって、 前記導体膜の厚さが30μm以下である半導体装置用フ
ィルムキャリアを提供するものである。
各インナーリードの平均幅が20〜50μmであるのがよ
い。
そして隣接するインナーリードの平均ピッチが100μ
m以下であるであるのがよい。
本発明の半導体装置用フィルムキャリアの製造方法
は、従来のフィルムキャリアの製造方法のように、ベー
スフィルムにデバイスホール等の貫通孔を開口形成した
後、リードを形成する方法とは根本的に異なるもので、
デバイスホール等が形成されていないベースフィルム上
に所望パターンのリードを形成し、その後、デバイスホ
ール等を形成するものである。
リードは、フィルムキャリアのベースフィルムに開口
されたデバイスホールの周囲に形成され、そのインナー
リードはデバイスホール内に突出するため、リードに一
定の機械的強度を必要とすることから、上記従来法では
リードを構成する導体膜の厚さを薄く(厚さ30μm以
下)することができないが、本発明では、デバイスホー
ルを有さないベースフィルム上にリードを形成するた
め、リードを構成する導電膜に厚さの制限を受けること
がなく、即ち導体膜の厚さを薄く(厚さ30μm以下)す
ることができ、よってエッチングによるリードの微細加
工が可能となる。
以下、本発明の半導体装置用フィルムキャリアおよび
その製造方法を添付図面に示す好適実施例について詳細
に説明する。
第1図〜第5図は、本発明のフィルムキャリアの製造
方法の工程を示す横断面図である。以下、各工程をこれ
らの図面に基づいて説明する。
<1−a> フィルムキャリア1のベースフィルム(可
撓性絶縁フィルム)2の両側部に例えばプレス打抜き加
工によりスプロッケトホール6、6形成し、次いで第1
図に示すように、ベースフィルム2上の両サイドのスプ
ロケットホール6、6間の位置に導体膜8を積層する。
この導体膜8の積層は、ベースフィルム2上に接着剤
を塗布し、銅箔のような金属箔を貼着する方法、あるい
はベースフィルム2上に所望の金属をめっき(好ましく
は、蒸着)し、金属層を形成する方法等が挙げられる。
ここで、めっきとは、通常の電解めっき、無電解めっ
き、浸漬めっき、スプレーめっきのような湿式めっき、
または蒸着、スパッタリング、イオンプレーティング、
CVDのような乾式めっきをいう。本明細書では、これら
を総称して「めっき」という。
導体膜8の構成材料としては、銅、鉄、ニッケル、ク
ロム、アルミニウム等またはこれらを含む合金(例え
ば、Cu−Ni合金、Cu−Zn合金、Cu−Ni−Zn合金、Cu−Sn
合金、Cu−Zr合金、42%Ni−Fe合金、SUS430)等を挙げ
ることができる。
導体膜8の厚さは、その構成材料にもよるが、通常、
30μm以下、特に、5〜25μm程度とするのが好まし
い。厚さが5μm未満ではリードに加工したとき強度不
足となり、また25μm、特に30μmを超えるとリードの
微細加工が困難となるからである。
なお、導体膜8の厚さが最終的なリードの厚さに等し
い場合には、導体膜の厚さは上記範囲内が好ましいが、
例えばベースフィルム2上に厚さ25μm超の銅箔を貼着
し、後に該銅箔に酸洗を施しこして厚さを上記範囲内ま
で薄くすることも可能である。
また、ベースフィルム2を構成する可撓性フィルムの
構成材料は、例えばポリイミド、ポリアミドイミド等の
高耐熱性樹脂であるのが好ましい。その理由は、半導体
素子との半田接合や、樹脂封止の際に温度が400〜500℃
となるため、そのような高温に対してもベースフィルム
の溶融や熱変形が生じないことが要求されるからであ
る。
<2−a> 第2図に示すように、導体膜8上に所定の
パターン(ポジ型)のレジスト層7を形成する。
レジスト層7の形成方法は、特に限定されず、一般に
行われているフォトレジスト法あるいはスクリーン印刷
法を用いればよい。
<3−a> 第3図に示すように、レジスト層7をマス
クとして導体膜8にエッチングを施し、その後レジスト
層7を剥離、除去して第4図に示すように所望パターン
のリード3を得る。得られた各リード3の厚さは、上述
した理由から5〜25μm程度とするのがよい。
本発明においては、未だデバイスホール4およびアウ
ターリードボンディングホール5が開口形成されていな
いベースフィルム上でリード3を形成するため、リード
の強度の確保を考慮することなくリードへの加工を行う
ことができる。その結果、リード3を構成する導体膜8
の厚さを薄くすることができ、リードの微細加工が容易
に可能となる。例えば、厚さ5〜25μm程度の銅箔リー
ドにおいて、各インナーリードの平均幅を20〜50mm以下
とすること、および/または隣接するインナーリードの
平均ピッチを100μm以下とすることが可能となる。
<4−a> 第5図に示すように、リード3が形成され
たベースフィルム2の所定位置にデバイスホール4およ
びアウターリードボンディングホール5を形成し、本発
明のフィルムキャリア1を得る。
このデバイスホール4およびアウターリードボンディ
ングホール5の形成は、イオンミリング法またはケミカ
ルエッチング法により行われる。以下これらについて説
明する。
イオンミリング法とは、イオンビームの運動エネルギ
ーにより、被処理物を物理的に加工する方法であり、そ
の原理は、イオン源より被処理物(ベースフィルム)に
向けて直進するイオンビームが被処理物のレジストによ
り覆われた以外の部分(デバイスホール4およびアウタ
ーリードボンディングホール5を形成する部分)に衝突
し、その部分を切削するというものである。
このイオンミリング法は、高精度な加工が可能である
という特徴を有する。
なお、イオンミリング法に関しては、日立評論VOL.68
No.6(1986−6)のp49〜52「大口径イオンビームミ
リング装置の開発」に詳述されている。
ケミカルエッチング法とは、ポリイミド(ベースフイ
ルム)がヒドラジンの水溶液に溶解することを利用した
エッチング法であり、ベースフィルムのエッチングを薬
品処理にて手軽に行うことが出来るという利点を有す
る。
次に、リードの形成方法が前述のものと異なるフィル
ムキャリアの製造方法を第6図〜第10図に基づいて説明
する。
<1−b> フィルムキャリア1のベースフィルム(可
撓性絶縁フイルム)2の両側部に例えばプレス打抜き加
工によりスプロケットホール6、6を形成し、次いで第
6図に示すようにベースフィルム2上にフォトレジスト
9を塗布する。
<2−b> 前記フォトレジスト9を露光、現像し、第
7図に示すように所定パターン(ネガ型)のレジスト層
9を形成する。
<3−b> 第8図に示すように、レジスト層9をマス
クとして部分的なめっき(好ましくは、蒸着)を行い、
導体膜8を形成する。導体膜8の構成材料、厚さ等につ
いては前記と同様である。
このような、めっきによりリードを形成する方法は、
前述の金属箔の貼着およびそのエッチングによる方法に
比べ、より微細なパターンが得やすいという利点があ
る。
また、めっき金属、即ちリードの構成金属の組成や膜
厚を容易に選択することができ、特に、二元または三元
以上の合金とする場合には有利である。
<4−b> レジスト層9を剥離、除去して第9図に示
すように所望パターンのリード3を得る。
<5−b> 第10図に示すように、前記<4−a>と同
様にしてベースフィルム2の所定位置にデバイスホール
4およびアウターリードボンディングホール5を形成
し、本発明のフィルムキャリア1を得る。
<実施例> 以下、本発明の具体的実施例について説明する。
〔実施例1〕 (1−1)ベースフィルムとして、厚さ75μm、幅35mm
のポリイミド製長尺フィルムの両サイドにプレス打付き
加工により所定ピッチのスプロケットホールを連続的に
形成した。
(1−2)このベースフィルムのリード形成面にエポキ
シ系接着剤を20μm厚塗布し、厚さ18μm、幅26.4mm圧
延銅箔を貼着した。
(1−3)次に銅箔の表面にロールコーター法によりフ
ォトレジストインクを均一に塗布し、これを露光(焼
付)、現像して所望のポジ型フォトレジストパターンで
形成した。
(1−4)次に、エッチング液(塩化第二銅溶液)によ
り銅箔をエッチングし、剥離液(10%NaOH液)によりフ
ォトレジストの除去を行って所望パターンのリードを形
成した。リードパターンは、インナーリードの幅が30μ
m、隣接するインナーリードの間隙が30μm、即ち、ピ
ッチ60μmとした。
(1−5)次に、イオンミリング法により、ベースフィ
ルムの幅方向中央部に5.7×6.3mmの角形デバイスホール
と、このデバイスホールの各辺外周部に幅3.0mm、長さ1
8.0mmのアウターリードボンディングホールを開口形成
し、第11図に示すフィルムキャリアを得た。
イオンミリングは、(株)日立製作所製のイオンミン
グ装置を用い、下記条件にて行った。
イオン源にはArイオン源を用い、ビーム電流密度0.5m
A/Cm2で切削部以外の部分をステンレス製のマスクによ
りマスキングして加工した。ミリング速度は1μm/min
であり、金属のミリングに比べその速度は非常に速いも
のであった。
〔実施例2〕 (2−1)上記(1−1)と同様 (2−2)ベースフィルムのリード形成面に99.99%銅
を蒸着し、厚さ10μmの銅層を形成した。
(2−3)上記(1−3)、(1−4)および(1−
5)と同様 〔実施例3〕 (3−1)ベースフィルムとしてガラスエポキシ製長尺
フィルムを用いた以外は、上記(1−1)と同様とし
た。
(3−2)上記(2−2)および(2−3)と同様 〔実施例4〕 (4−1)上記(1−1)と同様 (4−2)ベースフィルムのリード形成面にフォトレジ
ストインクを均一に塗布し、これを露光(焼付)、現像
して所望のネガ型フォトレジストパターンを形成した。
(4−3)このフォトレジストをマスクとして、99.99
%銅を部分蒸着し、厚さ5μmの銅層を形成した。
(4−4)剥離液(10%NaOH液)によりフォトレジスト
の除去を行って所望パターンのリードを形成した。リー
ドパターンは上記(1−4)と同様である。
(4−5)上記(1−5)と同様 (実施例5) (5−1)上記(1−1)、(1−2)、(1−3)お
よび(1−4)と同様 (5−2)ケミカルエッチング法により上記(1−5)
と同様のデバイスホールおよびアウターリードボンディ
ングホールを開口形成した。
ケミカルエッチングに際しては、スクリーン印刷法に
よりエポキシ系ソルダーレジストインクを印刷し、マス
キングを行った。
また、用いたエッチング液は、10%ヒドラジン水溶
液、pH10.5、液温80℃であった。
上記実施例1〜5で得られたフィルムキャリアのリー
ド部を調べたところ、パターン欠損、短絡およびリード
の変形もなく、高い精度でファインピッチリードパター
ンの形成が可能であることが確認された。
<発明の効果> 本発明の半導体装置用フィルムキャリアおよびその製
造方法によれば、可撓性絶縁フィルム上に所望パターン
のリードを形成した後、そのフィルムにデバイスホール
および/またはアウターリードボンディングホールを形
成することにより、リードを構成する導体膜の形成方法
や膜厚に制約を受けることなくリードを形成することが
でき、よって、微細パターンの加工が容易に可能となっ
た。
その結果、例えばリード間のピッチが100μm以下の
ファインピッチTAB用フィルムキャリアの製造が可能と
なった。
【図面の簡単な説明】
第1図〜第5図は、本発明の半導体装置用フィルムキャ
リアの製造方法の工程例を示す横断面図である。 第6図〜第10図は、本発明の半導体装置用フィルムキャ
リアの他の工程例を示す横断面図である。 第11図は、本発明の半導体装置用フィルムキャリアの平
面図である。 符号の説明 1……フィルムキャリア、 2……ベースフィルム、 3……リード、 31……インナーリード、 32……アウターリード、 4……デバイスホール、 5……アウターリードボンディングホール、 6……スプロケットホール、 7……レジスト層、 8……導体膜、 9……フォトレジスト(レジスト層)

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】可撓性絶縁フィルム上に導体膜によるリー
    ドを形成してなる半導体装置用フィルムキャリアを製造
    するに際し、 前記可撓性絶縁フィルム上に所望パターンのリードを形
    成した後、前記可撓性絶縁フィルムにデバイスホールお
    よび/またはアウターリードボンデイングホールを形成
    することを特徴とする半導体装置用フィルムキャリアの
    製造方法。
  2. 【請求項2】前記リードの形成は、銅箔の貼着またはめ
    っきにより前記可撓性絶縁フィルム上に導体膜を形成し
    た後、該導体膜をエッチングすることにより行う請求項
    1に記載の半導体装置用フィルムキャリアの製造方法。
  3. 【請求項3】前記リードの形成は、前記可撓性絶縁フィ
    ルム上に所望パターンのマスクを形成し、該マスクに覆
    われていない部分をめっきすることにより行う請求項1
    に記載の半導体装置用フィルムキャリアの製造方法。
  4. 【請求項4】前記デバイスホールおよび/またはアウタ
    ーリードボンディングホールの形成は、イオンミリング
    法により行う請求項1〜3のいずれかに記載の半導体装
    置用フィルムキャリアの製造方法。
  5. 【請求項5】前記デバイスホールおよび/またはアウタ
    ーリードボンディングホールの形成は、ケミカルエッチ
    ング法により行う請求項1〜3のいずれかに記載の半導
    体装置用フィルムキャリアの製造方法。
  6. 【請求項6】請求項1〜5のいずれかに記載の半導体装
    置用フィルムキャリアの製造方法により製造された半導
    体装置用フィルムキャリアであって、 前記導体膜の厚さが30μm以下である半導体装置用フィ
    ルムキャリア。
JP63024653A 1988-02-04 1988-02-04 半導体装置用フィルムキャリアおよびその製造方法 Expired - Fee Related JPH0831499B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63024653A JPH0831499B2 (ja) 1988-02-04 1988-02-04 半導体装置用フィルムキャリアおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63024653A JPH0831499B2 (ja) 1988-02-04 1988-02-04 半導体装置用フィルムキャリアおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH01200642A JPH01200642A (ja) 1989-08-11
JPH0831499B2 true JPH0831499B2 (ja) 1996-03-27

Family

ID=12144100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63024653A Expired - Fee Related JPH0831499B2 (ja) 1988-02-04 1988-02-04 半導体装置用フィルムキャリアおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH0831499B2 (ja)

Also Published As

Publication number Publication date
JPH01200642A (ja) 1989-08-11

Similar Documents

Publication Publication Date Title
EP0452506B1 (en) METHOD OF PRODUCING A FLEXIBLE CIRCUIT BOARD FOR MOUNTING IC's
US3809625A (en) Method of making contact bumps on flip-chips
US5217597A (en) Solder bump transfer method
US4054484A (en) Method of forming crossover connections
US3528090A (en) Method of providing an electric connection on a surface of an electronic device and device obtained by using said method
JP2006093575A (ja) 半導体装置およびその製造方法
JP2002343931A (ja) 配線基板およびその製造方法、マルチチップモジュールおよびその製造方法並びにマルチチップモジュール実装構造体
KR100764386B1 (ko) 고온공정에 적합한 절연구조체 및 그 제조방법
US4986880A (en) Process for etching polyimide substrate in formation of unsupported electrically conductive leads
JPH06152105A (ja) プリント配線板の製造方法
US5922517A (en) Method of preparing a substrate surface for conformal plating
US5074969A (en) Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate
JPH0831499B2 (ja) 半導体装置用フィルムキャリアおよびその製造方法
CA1051559A (en) Process for the production of printed circuits with solder rejecting sub-zones
JPH04356937A (ja) 誘電体基板上の導体間の電流誘起電気化学的デンドライト形成を防止するための組成及びコーティング
JPH0219992B2 (ja)
KR20020026849A (ko) 범프가 부착된 배선회로 기판 및 그 제조방법
JPH0481877B2 (ja)
US5766499A (en) Method of making a circuitized substrate
JP2781247B2 (ja) 微小突起電極付接続基板の製造方法
JP2000353726A (ja) フィルムキャリアの製造方法
JP2705263B2 (ja) Tab用テープキャリアの製造方法
JPH1117331A (ja) 可撓性回路基板の製造法
JPH07161773A (ja) 無電解錫めっきtab用テープキャリアの製造方法
JPH01144645A (ja) 半導体装置用フィルムキャリアの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees