JPS63155962A - Ｃｃｄ撮像装置及びそれを備えたカメラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電荷結合素子を具備する半導体本体を有し、撮
像された画像の局所的なインテンシテイを示す２つの連
、続する信号電荷パケット間の間に、当該電荷の転送中
に捕集される全体のスミア電荷と暗電流電荷を示す参照
電荷パケットを、その電荷結合素子の電荷転送チャンネ
ルを経由して、転送させるＣＣＤ撮像装置に間するもの
である。

ＣＣＤ撮像装置はいくつかのタイプに分類される。最も
良く知られているタイプはインターライン型センサとフ
レーム転送型センサである。インターライン型センサは
、受光素子（ビクセル）の多くの列から構成されていて
、捕集された画像が蓄積期間の間に電荷パケットに変換
され、そのパケットのサイズが捕集された画像の局所的
なインテンシテイに対応しているものである。列の間に
は、電荷パケットが垂直方向に転送されて水平方向の読
み出しレジスタに到達するように電荷結合素子が配置さ
れている。殆どの場合、電荷結合素子は不透明又は反射
膜により遮蔽されていて入射する放射線を防いでいる。

フレーム転送型の撮像装置は主に長さ方向に画像撮像部
と保持部に分割されている数多くの隣り合った電荷結合
素子のみからなる。画像は、撮像装置部に投影され電荷
パケットのパターンに変換され、蓄積期間の後、即座に
保持部に転送され水平方向の読み出し素子によってシリ
アルに読み出される。

ここに述べた型の撮像装置以外にも、ライン転送型の撮
像装置のような他の型のＣＣＤ撮像装置も知られている
が、これには以下で述べるような問題があり、本発明の
方法がそれを解決している。

電荷結合撮像装置で生じる問題として知られているもの
にいわゆるスミアがある。これは画像表示中、画像の中
に垂直のたてじまになって顕著に現れる。このスミアは
電荷結合素子に於ける転送によって生じるものである。

転送中、その電荷パケットは同じ列の中の他の画像点を
通過し、通過する度にこれらの画像点又はその近くで発
生している電荷を捕集してしまう。もし局所的にインテ
ンシテイが非常に高いと、表示している間その列全体が
この効果によって白くなってしまう。

動画に間してそのスミア問題を解決した最初のバラグラ
フに述べた種類のＣＣＤ撮像装置は、昭和５７年１１月
２７日に特願昭５７−２０８２９９号として出願され、
昭和５９年６月８日に公開された特開昭５９−９９８８
２号により公知となっている。この公開公報にはインタ
ーライン型のＣＣＤセンサが記載されていて、２個の電
荷結合素子が画像点の２つの隣り合う行の間に位置し、
ある行の中のビクセルはその行の両側にある電荷結合素
子と交互に結合されている。電荷結合素子１個当りのス
テージの数、つまり一つの電荷パケットを構成すること
のできる電極からなる一つのグループは、この電荷結合
素子に関与するビクセルの数のほぼ倍である。その結果
、信号電荷を保有するポテンシャル井戸同士の間毎に、
１個の１′空の”ポテンシャル井戸を、その電荷転送チ
ャンネルを介して、転送することが可能となる。空とい
う単語に“をつけることによって、これらのポテンシャ
ル井戸は信号電荷を保有せずその意味では“空”である
ことを示すようにしている。この信号転送中、これらの
“空の″ポテンシャル井戸は信号電荷を含むポテンシャ
ル井戸が通過する場所と同じ場所を通過するので、信号
電荷と同様なスミア電荷を捕集することになる。信号電
荷量を正確に決めるために、信号電荷を保持するポテン
シャル井戸に保持されている電荷パケットからこれらの
スミア電荷が減算される。この既知の方法をインターラ
イン型センサに用いることは可能であるが、フレーム転
送型センサに用いることはできない。と言うのはこの方
法に於いては、電荷結合素子は同時に感光素子にもなっ
ているので捕集された放射線が蓄積期間の間に電荷に変
換されてしまうからである。

この既知の方法のもう一つの問題点は、ここに説明した
スミア電荷の発生に於いては垂直方向の電荷結合素子に
毎回附加的ステージを必要とすることである。そしてこ
れは半導体結晶上に余分なスペースを必要とすることに
なり、モして／又は行及び／又は列方向の単位長さ当り
のビクセルの数を増大させることが困難になる。

本発明の目的は、中でも最初のバラグラフで述べた種類
のＣＣＤ撮像装置に対して、インターライン型のみなら
ずフレーム転送型のセンサにも使用できる、スミア効果
を示す参照電荷パケットを発生させる方法を提供するこ
とにある。本発明のもう一つの目的は、特に撮像装置の
感光領域に余分のスペースを全く必要としないか又は殆
ど必要とせずにスミア効果を示す電荷パケットの発生方
法を提供することである。本発明は、中でも参照電荷用
の附加ポテンシャル井戸は電荷転送の間のみ必要であフ
て、それ故、蓄積期間中には必要ではなく、電荷転送の
直前又は電荷転送中に２つの連続する信号電荷の間に、
参照電荷用の別の井戸を、それらの信号の間の間隔を拡
げて発生させることができるという認識に基づいている
。

最初のパラグラフに記載されたようなＣＣＤ撮像装置に
関する本発明の特徴は、ポテンシャルバリアによってお
互いに分離されていて、かつ２個の当該信号電荷パケッ
トが保持されている２個のポテンシャル井戸を、当該電
荷を転送する前にチャンネル内に発生させ、次に電荷転
送開始の時点でその信号電荷パケット間の距離を、これ
らのうちの少なくとも１個の信号電荷パケットの位置を
ずらすことにより拡大させ、これらの信号電荷パケット
間に前記電荷転送の際にも転送される第３のポテンシャ
ル井戸を発生させて、前記参照電荷パケットを形成する
手段が設けられた点にある。

本発明のＣＣＤ撮像装置に於けるＣＣＤステージの数は
、基本的には列当りのビクセルの数によって決まる。参
照電荷パケットに対してざらにＣＣＤステージを必要と
することはなく、少なくともセンサの感光領域にはその
ようなステージを必要としないという事実によって、本
発明はフレーム転送型のＣＣＤセンサに於けるスミア補
償に特に有効である。

信号電荷の発生前にすでに電荷結合素子内に存在してい
たスミア電荷と暗電流の影響を実際上完全に除去できる
利点を有する本発明の好ましい重要な実施例の特徴は、
全ての信号電荷がその電荷結合素子又はそれに対応する
部分から除去された後、その部分に捕集′されたリーク
電流及び／又はスミアによる残留電荷が、次のフレーム
の信号電荷がその電荷結合素子に捕集される前に、除去
される手段が設けられている点にある。

アコーディオンセンサとも呼ばれている重要なＣＣＤ撮
像装置の型も又、Ｔｅｃｈｎ、　Ｄｉｇｅｓｔ　ｏｆ　
ｔｈｅＩｎｔｅｒｎａｔｉｏｎａｌ　Ｅｌｅｃｔｒｏｎ
　Ｄｅｖｉｃｅｓ　１９８４の第４０〜４３頁に於てＡ
、Ｊ、Ｐ、　Ｔｈｅｕｗｉｓｓｅｎ外による“Ｔｈｅ　
Ａｃｃｏｒｄｉｏｎ　１ｍａｇｅｒ：　　Ａｎ　　Ｕｌ
ｔｒａ　ＨｉｇｈＤｅｎｓｉｔｙ　Ｆｒａｍｅ　Ｔｒａ
ｎｓｆｅｒ　ＣＣＤ”という文献、及び公開された本出
願人によるヨーロッパ特許出願０１２Ｂ６１５．０１６
１０２３及び０１５９７５Ｂに記載されている。

これらの既知の装置に於いても、電荷転送の間、連続す
る電荷パケット間の距離は拡大されている。

しかしながら、これらの素子に於いては本発明とは異な
って、転送のフェーズ数によって本質的に決まるよりも
はるかに大きく受光素子（ビクセル密度）の密度を増加
させなければならない。

このようにして、フレーム転送型センサに於いては、受
光部を蓄積期間の間、１個置きの電極により信号パケッ
トが形成される２相ＣＣＤとして動作させることが可能
であり、一方電荷転送時には４本の電極につき１個の電
荷パケットを発生させる４相システムとして動作させる
。信号の混合を防いで、アコーディオン原理によって、
４相で信号を転送し２相により画像を記録することが可
能となる。その結果、通常の４相転送に関してはビクセ
ル密度を２倍にすることができる。同様にして、電荷を
４相モードで転送し、２相モードで保持することができ
る。

これらの既知の装置に於いては、信号電荷は、２個の連
続する信号電荷の間にある電極の数が電荷転送の相の数
に対応する距離しか離間されていない。スミア問題の解
決は前述の刊行物には記載されていない。

アコーディオンセンサの利点とスミア抑圧の利点を結合
させた重要な好ましい実施例は、ｎをｍより大としたと
き、電荷結合装置を信号電荷の蓄積時にはｍ相素子とし
て動作させ、電荷転送時にはｎ相装置として動作させ、
転送時、電荷パケットの混合を避けるために、一連の電
荷パケットに於いて、電荷パケットの転送を常に先の電
荷パケットより後に行い、つまり、先行する電荷パケッ
トからの距離が充分大きく、少なくとも２つの連続する
信号電荷の間の距離が、これらの信号電荷の間に参照電
荷が発生する前記第３のポテンシャル井戸を誘起させる
のに充分な距離になる時のみその転送を行う点と、先頭
の信号電荷と参照電荷との間の距離及び参照電荷とそれ
に後続する信号電荷との間の距離を、この後続信号電荷
が転送される前に先ず充分に大きくさせなければならな
い点に特徴がある。

本発明をいくつかの実施例と添付の図面によりさらに詳
細に説明する。

先づ、本発明の原理を第１図により説明する。

第１図は、本発明のＣＣＤ撮像装置装置動作中の各ステ
ージを示している。

この例の撮像装置は、数多くの平行して垂直に並ぶ電荷
結合素子２から構成されている。第１図（ｔｌ）に於い
ては２列のみが示されている。通常の装置と同様に、こ
の装置も大きく分けて３個の部分からなっている。それ
らは画像が投影され電荷パターンに変換される画像セン
サ部分３、発生した電荷パターンが保持される保持部分
４及び保持された情報をシリアルに読み出すことのでき
る垂直読み出しレジスタ５である。これらの３個の部分
は、電荷結合素子２と同様に、点線で示されている。時
刻ｔ、に於いては、画像が電荷パターンに変換されそし
て保持部４は完全に空になっている。図に示す装置では
、簡単化のために、実線で示す画像ライン６〜９のみが
示されている。しかしながら、実際の装置では、この数
は相当多くなる。

この装置は前述したアコーディオン原理により動作し、
少なくとも蓄積期間に於いては画像センサ部３はｍ相素
子として、転送期間にはｍより大きいｎ相（ｎ　＞　ｍ
　）素子として動作するものとする。しかしながらこの
記載から明らかなようにこのことは必ずしも必要ではな
く、又本発明は蓄積期間及び転送期間の両方に於いてｎ
相素子として動作するような装置にも用いることができ
る。

ｔ２では、最下端の画像ラインつまり画像ライン６が移
動して保持部４に到達する。画像ライン７．８及び９は
、画像ライン６と７の間の距離を大きくなるようにする
ためにそれらの位置を変化させない。アコーディオン型
の既知のＣＣＤセンサに於いては、次の転送段ではライ
ン７がライン６と同時に移動する。

しかしながら、本発明のセンサでは、第１図のｔ３で、
画像ライン６はｎ相の転送に対応してＣＯＤの１段分だ
け移動する。一方ライン７〜９は移動せずライン６と７
の間に新しいポテンシャル井戸のライン６′が形成され
る。図面に於いて、このラインは−×−Ｘ−の線で示さ
れている。ライン６′は蓄積期間に画像ライン６の領域
で発生させるのが良い。次段のｔ４では、画像ライン６
と、ライン６に対する参照ラインとなるライン６′がｎ
相の転送手段によって同時に移動する。

もしライン６′と７の間の距離が充分に大きい場合には
、画像ライン７もｔ５に於いてライン６′とライン６と
共に同時に移動する。このときライン８と９は転送され
ない。七６で、画像ライン７をｎ相のＣＣＤ段だけその
元の蓄積された位置から離間させ、画像ライン７０元の
位置で画像ライン７に対する参照電荷を形成するために
、ポテンシャル井戸のライン７′を発生させる。ｔ７で
は、画像ライン８と９が固定されたまま、ライン６゜６
’　、７．７’が転送される状態が示されている。

ｔ８で、画像ライン８の転送が開始され、ｔ９で参照ラ
イン８′が生成される。ｔ９では、第１画像ライン６が
画像保持部４の最下位の保持ラインに到達する。このラ
インは当座の間さらに転送されることはない。ｔｌｉ！
で、参照ライン６′が画像保持部４の最下位から２番目
のラインにテ１１達し、当座の間そこに留まる。ｔｌｌ
で、最後の画像ライン９の転送が開始され、ｔｌ２で参
照ライン９′が生成される。ライン６．６′に間して述
べた方法と同様にして、残りのラインが画像保持部に導
入される。ｔｌ６で、全ての画像ライン６〜９がそれら
の参照ライン６′〜９′と共に画像保持部４に導入され
る。

参照ラインは各画像ラインに対応するので、画像保持部
の蓄積容量はセンサ部３の倍となる。各参照ライン６’
　、７’　、８’　、９’が対応する画像ラインと同じ
かあるいは殆ど同じ画像部の部分を通過して来ていると
いう事実により、参照ラインの中のスミア電荷は、画像
センサ部から保持部への転送時に、画像ラインにより捕
集されるスミア電荷と本質的に等しくなる。それ故、各
画像信号を読み出す間、画像ライン６．７．８等から参
照ライン６’　、？’　、８’　、９’等により発生し
た対応スミア信号を減することによって、その画像の各
点での明るさについての正確な情報が得られ、かつ転送
時のスミア及び／又は暗電流によって乱されていない信
号を得ることができる。

参照ライン６１　、７７等は、保持部４に附加的スペー
スを占めることにはなるが、画像センサ部３のビクセル
密度及び垂直方向の解像度には悪影響を与えることはな
いことに注意されたい。

第２ａ図は、本発明の電荷結合素子の実施例を示す。こ
の図は、半導体本体１１に設けられたＣＯＤチャンネル
２を有するセンサ部３の断面図である。この装置はｎチ
ャンネル型で情報は電子のパケットからなるものとして
いる。しかしながら、さらに説明するまでもなく本掩明
がｐチャンネル型の装置にも用いることができることは
明かであろう。この装置は埋め込みチャンネル型（ＢＣ
ＣＤ）でも表面チャンネル型（ＳＣＣＤ）でも良い。

電荷転送は直接に行われるものとする。半導体基板の表
面には一連のクロック電極１２〜１８が形成されている
。図には７個の電極しか示されていないが、実際の数は
かなり多い。これらの電極は、単層又は多層技術による
既知の技術によってお互い同士が重なり合ったり又は重
なり合わないように形成される。ゲート絶縁膜となる酸
化薄膜は電極間及び半導体基板の表面に形成される。図
には４本のクロックラインと、クロック電圧Ｆ１．Ｆ２
゜Ｆ３及びＦ４が表示されている。さらに、図には２本
のライン２０と２１が示されていて、高レベルＨ及び／
又は低レベルＬの電圧が印加される。電圧Ｈがライン２
０．２１のうちのどちらかに印加されると、電圧りは同
時に他のラインに印加され、又その逆も生じる。そのた
め図面ではライン２０がＨ／Ｌ及びライン２１がＬ／Ｈ
と表示されている。電極１２〜１８は、各々スイッチ２
．２ａ、２２ｂ　、２２　ｃ等に接続されていて、各電
極はクロックラインＦ　＋　、Ｆ　２．Ｆ　３．Ｆ　Ａ
のどれか、又はライン２０と２１のどれかに接続されて
いる。スイッチ２２は、隣り合う２個の電極間で互い違
いにライン２０．２１に接続されている。

装置の動作については、例えば、前述した公開済みのヨ
ーロッパ特許出願Ｅ　Ｐ　−Ａ　０．１２３，６１５に
その原理が示されている。本発明の説明のために第２ｂ
図に動作中のｔ１〜ｔ＋ｓの１０個の時刻でのポテンシ
ャル分布が示されている。ここで正のポテンシャルは下
向きにプロットされている。撮像された画像が電荷パタ
ーンに変換される蓄積期間の間、電極には固定電位が印
加される。つまり電極１２に電圧りが印加され、電極１
３には電圧Ｈが印加され、電極１４には再び電圧りが印
加されるという風に続く。半導体本体には、第２ｂ図ｔ
１に示されるように、偶数電極下のバリア２３と、奇数
電極下のポテンシャル井戸２４からなるポテンシャル分
布が形成される。そのサイズが局所的な光強度に対応し
ている電荷パケットが井戸に形成される結果、半導体本
体に発生した光電流がポテンシャル井戸２４内に蓄積さ
れる。その電荷パケットは図面中斜線で示されている。

電荷パケットは一つ置きの電極に保持されていることに
注意されたい。それ故画素（ビクセル）１個は２個の電
極に対応し、このことは通常の４相転送で動作する装置
に比較してビクセル密度が倍になっていることを意味し
ている。このビクセル密度が倍になるということはアコ
ーディオン原理によるものであるが、このことは前述の
ヨーロッパ特許出願Ｅ　Ｐ　、０，１２８，６１５及び
Ｉｎｖｉｔｅｄ　Ｐａｐｅｒｓ　Ｐｒｅ−ｓｅｎｔｅｄ
　　ａｔ　　ｔｅｈ　　ｆｉｆｔｅｅｎｔｈ　　Ｅｕｒ
ｏｐｅａｎ　　５ｏｌｉｄ　　５ｔａｔｅＤｅｖｉｃｅ
　　Ｒｅ５ｅａｒｃｈ　　Ｃｏｎｆｅｒｅｎｃｅ、Ａａ
ｃｈｅｎ、Ｓｅｐｔｅｍ−ｂｅｒ　１９８５の第１８３
〜２００頁の門、Ｇ−Ｃｏ１１ｅｔの“５ｏｌｉｄＳｔ
ａｔｅ　Ｉｍａｇｅ　５ｅｎｓｏｒｓ”と題する論文、
特に第１０図とその説明に示されている。

保持された電荷を転送するために、スイッチ２２ａと２
２ｂの切り替えに依って、先ず、クロック電極１２と１
３がクロックラインＦｌ、　　Ｆ２に接続され、その結
果電荷パケット２４が転送される。第２ｂ図に於て、こ
れは時刻ｔｐ、　　ｔ３でのポテンシャル分布によって
示される。電荷パケット２４と次のポテンシャルに蓄積
される電荷パケット２５の距離は非常に大きいので、既
知のアコーディオンモード動作によって、電荷パケット
２５をパケット２４と２５がお互いに混合することなく
転送させることが可能となる。しかしながら、本発明の
場合には、スイッチ２２ｃと２２ｄは当面それらの元の
スイッチポジションに留まるので、電極１４．１５での
電圧は変化せず電荷バケット２５は当座の間転送されな
い。この状態で４相クロックＦ＋、Ｆａにより、新しい
ポテンシャル井戸２６が電極１３（ｔａ）の下に発生す
る（第２ｂ図）。次の電荷転送時、このポテンシャル井
戸は左側に転送され、ある量の電荷２７が徐々に捕集さ
れ、これがパケット２４の転送中に捕集されるスミア電
荷に対する補償対策となる（参照、第２ｂ図、ｔｓ）。

パケット２５からの距離が充分大きいときは、スイッチ
２２ｃと２２ｄを切り替えることができる。その結果、
電極１４．１５は、各々、クロックラインＦ３とＦ４に
接続される。すると電荷パケット２５もパケット２４と
２７と共に同期して転送される（第２ｂ図、ｔ７、ｔｓ
）。パケット２５が最初蓄積されていた位置で、再びポ
テンシャル井戸２８が誘起される。次の転送時に参照電
荷２９　（ｔｓ、ｔ’ｓ　）がこの場所で捕集される。

パケット２９のサイズはパケット２７のそれと必ずしも
等しくなくても良い。°なぜならば、電荷パケット２９
は異なった距離、特にパケット２７よりも長い距離を通
過する必要があるからである。第２ｂ図のｔｈｅで示さ
れるように、最後の信号電荷パケット３０も転送される
。

この信号電荷と参照電荷は、ここで記載した方法でセン
サ部から保持部へ転送させることができる。保持部に保
持された信号電荷は、前述の刊行物に示されているよう
な２相モードによって処理することもできる。

第３図は、本発明の装置の一実施例のブロック回路図で
ある。この図には、クロック電極１２〜１８とそれらに
関連するスイッチ２２ａ、２２ｂ。

２２ｃ等が線図のみで示されている。これらはクロック
ラインＦ１〜Ｆ４の１本又はＨ／ＬもしくはＬ／Ｈライ
ンのどちらかに接続され、少なくとも１サイクルの間、
これらには固定電圧が印加される。スイッチ２２はシフ
トレジスタ３２により駆動され、各段はスイッチ２２に
接続されている。

この実施例に於いては、シフトレジスタは３２ａと３２
ｂの２個の部分に分割されていて、部分３２ａは偶数番
号の電極に接続され、センサの一方の側に配置され、部
分３２ｂは奇数番号の電極１３．１５．１７等に接続さ
れ、センサの別の側に配置されている。もちろん、１個
のみのシフトレジスタ３２による実施例も可能であるが
、１個のシフトレジスタ又は１個のシフトレジスタの一
部をマトリックスのどちらかの側に配置するこの実施例
は、本装置を設計する上で大きな利点をもたらす。シフ
トレジスタ３２ａ、３２ｂの人力ターミナルに、人力信
号ＩＭが印加される。これはクロック電圧φ１．φ２．
φ３．φ４の制御に依って左から右へシフトレジスタの
中を通過する。シフトレジスタ３２ａ、３２ｂは一連の
インバータ段３３゜３４からなり、それらのインバータ
段はクロックφ１〜φ４で制御されるスイッチ３５の間
に接続されている。インバータ段はスイッチ２２ａ　ｖ
　２２　ｂ　＋２２ｃ、２２ｄ等に接続されていて、イ
ンバータ回路３３の人力又はインバータ回路３４の出力
が高レベルであるとき、それに接続されているクロック
電極がクロックラインＦ　Ｉ−Ｆ　ａのうちの１本に接
続され、インバータ回路３３の出力又はインバータ回路
３４あ人力が高レベルのとき、そのクロック電極は直流
電圧Ｌ／Ｈに接続されるように構成されている。

第５図はクロック電極１２に接続されているシフトレジ
スタ３２ａの１段の回路図を示し、第６図はそれを具体
的に実施可能とする一回路図である。インバータ３３は
、高電圧子と低電圧−に接続されている２本の電源３６
．３７の間のｐチャンネルＭＯＳ）ランジスタＴ１とｎ
チャンネルトランジスタＴ２の直列接続からなる通常の
回路の構成からなる。Ｔ１とＴ２のゲート電極は、１個
のｎチャンネルＭＯＳ）ランジスタから構成されるスイ
ッチ３５の主電極領域に共通に接続されている。

スイッチ２２ａは２個のｎチャンネルトランジスタＴ３
とＴ５と２個のｐチャンネルＭＯＳ）ランジスタＴ４と
Ｔ６から構成されている。トランジスタＴ４とＴ５のゲ
ートはインバータ３３の入力に接続されていて、トラン
ジスタＴ３とＴ６のゲートはインバータ３３の出力に接
続されている。第６図の回路は次のように動作する。イ
ンバータ３３の入力が高レベルにあって、それ故この段
３３の出力が同時に低レベルにあるとき、トランジスタ
Ｔ５とＴ６が導通するとトランジスタＴ３とＴ４が非導
通となる。するとクロック電極１２が導通トランジスタ
Ｔｓ、Ｔ６を介してクロックラインＦ１に接続される。

一方、インバータ段３３の人力と出力が、それぞれ低レ
ベルと高レベルの場合には、トランジスタＴ３．Ｔ４は
導通状態で、トランジスタＴ５と１６は非導通状態とな
り、その結果クロック電極１２は直流ラインＬ／Ｈに接
続される。

第３図の回路動作の説明のために、第４ａ図にクロック
電圧Ｆ１〜Ｆ４及び電圧りとＨが時間の函数として示さ
れている。一方、シフトレジスタ３２の人力信号ＩＭと
電圧Ｖ１２〜ＶＩ７が時間ｔの函数として示されている
。φ１＝φ３及びφ２＝φ４であるものとする。クロッ
クＦ１〜Ｆ４は９０°重なった通常の４相クロツクであ
る。開始点では、電極１２，１４．１６等が低電圧レベ
ルして、奇数番号の電極が高電圧レベルＨであるという
蓄積期間の状況にある。これらの電極下には信号電荷が
蓄積されるポテンシャル井戸が形成され、偶数番号の電
極の下にはお互いに信号電荷を分離するポテンシャルバ
リヤが存在する。インバータ回路３３の入力は低電圧レ
ベルしてあり、出力はこの状態では高電圧レベルＨであ
る。一方、インバータ回路３４の入力は高レベルでそれ
らの出力は低レベルである。ｔｌＩ（第４ｂ図）で、Ｉ
ＭがＬからＨに変化する。ｔｌで、φ１（＝φ３）が高
レベルのとき、この入力信号はシフトレジスタ３２ａと
３２ｂの第１インバータ段３３の入力に加えられる。次
にこれらのインバータ段の出力がＬになり、クロック電
極１２と１３がクロックラインＦ１とＦ２に接続される
。クロック電極１３の下に蓄積された信号はクロック電
極１３が低レベル（Ｌ）になった瞬間にクロック電極１
２の下に転送される。

次いで、ＶＩ３が再びＨになり、スミア電荷を捕集する
ためにクロック電極１３の下に（第４ｂ図中＊で示され
るように）、附加ポテンシャル井戸が形成される。φ２
が発生すると（ｔ２）、このポテンシャル井戸はさらに
クロック電極１２の下の半導体領域及び／又はその左側
に位置する半導体領域に転送される。インバータ回路３
４の入力と出力の状態が変化し、その結果、クロック電
極１４と１５が各々クロック電圧Ｆ３とＦ４に接続され
る。

クロック電極１５の下に蓄積された信号が除去されると
正電圧パルスＶ＋ｓに第４ｂ図に木で示される参照信号
を発生させるための新しいポテンシャル井戸が再ひもと
の場所に形成される。

このポテンシャル井戸がシフトされると、電極１６．１
７がｔ３でのパルスφ己こよって、各々、クロックライ
ンＦ＋とＦ２に接続され、次段のインバータ回路３３の
入出力状態も変更される。このようにして、センサ部に
蓄積された信号電荷の全体パターンは促持部に向かって
４相クロツクによって転送され、２相モードによって保
持されることが可能となる。センサ部が完全に空である
場合には、次のフレームの準備ができる。この目的のた
めに、シフトレジスタ３２ａ、３２ｂの入力ＩＭにＩＭ
＝０の人力信号が再び加えられる。この信号は、クロッ
クφ（先の電荷転送の時と必ずしも同じ周波数である必
要はない）によって、シフトレジスタ３２ａ、ｂが再び
ここで述べた電荷転送の前と同じ状態になるまで、シフ
トレジスタの中をシフトする。クロック電極１２〜１７
は、次いで、再び、直流ライン２０．２１に接続される
。レベルＨとＬが再びこれらのラインに加えられると、
ピクセルは先のフレームと同じになる。しかしながら、
望ましくは第２フレームに対しては、ライン２０と２１
にはそれぞれ低レベルＬと高レベルＨが加えられるのが
良い。その結果、この場合には奇数番号の電極下にバリ
ヤが形成され、偶数番号の電極下に、光電流が蓄積され
るポテンシャル井戸が形成されることになる。第１フレ
ームに対して、ビクセルを１／２ピッチ以上ずらすと、
ラインの数を倍にすることができる（インターレーシン
グ）。このときは転送中に於いてはφ１＝φ４及びφ２
＝φ３の条件が必要である。

１フレームが記録される前にポテンシャル井戸を空にす
るのが望ましい。というのは上述の電荷転送の間にスミ
ア電荷が再び発生する可能性があるからである。この電
流電荷を除去する第１の方法は負電圧パルスをライン２
０と２１に印加することで、場合に依っては基板電位の
変化と共に行っても良いが、これによって基板内に捕集
された如何なる電荷も消失させることができる。この電
荷を除去する他の方法について第７及び８図を参照して
説明する。

第７図はセンサ部３、保持部４及び垂直読み出しレジス
タ５からなる上述した種類の撮像装置を線図的に示して
いる。センサ部３の上側、つまり保持部から離れた側に
ｎ型のドレイン領域３８が形成されていて、接続線３９
によって電子を排出させるのに充分な電圧が印加される
。本装置の動作には、ここで述べた４相装置に於いては
電荷の転送方向を決める内部ポテンシャルバリヤが不必
要なので、電荷転送の方向を変更させることができると
いう事実が利用されている。

第８図は、この動作の説明のためのクロックダイアグラ
ムを示す。時間間隔Ａに於いては、転送中のクロック電
圧Ｆ１〜Ｆ４は第３及び４ａ図の場合と同様であって、
センサ部３に保持された電荷パターンは保持Ｈ４に転送
され、正のパルスがＦ　Ａ、Ｆ　３ｔＦ　２．Ｆ　Ｉ等
の順で印加される。全体の電荷パターンがシフトされ保
持部に参照チャージと共に保持されると、クロック進行
順序は、第８図の時間間隔Ｂで示されるように逆転する
。

今度は正のパルスはＦｌ、Ｆ２．Ｆ３．Ｆ４等の順番で
発生する。センサ部に於いて、信号電荷が保持部に転送
される間に発生するインフッエランスミ荷はこの場合に
は上向きにドレイン領域３８に転送される。クロックφ
１．φ２によってシフトレジスタ３２ａを徐々にシフト
する人力信号ＩＭ−０も又レフトレジスタ３２ａ、３２
ｂに加えられているので、クロック電極１２，１３；１
４，１５等は次々と直流ライン２０．２１に接続される
。その瞬間から、電極の下でスミア電荷はもはや捕集さ
れないことになる。ドしイン３８に最も近い最後のクロ
ック電極が、直流ライン２０．２１のどちらかに接続さ
れると、センサ部からは完全にスミア電荷が除去され次
のフレームへの準備ができる。

この方法によると、センサ部の下側のビクセルからスタ
ートするある列内にあるピクセルは、次のフレームの蓄
積段と結がるように始まる。この時間差は、クロックφ
１．φ２がこの目的のために使用されるとすると、ここ
で述べた原理によってフレーム転送中に得られる時間差
によって補償することができる。

第９図は第７図に示された装置の変形例を線図的に示し
たものである。この図も又数多くの電極１２．１３．１
４．１５等を線図的に示している。第３図に示された実
施例と比較して、この場合には奇数番号のクロック電極
のみがシフトレジスタ３２によって駆動される。クロッ
ク電極１２．１４等、つまり、偶数番号の電極は交互に
クロックラインＧ１とＧ２に接続されている。このよう
な複合された駆動法を有する電荷結合装置は、本出願人
により「電荷結合装置」として昭和６２年１１月２０日
に出願されている日本特許出願に記載されている。第１
０ａ及び１０ｂ図と第１１ａ及び１１ｂ図に基づき、こ
の装置の動作について説明する。第１０ａ図は、発生し
た信号電荷の蓄積期間後、第９図に示されていない保持
部にその電荷が転送される各時点でのポテンシャル分布
を示す。

第１１ａ図は当該クロック電圧Ｖ　ｉ、　Ｖ　＋ｓ、　
Ｖ盲７等とクロック電圧Ｇ＋及びＧ２を時間ｔの函数と
して示したものである。蓄積期間中に正電圧レベルに保
たれるクロック電極１３，１５．１７等によって蓄積ゲ
ートが形成されるものとしている。クロックＧ１とＧ２
は、電極１３，１５．１７での当該直流レベルより共に
低い２個のレベルの間で変化する。

第１０ａ図１は、時刻を日（第１１ａ図）での状態を実
線で示している。電極１３，１５．１７の下には信号電
荷４１，４２．４３等が保持されている。

このときのポテンシャル井戸はクロックＧ１とＧ２に対
応する異なった高さのポテンシャルバリヤによって両側
が制限されている。ｔｌで、Ｖ＋３は低レベルに変化し
、その結果電極１３の下の（負の）′ポテンシャルレベ
ルは第１０ａ図１で示される点線（７）レベルまで上昇
する。低レベルＶ１３はクロックＧ１とＧ２の高レベル
と低レベルの間に設定され、その結果電荷４１はクロッ
ク電極１２の下の低いバリヤを越えて左の方向へ進み図
示されていないポテンシャル井戸に流れる。右方向への
転送はクロック電極１４の下にあるより高いポテンシャ
ルバリヤによって阻止される。次いでＶＩ３が元の高レ
ベルに戻り、Ｇ１が低レベルになる（ｔ２）。このとき
のポテンシャル分布が第１０ａ図２に示されている。こ
の状態で、電荷パケット４２を隣の低いポテンシャル井
戸４６に転送することは可能ではある。しかしながら、
本発明の場合、信号バ・　　ケラト４２は電極１５の下
にクロックＧ　＋　、　Ｇ　２の１サイクル以上の間留
まる。　“空の”タンク４６は電荷パケット４１と同様
にｔ３で（第１０ａ図、３参照）左の方向へ転送される
。先の実施例に間して述べた方法と同じようにして、電
荷転送の間に電荷バケツ）４ｉ中にも形成されるスミア
電荷が、“空の”タンク４６に蓄積される。ｔ４で、Ｇ
１とＧ２がそれぞれ高レベルと低レベルに変化する。こ
のときのポテンシャル分布は第１０ａ図４の実線で示さ
れる。ｔ５で、Ｖ’ｓは低レベルに変化し、その結果、
クロック電極１５の下のポテンシャル井戸のレベルは上
昇する。このレベルは第１０ａ図４の破線で示される。

電極１５の下に保持された電荷パケット４２は左方向へ
転送され、電極１３の下にある前述の空のポテンシャル
に転送される。

第１０ａ図５（点線）で示される次段では、電荷パケッ
ト４２は再びこの点から左の方向へシフトされる。クロ
ック電極１５の下の“空の１ポテンシャル井戸は、次の
信号パケット４３によってこの段ではまだ満たされてい
ないが、スミア電荷の発生に対しては“空の２′タンク
４６と同様に用いることができる。第１０ａ図６の点線
は、このスミア電荷が独立したパケットとして左の方向
へシフトとする様子を示している。第１０ａ図では示さ
れていない次の段に於いては、信号パケット４３も電荷
転送される。

この方法に於いては、２個の連続信号電荷の間で、スミ
ア電荷が発生するた・びに参照信号を発生させる一方、
信号パケットを連続的に電荷転送に加えることができる
。電′荷転送の方向は、完全に信号Ｇ１とＧ２により決
まる。この事実によって、全ての信号電荷が保持部分に
転送されたときには、保持部分に形成されるスミア電荷
をドレイン領域３８（第７図）を介して排出させること
ができる。

これを示すために、第１Ｏ図すはこれらの残留電荷を除
去する間の各時点でのポテンシャル分布を示している。

第１１ｂ図はそれに対応するクロック電圧を示す。

第１０ｂ図１は、全ての信号電荷がセンサ部に保持され
ていて、スミア電荷４９，５０．５１のみが電極１３．
１７等の下のポテンシャルにある保持部に保持されてい
る状況を示している。この状況は実線で示されていてこ
れらの電極での高電圧レベルに対応している。ｔｏ（第
１１ｂ図）で、Ｖ　Ｉ　３　、　Ｖ　Ｉ　７等が低レベ
ルに変化し、その結果電極１３．１？、　　・・・の下
のポテンシャルが第１０ｂ図１の点線で示されるレベル
に上昇する。Ｇ１が低レベルの時はＧ２は高レベルにあ
るので、例えば、電極１２の下のポテンシャルバリヤが
高レベルのとき電極１４の下は低レベルになり、電荷４
９は右の方向ヘシフトされ、る。同時にパケット５０と
５１も又右方向つまり、ドレイン領域３８（第７図）の
方向に転送される。電荷の転送が終わるとＶＩ３、Ｖ＋
ｖ等は高レベルに戻る。第１１ｂ図から判るように、Ｖ
Ｉ３は以後高レベルを保つ。ｔ７で、ＶＩ６・・・は低
レベルに落ち、Ｇ１とＧ２はそれぞれ高レベルと低レベ
ルになる。電荷４９と５０は、第１０ｂ図２の破線で示
されるように、再び右方向へ１位置分シフトされる。シ
フトレジスタ３２の人力！Ｍはもはや変化しないので、
電極１３の下のポテンシャル井戸５２には何の電荷も転
送されることはない。第１０ｂ図３は、どのようにして
電荷４９．５０が再び１位置だけシフトされるかという
事実を点線で示している。この転送の間電極１３の下の
ポテンシャル５２は変化せず、電極１５の下のポテンシ
ャル井戸５３には何のスミア電荷も捕集されない。

同様にして、第１０ｂ図４及び第１０ｂ図５は、どのよ
うにしてパケット４９がさらに右方向へ転送され、そし
て電極１３，１５．１７等の下にある先のポテンシャル
井戸５２．５３．５４．５５が、第１１ｂ図に示される
ように、これらの電極での電圧が変化しないので、空の
ままであることを示している。パケット４９がセンサ部
から完全に転送された後、スミア電荷及び暗電流がドレ
イン領域３８を介して排出され、そして再び画像がセン
サ部によって信号電荷のパターンに変換される。

ここまでに述べてきた実施例はすべてフレーム転送（Ｆ
Ｔ）型の電荷結合撮像装置であった。しかしながら、本
発明は、前述したスミア効果によって画像のブルーリン
グ（ｂｌｕｒｒｉｎｇ）が生じる全ての他の既知の電荷
結合撮像装置に用いても良い結果を得ることができる。

これを示すために、第１２図は４×５の素子のみからな
るマトリックスを示しているが、実際の装置に於いては
数多くの素子が両方向に存在していることは説明するま
でもなく明らかであろう。この装置は行方向と列方向に
配置されたセンサ６０の２次元のパターンから構成され
ている。これらの素子に於いて光電流は局所的な放射線
強度に比例し、蓄積期間に蓄積される。電荷結合素子の
形での垂直方向の読みだしレジスタ６１は列と列の間に
配置されている。

簡単化のために、電荷結合素子６０からなる転送チャン
ネルのみが示され、クロック電極は省略されている。マ
トリックスの下には、信号を取り出す出力アンプ６２か
らなる水平読み出しレジスタ５が配置されている。この
マトリックスの右側には、シフトレジスタ３２が配置さ
れ、ＣＯＤレジスタ６１が上述のアコーディオンモード
の１つに従って駆動される。矢印６３は、クロック電極
がシフトレジスタ３２によって駆動されることを意味し
ている。

感光素子（ビクセル）６０の閏のピッチは、既知のイン
ターレーシングモードに於いてチャンネル６１のビット
当りに２個のビクセルが存在するように選択されている
。それ故、もしレジスタ６１が転送中４相ＣＣＤとして
動作するのであれば、１個のビクセル６０が２個のクロ
ック電極に対応することになる。しかしながら、例えば
、高垂直分解能が要求される場合、ビクセル密度はアコ
ーディオン原理によって倍にすることができる。

このとき各ビクセルは１個の電極のみに対応し、信号電
荷は１個置きの電極に保持される。

動作中は、蓄積期間の最後で、信号パケットのパターン
の全部又は半分が電荷結合素子に転送される。最下端の
ラインが読み出しレジスタ５ｂに到達すると、残りのラ
インはそれらの位置を変えない。次のラインをシフトす
る前に、最も下側の画像ラインが保持されている位置で
、上述した方法と同様にして空の”ポテンシャル井戸を
発生させ、そのポテンシャル井戸を読み出しレジスタ５
ａに転送し、読み出し時に参照信号として使用されるス
ミア電荷を捕集する。画像ラインの電荷パケットと参照
電荷は、各々、レジスタ５ａと５ｂを左の方向へ転送し
、差動的に読みだされる。

一方、次の画像ラインがレジスタ６１中を下の方向に、
読み出しレジスタ５の方向へ新しい参照信号ラインを従
えて転送される。これらのラインは先行するラインの最
後の信号が読み出された後レジスタ５に導入される。

同様な方法で、マトリックス全体が読み出され、参照信
号ライン１本が、レジスタ６１に保持されている２木の
連続する画像ラインの間毎に形成される。前述の実施例
と同様な方法で、最後の画像ライン後の“空の”ライン
に於ける最上端の画像ラインの転送中に捕集され、それ
故信号電荷がレジスタ６１に転送される前にすでに存在
しているスミア電荷も又除去することができ・る。例え
ば、マトリックスの上側にドレイン領域６４（図中破線
で示されている）を設けても良い。例えば前述の実施例
と同様にして転送方向を逆にすることによって、当該電
荷がレジスタ６１に保持される前に、当該電荷をドレイ
ン領域６４から排出させることができる。

第１図の実施例に於いては、画像信号の各ライン毎にス
ミア電荷に対応したラインを発生させている。これらの
参照電荷のラインは保持部に於て画像信号のラインの間
に蓄積される。このことは、保持部の蓄積容量がスミア
補償のない従来の装置のそれの２倍なければならないこ
とを意味し、実際上、半導体表面領域をかなり必要とす
ることを意味する。

多くの場合、例えばスミア補償についてはそれほど厳し
い要求がない場合、１本の参照ラインを複数の信号線に
対して発生させることで充分である。このことが第１３
図に線図的に示されている。

この図にはセンサ部３、保持部４及び出力レジスタ５．
５′が示されている。センサ部は、６，７，８；　７６
．７７．７８．８８．８７．８８というようにグループ
毎に番号付けされていて、この例では各グループが３本
のラインから構成されている数多くの画像信号ラインか
らなる。転送中、スミア電荷の１本の参照ラインは、３
本の画像信号ラインからなる一つのグループについての
み発生する。保持部４に於いては、画像信号ラインの他
に参照電荷ライン７０，７１．７２も又蓄積され、ライ
ン７０は画像信号ライン６．７．及び８の参照ラインと
なり；ライン７１は画像信号ライン７６．７７゜７８の
参照ラインとなり、ライン７２は画像信号ライン８６．
８７及び８８の参照ラインとなる。

この実施例に於いては、図示の９本の画像信号ラインに
対して、わずか３本の参照電荷ラインしか必要とされな
いが、このことは保持部４に附加しなければならない面
積が、各画像信号ライン毎に参照ラインを発生させる装
置の場合に比較して、１／３に減ぜられることを意味す
る。当然、多くの場合に於いて、例えば５本又はそれ以
上、例えば１０本の画像信号ラインに対してわずか１本
の参照ラインで済ませることも可能である。この場合に
は必要とする半導体表面の面積を著しく減することがで
きる。

画像信号ラインと参照ラインはこの場合も水平読み出し
レジスタ５及び５′の手段によって差動的に読み出され
る。この目的のために、ライン７０は先ずレジスタ５を
経由して（矢印７３．７４で示されるように）最下端の
レジスタ５′に転送される。画像信号はアンプ７５の出
力端Ｏから取り出される。参照ライン７０も画像信号ラ
イン７及び８に対して用いられるので、ライン７０の信
号は保持部に保持されるべきである。この目的のために
、例えば、参照信号がフィードバック回路８０と閉じた
スイッチ８１を介してレジスタ５′の他の端で再び人力
されるという既知の方法により、レジスタ５′自身を使
用することが可能である。ライン６が読み出されて次の
画像信号ライン７がレジスタ５に転送されるとき、レジ
スタ５′は再び参照ライン７０によって満たされる。こ
のプロセスは画像信号ライン８についても繰り返される
。このライン８が読み出されるとスイッチ８１を開くこ
と等によってレジスタ５′は空にされ、その結果参照電
荷はもはや導入されず、レジスタ５′は次の参照ライン
７１を受は入れる用意がなされる。

本発明はここに開示した実施例に限定されず、ざらに多
くの変形例が本発明の範囲内で当業者により考えられる
ことは明らかである。例えば、本発明はライン転送型の
既知の電荷結合装置にも使用することができる。

さらに、本発明の装置は蓄積期間中は１個のビクセルが
ｍ本の電極に対応しているｍ相ＣＣＤとして、転送期間
中は１個のビクセルが０本の電極に対応している（ｎは
ｍより小さい整数）ｎ相ＣＣＤとして動作させ、かつそ
の際、蓄積期間の最後と転送直前の時点で、蓄積期間中
のＰ個のビクセルを転送中の（Ｐ＋　１　）個のビクセ
ルに対応させる方法でビクセルを圧縮させるようにして
動作させることも可能である。その時転送中に付加され
るビクセルはスミア電荷の参照信号に用いることができ
る。実際の実施例では、蓄積期間に於いては１個のビク
セルは４木の電極（４相ＣＣＤ）、つまり１２本の電極
に対して３個のビクセルが存在するように構成されてい
る。蓄積期間の後には、これらのビクセルは各ビクセル
が３本の電極に対応するように圧縮される。当該１２本
の電極は３＋１＝４個のビクセル、第４番目のビクセル
は信号電荷を構成せず単にスミア電荷とリーク電荷を構
成している。

【図面の簡単な説明】

第１図は、動作中多くの時点での本発明によるＦＴセン
サを示したもので、 第２ａ図は、受光部の一部を示す断面図で、第２ｂ図は
、動作中のいくつかの時点でのこの部分に於けるポテン
シャル分布を示し、第３図は、この装置の回路図を示し
、 第４ａ図及び第４ｂ図は、時間先の函数として動作中に
印加されるクロック電圧を示し、第５図は、三の装置と
関係するスイッチに使用されるシフトレジスタの一段の
ブロック回路を示し、 第６図は、第５図に対応する実施例の回路図を示し、 第７図は、本発明によるＦＴセンサの第２実施例のブロ
ック回路図を示し、 第８図は、時間ｔの函数としてこの装置に印加されるク
ロック電圧を示し、 第９図は、本発明のセンサの別の実施例を示し、第１０
図ａ図及び第Ｊｏｂは、動作時のいくつかの時点でこの
センサに発生するポテンシャル分布を示し、 第１１ａ図及び第１１ｂ図は、時間ｔの函数としてこの
装置に印加されるクロック電圧を示し、第１２図は、イ
ンターライン型の電荷結合撮像装置の回路図を示し、 第１３図は、本発明のＦＴセンサの別の実施例の回路図
を示す。 １・・・ＣＣＤ撮像装置１．２・・・電荷結合素子、３
・・・撮像部、　　　　　４・・・保持部、５・・・読
み出しレジスタ、 ６〜９・・・画像信号ライン、 ６′〜９′・・・参照ライン、 １１・・・半導体本体、　　１２〜１８・・・クロック
電極、２０．２１・・・ライン、２２．３５・・・スイ
ッチ、２３・・・バリア、 ２６．２８，４６，４７，５２〜５５・・・ポテンシャ
ル井戸 ２４．２５，２７．３０・・・信号電荷パケット、２９
・・・参照電荷パケット ３２・・・シフトレジスタ、 ３３．３４・・・インバータ、３６．３７・・・電源、
３８・・・領域、３９・・・接続線 ４１〜４５・・・信号電荷、４９〜５１・・・スミア電
荷、６０・・・感光素子、　　　　６１・・・レジスタ
、６２・・・出力アンプ、　　　６４・・・ドレイン領
域、７６〜７８．８６〜８８・・・画像信号ライン、７
０〜７２・・・参照電荷ライン、 ７５・・・アンプ 出　願　人　エヌ・ベー・フィリップス・フルーイラン
ペンファブリケン

Claims (1)

1. 【特許請求の範囲】 １　電荷結合素子を具備する半導体本体を有し、撮像さ
   れた画像の局所的なインテンシティを示す２つの連続す
   る信号電荷パケットの間に、当該電荷の転送中に捕集さ
   れる全体のスミア電荷と暗電流電荷を示す参照電荷パケ
   ットを、前記電荷結合素子の電荷転送チャンネルを経由
   して、転送させるＣＣＤ撮像装置に於いて、 （ａ）ポテンシャルバリアによってお互いに分離されて
   いてかつ２個の当該信号電荷パケットが保持されている
   ２個のポテンシャル井戸を、当該電荷を転送する前に、
   前記チャンネル内に発生させ、 （ｂ）次に電荷転送開始の時点で前記信号電荷パケット
   間の距離を、これらのうちの少なくとも１個の信号電荷
   パケットの位置をずらすことにより拡大させ、 （ｃ）これらの信号電荷パケット間に前記電荷転送の際
   にも転送される第３のポテンシャル井戸を発生させて前
   記参照電荷パケットを形成する、 手段が設けられたことを特徴とするＣＣＤ撮像装置。 ２　前記手段が、当該電荷転送の開始時に於ける２個の
   信号電荷パケットの間の距離を、電荷転送の方向で見て
   ２個の当該信号電荷パケットのうちの前の信号電荷パケ
   ットの位置をずらし、後方の信号電荷パケットの位置は
   変化させないで、拡大させることを特徴とする特許請求
   の範囲第１項記載のＣＣＤ撮像装置。 ３　前記第３ポテンシャル井戸を形成した後、このポテ
   ンシャル井戸に形成される前記参照電荷パケットを、前
   記電荷転送方向に移動させ、その結果、前記参照電荷パ
   ケットと後方の信号パケットとの間の距離が、この後方
   の信号電荷パケットがその位置を変える前に、拡大する
   ことを特徴とする特許請求の範囲第２項記載のＣＣＤ撮
   像装置。 ４　全ての信号電荷がこの電荷結合素子又はその一部分
   から除去された後、この一部分に捕集されたリーク電流
   及び／又はスミアによる残留電荷を、次のフレームの信
   号電荷がこの電荷結合素子に捕集される前に排出する手
   段がさらに設けられていることを特徴とする前項の何れ
   かに記載されたＣＣＤ撮像装置。 ５　ｎをｍより大としたとき、前記電荷結合素子を信号
   電荷の蓄積時にはｍ相素子として動作させ、電荷転送時
   にはｎ相素子として動作させ、転送時、電荷パケットの
   混合を避けるために、一連の電荷パケットに於いて、電
   荷パケットの転送を常に先の電荷パケットより後に行い
   、つまり、先行する電荷パケットからの距離が充分大き
   く、少なくとも２つの連続する信号電荷の間の距離が、
   これらの信号電荷の間に参照電荷が発生する前記第３の
   ポテンシャル井戸を誘起させるのに充分な距離になる時
   のみその転送を行う点と、先頭の信号電荷と参照電荷と
   の間の距離及び参照電荷とそれに後続する信号電荷との
   間の距離を、この後続信号電荷が転送される前に先ず充
   分に大きくさせなければならないことを特徴とする前項
   の何れかに記載のＣＣＤ撮像装置。 ６　この電荷結合素子が、入射放射線に対して遮蔽され
   ていて、前記信号並びに参照電荷が、それらが読み出さ
   れる前に保持される保持部を有し、転送時にはこの保持
   部はｎ相素子として動作し、蓄積時にはｍ相素子として
   動作することを特徴とする特許請求の範囲第５項記載の
   ＣＣＤ撮像装置。 ７　この撮像装置が平行に隣り合う電荷結合素子系を有
   すフレーム転送型であって、この系が撮像された画像を
   電荷パケットのパターンに変換する撮像部と、前記電荷
   パケットのパターンと当該参照電荷パケットとを保持す
   る保持部とを有して構成されていることを特徴とする前
   項何れかに記載のＣＣＤ撮像装置。 ８　前記保持部が、前記撮像部の電荷保持位置の約２倍
   の電荷保持位置を有し、前記参照電荷パケットの列が、
   前記信号電荷パケットの各１対の列の間に保持されるこ
   とを特徴とする特許請求の範囲第５項記載のＣＣＤ撮像
   装置。 ９　Ｐ本（Ｐ≧２）の画像信号列について参照信号列を
   １本のみ形成し、Ｐ本の画像信号列からなる各グループ
   を読み出す間、対応する参照電荷列を保持することので
   きる保持手段を設けたことを特徴とする前項の何れかに
   記載のＣＣＤ撮像装置。 １０　信号電荷を完全に電荷結合素子の当該部分から転
   送させた後、撮像部の電荷転送の方向を反転させ残留し
   ているスミア電荷を排除させることが出来ることを特徴
   とする特許請求の範囲第４及び５項に記載のＣＣＤ撮像
   装置。 １１　電荷結合素子の当該部分から完全に信号電荷を転
   送した後、撮像部に残留している電荷を半導体本体から
   排出するために電圧を印加することが出来るようになさ
   れていることを特徴とする特許請求の範囲第１項に記載
   のＣＣＤ撮像装置。 １２　前項何れかに記載のＣＣＤ撮像装置を具備するカ
   メラ。