JP2940801B2 - 固体撮像素子及びその駆動方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の受光画素がマト
リクス状に配列される２次元の固体撮像素子及びその駆
動方法に関する。

【０００２】

【従来の技術】ビデオカメラ等の撮像装置に用いられる
２次元の固体撮像素子、所謂エリアセンサは、複数の受
光画素がマトリクス状に配列され、光電変換によって各
受光画素に発生する情報電荷を複数のシフトレジスタを
介して所定の順序で読み出すように構成される。

【０００３】フレームトランスファ方式のＣＣＤ固体撮
像素子の場合、図４に示すように、撮像部から蓄積部ま
で連続する垂直シフトレジスタ１が複数本平行に配置さ
れ、これらの垂直シフトレジスタ１の出力側に水平シフ
トレジスタ２が配置される。撮像部は、垂直シフトレジ
スタ１を電気的に分離して複数の受光画素を構成する。
これらの受光画素に発生する情報電荷は、フレーム転送
クロックＦＳによって各垂直シフトレジスタ１内を撮像
部から蓄積部へ転送されて一時的に蓄積される。蓄積部
に転送された情報電荷は、垂直転送クロックＶＳによっ
て各垂直シフトレジスタ１から水平シフトレジスタ２の
各ビットへ１行単位で転送される。そして、水平シフト
レジスタ２に転送された情報電荷は、水平転送クロック
ＨＳによって１行毎にシリアルに出力部３へ転送され、
この出力部３で電荷量が電圧値に変換されることによっ
て映像信号として出力される。一方、インターライン方
式のＣＣＤ固体撮像素子の場合、図５に示すように、行
列配置される複数の受光画素４の各列の間にそれぞれ垂
直シフトレジスタ５が配置され、これらの垂直シフトレ
ジスタ５の出力側に水平シフトレジスタ６が配置され
る。各受光画素４に発生する情報電荷は、垂直シフトレ
ジスタ５へ転送された後、垂直転送クロックＶＳによっ
て垂直シフトレジスタ５から１行単位で水平シフトレジ
スタ６へ転送される。そして、水平シフトレジスタ６へ
転送された情報電荷は、フレームトランスファ方式のＣ
ＣＤ固体撮像素子と同様に、水平転送クロックＨＳによ
って１行毎にシリアルに出力部７へ転送され、この出力
部３から映像信号として出力される。

【０００４】このようなＣＣＤ固体撮像素子における垂
直シフトレジスタと水平シフトレジスタとの接続部分の
構造を図６に示す。垂直シフトレジスタ１０は、半導体
基板上に形成されるチャネル領域１１及び２層構造の複
数の転送ゲート電極１２、１３により構成される。チャ
ネル領域１１は、選択酸化された厚い酸化膜等からなる
チャネル分離領域１４によって区画され、それぞれが電
気的に独立している。このチャネル領域１１は、Ｐ型領
域の表面にＮ型領域を形成した埋め込みチャネル構造を
有している。１層目の転送ゲート電極１２は、チャネル
分離領域１４と交差して各チャネル領域１１上に一定の
距離を隔てて互いに平行に配置される。２層目の転送ゲ
ート電極１３は、転送ゲート電極１２の間隙を被うよう
にして、チャネル領域１１上に配置される。これらの転
送ゲート電極１２、１３は、一部がオーバーラップし、
各垂直シフトレジスタ１０で共通に形成される。そし
て、各転送ゲート電極１２、１３には、４相の垂直転送
クロックＶＳ１〜ＶＳ４がそれぞれ印加され、これらの
垂直転送クロックＶＳ１〜ＶＳ４によってチャネル領域
１１内の情報電荷が垂直方向に順次転送される。水平シ
フトレジスタ２０は、チャネル領域２１及び２層構造の
複数の転送ゲート電極２２、２３により構成される。チ
ャネル領域２１は、垂直シフトレジスタ１０のチャネル
分離領域１４に連続する島状のチャネル分離領域２４と
このチャネル分離領域２４と対向する分離領域２５とに
より区画され、各チャネル分離領域２４の間を通して垂
直シフトレジスタ１０のチャネル領域１１の端部と接続
される。このチャネル領域２１も、垂直シフトレジスタ
１０のチャネル領域１１と同様に、埋め込みチャネル構
造を有している。１層目の転送ゲート電極２２は、各チ
ャネル分離領域２４、２５の間に跨るようにして配置さ
れる。また、転送ゲート電極２２は、１本置きに垂直シ
フトレジスタ１０側まで延長され、垂直シフトレジスタ
１０のチャネル領域１１とチャネル領域２１との接続部
を被うと共に、垂直シフトレジスタ１０出力側端部の転
送ゲート電極１３とオーバーラップする。２層目の転送
ゲート電極２３は、転送ゲート電極２２の間隙を被うよ
うにチャネル領域２１上に配置される。これらの転送ゲ
ート電極２２、２３は、一部がオーバーラップし、隣合
う転送ゲート電極２２、２３が２本ずつ共通に接続され
る。そして、転送ゲート電極２２、２３に２相の水平転
送クロックＨＳ１、ＨＳ２が印加され、この水平転送ク
ロックＨＳ１、ＨＳ２によってチャネル領域２１内の情
報電荷が水平方向に転送される。この水平転送クロック
ＨＳ１、ＨＳ２は、垂直転送クロックＶＳ１〜ＶＳ４が
垂直シフトレジスタ１０内の情報電荷を１ビット転送す
る毎に１行分の情報電荷の転送を完了するように設定さ
れる。従って、垂直シフトレジスタ１０から水平シフト
レジスタ２０へ転送された情報電荷は、次の情報電荷が
垂直シフトレジスタ１０から転送されてくる前に全て水
平シフトレジスタ２０外へ出力される。

【０００５】

【発明が解決しようとする課題】上述のようなＣＣＤ固
体撮像素子においては、水平シフトレジスタ２０の転送
ゲート電極２２、２３が１列の垂直シフトレジスタ１０
に対して４本ずつ配置される。このため、垂直シフトレ
ジスタ１０の配列ピッチは、水平シフトレジスタ２０の
転送ゲート電極２２、２３を４本配置するのに必要な最
小間隔よりも狭くすることができない。従って、受光画
素数を増やしてＣＣＤ固体撮像素子の解像度を高くする
ためには、素子のチップ面積を大きくしなければなら
ず、コストアップの要因となっている。

【０００６】そこで本発明は、垂直シフトレジスタと水
平シフトレジスタとの接続部の構造を簡略化し、垂直シ
フトレジスタの配列ピッチを狭くして高集積化を可能に
することを目的とする。

【０００７】

【課題を解決するための手段】本発明は上述の課題を解
決するために成されたもので、行及び列方向に配置さ
れ、照射される光に応答して情報電荷を発生する複数の
受光画素と、これら複数の受光画素の各列毎に対応付け
られ、各受光画素から上記情報電荷を受けて垂直方向に
転送する複数の垂直シフトレジスタと、これら複数の垂
直シフトレジスタの各出力に各ビットが対応付けられ、
各垂直シフトレジスタから上記情報電荷を受けて水平方
向に転送する水平シフトレジスタと、この水平シフトレ
ジスタから順次転送出力される上記情報電荷を電圧値に
変換して映像信号を発生する出力部と、を備えた固体撮
像素子において、上記複数の垂直シフトレジスタの出力
側の端部に独立して駆動可能な少なくとも２本の出力制
御ゲート電極が配置されると共に、上記複数の垂直シフ
トレジスタと上記水平シフトレジスタとの接続部分で上
記水平シフトレジスタ側に深くなる電位勾配が与えられ
ることを特徴とする。

【０００８】そして、行列配置された複数の受光画素の
各列毎に対応する複数の垂直シフトレジスタの出力を水
平シフトレジスタの各ビットに受け、上記複数の受光画
素で発生する情報電荷を１行単位で出力する固体撮像素
子の駆動方法において、上記複数の垂直シフトレジスタ
の出力側端部の少なくとも１ビットを独立に駆動し、上
記水平シフトレジスタの奇数列のビットをオン状態とす
ると共に偶数列のビットをオフ状態として上記複数の垂
直シフトレジスタの奇数列から上記水平シフトレジスタ
の奇数列のビットに情報電荷を取り込んで出力した後、
上記水平シフトレジスタの偶数列のビットをオン状態と
すると共に奇数列のビットをオフ状態として上記複数の
垂直シフトレジスタの偶数列から上記水平シフトレジス
タの偶数列のビットに情報電荷を取り込んで出力するこ
とを特徴とする。

【０００９】

【作用】本発明の固体撮像素子によれば、垂直シフトレ
ジスタの出力側端部に２本の出力制御ゲート電極を配置
し、垂直シフトレジスタと水平シフトレジスタとの間に
電位勾配を与えることにより、垂直シフトレジスタ内の
情報電荷は、水平シフトレジスタ側の電位が低いときに
は水平シフトレジスタへ転送され、水平シフトレジスタ
側の電位が高いときには出力制御電極の下に一旦蓄積さ
れる。このため、複数の垂直シフトレジスタから１列置
きに情報電荷を水平シフトレジスタへ転送することがで
きるようになり、水平シフトレジスタの転送ゲート電極
の数を半減できる。

【００１０】本発明の固体撮像素子の駆動方法によれ
ば、垂直シフトレジスタの出力側端部の１ビットを独立
して動作させ、水平シフトレジスタの奇数列のビットと
偶数列のビットとを交互にオン状態及びオフ状態とする
ことにより、奇数列のビットに対応する垂直シフトレジ
スタあるいは偶数列のビットに対応する垂直シフトレジ
スタから交互に情報電荷が出力される。このため、水平
シフトレジスタへ同時に転送される情報電荷のパケット
数が半分になり、水平シフトレジスタのビット数を半減
できる。

【００１１】

【実施例】図１は、本発明の固体撮像素子の垂直シフト
レジスタ３０と水平シフトレジスタ４０との接続部分の
構造を示す平面図である。尚、この接続部分の構造は、
フレームトランスファ型、インターライン型さらにはフ
レームインターライン型の何れの方式の固体撮像素子に
も採用可能である。

【００１２】垂直シフトレジスタ３０は、半導体基板上
に形成されるチャネル領域３１、複数の転送ゲート電極
３２、３３及び２本の出力制御ゲート電極３４、３５に
より構成される。チャネル領域３１は、互いに平行に配
置される複数のチャネル分離領域３６によって区画さ
れ、それぞれが電気的に独立している。このチャネル領
域３１は、Ｐ型領域の表面にＮ型領域が形成される埋め
込みチャネル構造を有している。複数の転送ゲート電極
３２は、チャネル分離領域３６と交差して各チャネル領
域３１上に互いに平行に配置される。ここで、転送ゲー
ト電極３２は、１層構造であるが、２層構造とすること
も可能である。第１の出力制御ゲート電極３４は、垂直
シフトレジスタ３０の出力側に転送ゲート電極３２と並
列に配置される。最終列の転送ゲート電極３３は、出力
制御ゲート電極３４と転送ゲート電極３２との間に跨っ
て２層に配置される。また、第２の出力制御ゲート電極
３５は、第１の出力制御ゲート電極３４とオーバーラッ
プしてチャネル領域３１の出力側端部上に配置される。
これらの転送ゲート電極３２、３３及び出力制御ゲート
電極３４、３５は、それぞれ各垂直シフトレジスタ１０
で共通に形成される。そして、各転送ゲート電極３２、
３３には、例えば、３相の垂直転送クロックＶＳ１〜Ｖ
Ｓ３がそれぞれ印加され、同時に、出力制御ゲート電極
３４、３５には、それぞれ出力制御クロックＴＧ１、Ｔ
Ｇ２が印加される。従って、垂直転送クロックＶＳ１〜
ＶＳ３によってチャネル領域３１内の情報電荷が垂直方
向に順次転送されると共に、出力制御クロックＴＧ１、
ＴＧ２によってチャネル領域３１の出力側で情報電荷が
一時的に蓄積される。

【００１３】水平シフトレジスタ４０は、チャネル領域
４１及び２層構造の複数の転送ゲート電極４２、４３に
より構成される。チャネル領域４１は、垂直シフトレジ
スタ３０のチャネル分離領域３６に連続する島状のチャ
ネル分離領域４４とこのチャネル分離領域４４と対向す
る分離領域５５とにより区画され、垂直シフトレジスタ
３０側の各チャネル分離領域４４の間を通して垂直シフ
トレジスタ３０のチャネル領域３１の端部と接続され
る。このチャネル領域４１も、垂直シフトレジスタ３０
のチャネル領域３１と同様に、埋め込みチャネル構造を
有している。１層目の転送ゲート電極４２は、各チャネ
ル分離領域４４、４５の間に跨り、垂直シフトレジスタ
３０側まで延長されて垂直シフトレジスタ３０のチャネ
ル領域３１とチャネル領域４１との接続部を被って配置
される。２層目の転送ゲート電極４３は、転送ゲート電
極４２の間隙を被うようにチャネル領域４１上に配置さ
れる。これらの転送ゲート電極４２、４３は、一部がオ
ーバーラップし、隣合う転送ゲート電極４２、４３が２
本ずつ共通に接続される。そして、転送ゲート電極４
２、４３に２相の水平転送クロックＨＳ１、ＨＳ２が印
加され、チャネル領域４１内の情報電荷が水平方向に転
送される。

【００１４】また、垂直シフトレジスタ３０と水平シフ
トレジスタ４０との間においては、出力制御ゲート電極
３４、３５が共にオンして転送ゲート電極４２がオンし
たときに、水平シフトレジスタ４０側のポテンシャルが
垂直シフトレジスタ３０よりも深くなるようにしてい
る。例えば、それぞれのチャネル領域３１、４１を形成
するＮ型の拡散領域の不純物濃度に勾配を与えること
で、チャネル領域４１内でポテンシャルがより深く形成
されるように構成する。これにより、垂直シフトレジス
タ３０のチャネル領域３１内にある情報電荷が、効率よ
く水平シフトレジスタ４０のチャネル領域４１内へ転送
されるようになる。

【００１５】図２は、垂直転送クロックＶＳ１〜ＶＳ
３、出力制御クロックＴＧ１、ＴＧ２及び水平転送クロ
ックＨＳ１、ＨＳ２のタイミング図で、図３は、図２の
各タイミングＴ１〜 Ｔ１３でのチャネル領域３１、４
１内のポテンシャルの状態を示す図である。尚、各ゲー
ト電極は、印加されるクロックがハイレベル（Ｈ）のと
きにオンし、ローレベル（Ｌ）のときにオフするものと
する。

【００１６】まず、ＨＳ１がＨ、ＨＳ２がＬに固定され
ており、ＶＳ２がＨ、ＶＳ１及びＶＳ３がＬとなってい
るＴ１では、ＶＳ２に対応する転送ゲート電極３２がオ
ンしてポテンシャルウェルが形成される。情報電荷は、
このポテンシャルウェルに蓄積されることになる。この
とき、ＴＧ１及びＴＧ２は、共にＬで、出力制御ゲート
電極３４及び３５はそれぞれオフしている。ＶＳ３がＨ
となったＴ２では、ＶＳ３に対応する転送ゲート電極３
２、３３がオンしてポテンシャルウェルが形成され、続
いて、ＶＳ２がＬとなったＴ３では、ＶＳ２に対応する
転送ゲート電極３２がオフしてポテンシャルウェルが消
滅する。これにより、情報電荷は、ＶＳ２に対応する転
送ゲート電極３２の下からＶＳ３に対応する転送ゲート
電極３２、３３の下へ転送される。このＴ１からＴ３ま
での情報電荷の転送は、奇数列及び偶数列とも同一であ
る。

【００１７】ＴＧ１及びＴＧ２がＨとなったＴ４では、
出力制御ゲート電極３４、３５がオンしてポテンシャル
ウェルが形成される。このとき、奇数列ではＨＳ１がＨ
となって垂直シフトレジスタ３０の転送ゲート電極４２
がオンしており、転送ゲート電極３３の下に蓄積されて
いる情報電荷は転送ゲート電極４２の下へ転送される。
一方、偶数列では、ＨＳ２がＬとなって垂直シフトレジ
スタ３０の転送ゲート電極４２がオフしているため、転
送ゲート電極３３の下に蓄積されている情報電荷は、出
力制御ゲート電極３４、３５の下に蓄積される。また、
Ｔ４では、ＶＳ１もＨとなって各列でＶＳ１に対応する
転送ゲート電極３２がオンしてポテンシャルウェルが形
成され、ＶＳ３がＬとなったＴ５では、ＶＳ３に対応す
る転送ゲート電極３２、３３がオフしてポテンシャルウ
ェルが消滅する。これにより、ＶＳ３に対応する転送ゲ
ート電極３２、３３の下の情報電荷が、ＶＳ１に対応す
る転送ゲート電極３２の下へ転送される。ＴＧ１がＬと
なったＴ６では、出力制御ゲート電極３４がオフしてポ
テンシャルウェルが消滅し、偶数列の出力制御ゲート電
極３４の下に蓄積されていた情報電荷は、出力制御ゲー
ト電極３５の下に集められる。奇数列では、Ｔ４の時点
で転送ゲート電極４２の下への情報電荷の転送が完了し
ているため、情報電荷の移動はない。また、Ｔ６では、
ＶＳ２もＨとなって各列でＶＳ２に対応する転送ゲート
電極３２がオンしてポテンシャルウェルが形成され、Ｖ
Ｓ１がＬとなったＴ７では、ＶＳ１に対応する転送ゲー
ト電極３２がオフしてポテンシャルウェルが消滅する。
これにより、ＶＳ１に対応する転送ゲート電極３２の下
の情報電荷が、ＶＳ２に対応する転送ゲート電極３２の
下へ転送される。ここで、ＶＳ２に対応する転送ゲート
電極３２の下へ転送された情報電荷は、偶数列の出力制
御ゲート電極３５の下の情報電荷の転送が完了するまで
の間そのままの状態で蓄積される。

【００１８】ＴＧ１が再びＨとなったＴ８では、出力制
御ゲート電極３４がオンしてポテンシャルウェルが形成
され、ＴＧ２がＬとなったＴ９では、出力制御ゲート電
極３５がオフしてポテンシャルウェルが消滅する。これ
により、偶数列では出力制御ゲート電極３５の下の情報
電荷が出力制御ゲート電極３４の下へ戻される。このＴ
９の状態において、ＨＳ１及びＨＳ２の反転動作が繰り
返され、奇数列の転送ゲート電極４２の下の情報電荷が
水平シフトレジにタ４０のチャネル領域４１内を水平方
向に転送される。ＨＳ１、ＨＳ２についには、水平シフ
トレジスタ４０内の１／２行分の情報電荷の転送を所定
の期間内で完了するように周期が設定される。これによ
り、水平シフトレジスタ４０のチャネル領域４１内の情
報電荷は、次の情報電荷が垂直シフトレジスタ３０から
転送されてくるまでに全て水平シフトレジスタ４０外へ
出力される。

【００１９】水平シフトレジスタ４０の水平転送動作が
完了したタイミングＴ１０では、ＨＳ１がＬ、ＨＳ２が
Ｈに固定される。これにより、奇数列の転送ゲート電極
４２がオフしてポテンシャルウェルが消滅し、偶数列の
転送ゲート電極４２がオンしてポテンシャルウェルが形
成される。ＴＧ２がＨとなったＴ１１では、出力制御ゲ
ート電極３５がオンしてポテンシャルウェルが形成さ
れ、偶数列で出力制御ゲート電極３４の下に蓄積されて
いた情報電荷が垂直シフトレジスタ３０の転送ゲート電
極４２の下へ転送される。ＴＧ１がＬとなったＴ１２で
出力制御ゲート電極３４がオフしてポテンシャルウェル
が消滅し、ＴＧ２がＬとなったＴ１３で出力制御ゲート
電極３５がオフしてポテンシャルウェルが消滅する。そ
して、このＴ１３の状態において、ＨＳ１及びＨＳ２の
反転動作が繰り返され、偶数列の転送ゲート電極４２の
下の情報電荷が水平シフトレジにタ４０のチャネル領域
４１内を水平方向に転送される。この情報電荷の水平転
送動作は、奇数列の転送ゲート電極４２の下の情報電荷
の転送動作と同一である。

【００２０】以上のＴ１〜Ｔ１３の動作と、水平シフト
レジスタ４０の水平転送動作とを繰り返すことにより、
垂直シフトレジスタ３０内に蓄積されている情報電荷を
１／２行毎に順次読み出すことができるようになる。こ
のような情報電荷の読み出し方法によれば、１行分の情
報電荷が奇数列と偶数列とで別々にまとめられるため、
奇数列と偶数列とで異なる色成分が与えられるカラーフ
ィルタが各受光画素に装着されるカラー固体撮像素子に
好適である。また、１行毎に所定の順序で連続する映像
信号を得る場合には、１／２行分の信号を記憶できるラ
インメモリを用いて奇数列の信号と偶数列の信号とを交
互に取り出すようにすればよい。

【００２１】

【発明の効果】本発明によれば、固体撮像素子の奇数列
の情報電荷と偶数列の情報電荷とを交互に読み出すよう
にしたことで、複数の垂直シフトレジスタの出力を受け
る水平シフトレジスタのビット数を少なくすることがで
きる。このため、水平シフトレジスタには、垂直シフト
レジスタ１列に対して２本の転送ゲート電極を配置すれ
ばよくなる。従って、転送ゲート電極の数の削減に伴っ
て垂直シフトレジスタの配列ピッチを狭くすることがで
き、高集積化による解像度の向上、さらには、チップ面
積の縮小によるコストダウンが望める。

【００２２】また、複数の色成分で構成されるカラーフ
ィルタが装着されたカラー固体撮像素子においては、奇
数列の受光画素からの映像信号と偶数列の受光画素から
の映像信号とを、予め分離された状態で得ることができ
る。このため、色成分の分離処理が容易になり、映像信
号の信号処理の簡略化が図れる。

【図面の簡単な説明】

【図１】本発明の固体撮像素子の主要部分の構造を示す
平面図である。

【図２】本発明の固体撮像素子の駆動方法を説明するタ
イミング図である。

【図３】本発明の固体撮像素子の駆動方法を説明するポ
テンシャル図である。

【図４】フレームトランスファ方式の固体撮像素子の概
略を示す摸式図である。

【図５】インターライン方式の固体撮像素子の概略を示
す摸式図である。

【図６】従来の固体撮像素子の垂直シフトレジスタと水
平シフトレジスタとの接続部の構造を示す平面図であ
る。

【符号の説明】

１、５、１０、３０ 垂直シフトレジスタ ２、６、２０、４０ 水平シフトレジスタ ３、７ 出力部 １１、２１、３１、４１ チャネル領域 １２、１３、２２、２３、３２、３３、４２、４３ 転
送ゲート電極 １４、２４、２５、３６、４４、４５ チャネル分離領
域 ３４、３５ 出力制御ゲート電極

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 行及び列方向に配置され、照射される光
   に応答して情報電荷を発生する複数の受光画素と、これ
   ら複数の受光画素の各列毎に対応付けられ、各受光画素
   から上記情報電荷を受けて垂直方向に転送する複数の垂
   直シフトレジスタと、これら複数の垂直シフトレジスタ
   の各出力に各ビットが対応付けられ、各垂直シフトレジ
   スタから上記情報電荷を受けて水平方向に転送する水平
   シフトレジスタと、この水平シフトレジスタから順次転
   送出力される上記情報電荷を電圧値に変換して映像信号
   を発生する出力部と、を備えた固体撮像素子において、
   上記複数の垂直シフトレジスタの出力側の端部に独立し
   て駆動可能な少なくとも２本の出力制御ゲート電極が共
   通に配置されると共に、上記複数の垂直シフトレジスタ
   と上記水平シフトレジスタとの接続部分で上記水平シフ
   トレジスタ側に深くなる電位勾配が与えられることを特
   徴とする固体撮像素子。
2. 【請求項２】 上記水平シフトレジスタは、上記複数の
   垂直シフトレジスタの各列毎に２本ずつ対応する転送ゲ
   ート電極を有することを特徴とする請求項１記載の固体
   撮像素子。
3. 【請求項３】 行列配置された複数の受光画素の各列毎
   に対応する複数の垂直シフトレジスタの出力を水平シフ
   トレジスタの各ビットに受け、上記複数の受光画素で発
   生する情報電荷を１行単位で出力する固体撮像素子の駆
   動方法において、上記複数の垂直シフトレジスタの出力
   側端部の少なくとも１ビットをその他のビットから独立
   してそれぞれ共通に駆動し、上記水平シフトレジスタの
   奇数列のビットをオン状態とすると共に偶数列のビット
   をオフ状態として上記複数の垂直シフトレジスタの奇数
   列から上記水平シフトレジスタの奇数列のビットに情報
   電荷を取り込んで出力した後、上記水平シフトレジスタ
   の偶数列のビットをオン状態とすると共に奇数列のビッ
   トをオフ状態として上記複数の垂直シフトレジスタの偶
   数列から上記水平シフトレジスタの偶数列のビットに情
   報電荷を取り込んで出力することを特徴とする固体撮像
   素子の駆動方法。