JPS6313358A - 半導体装置の製造方法およびその製造において用いるリ−ドフレ−ム - Google Patents

半導体装置の製造方法およびその製造において用いるリ−ドフレ−ム

Info

Publication number
JPS6313358A
JPS6313358A JP15604786A JP15604786A JPS6313358A JP S6313358 A JPS6313358 A JP S6313358A JP 15604786 A JP15604786 A JP 15604786A JP 15604786 A JP15604786 A JP 15604786A JP S6313358 A JPS6313358 A JP S6313358A
Authority
JP
Japan
Prior art keywords
lead
lead frame
solder
resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15604786A
Other languages
English (en)
Inventor
Toshinori Yoshizawa
吉沢 敏則
Koji Itoi
糸井 康二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15604786A priority Critical patent/JPS6313358A/ja
Publication of JPS6313358A publication Critical patent/JPS6313358A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法およびその製造において
用いられるリードフレームに関する。
〔従来の技術〕
レジンモールド型半導体装置の製造における封止(パッ
ケージ)にあっては、一般にトランスファモールドプレ
スが用いられている。この装置では、チップ搭載、ワイ
ヤ張りが終了したリードフレームをモールド金型の上型
と下型との間に挾んだ(型締め)後、下型中央のポット
内に投入されかつ下型中央のカル上に載るレジンタブレ
ットを、プランジャで加圧加熱して溶融させ、溶けたレ
ジンを上・下型によって形成されたレジン流路(メイン
ランナ、サブランナ、ゲート)を通してキャビティ内に
送り込み、キャビティ内に位置するリードフレーム部分
をレジンで被うようになっている。また、キャビティお
よびレジン流路内のレジンはキュア処理されて硬化する
ので、硬化した成形品は上型と下型とが引き離された(
型開き)後取り出される。
このようなトランスファモールドプレスでは、レジンモ
ールド時にリードフラッシュ等のパリが発生するため、
レジンモールド後にこれらのパリは除去される。たとえ
ば、工業調査会発行「電子材料J1981年別冊号、昭
和56年11月10日発行、P170〜P175には、
成形後、ICのアウターリードのハンダ付は性を保証す
るために、表面処理を行うが、その前処理として、モー
ルド時に発生したリードフラッシュをあらかじめ除去す
る必要がある旨記載されている。また、同文献には、こ
のパリを除去する方法として、機械的に行うプラスト法
と、薬品による化学処理法があり、品質保持から、ガラ
スピーズ、アルミナ。
ポリスチレンなどの粒子(メディア)を高圧エアで吹き
付ける乾式ブラスト法、水などの溶剤と粒子を混合させ
て吹き付ける湿式プラスト法が広(用いられている旨記
載されている。
一方、前述のトランスファモールドプレスのモールド金
型に取り付けられるリードフレームは、金属板をプレス
(打ち抜き)やエツチングによって成形することによっ
て形成されている。リードフレームについては、工業調
査会発行の「電子材料J 1982年8月号、昭和57
年8月1日発行、P6゛9〜P74に記載されている。
この文献には、リードフレームのプレス加工の動向、た
とえば、極薄板の抜きによるそりの発生状況等について
記載されている。
〔発明が解決しようとする問題点〕
上記のように、レジンモールド時のパリの発生状況は、
製品品質、生産性2歩留りに影響する。
前記のような打ち抜きによって成形されたリードフレー
ムは、本来的にフラッシュが発生し易いということが本
発明者によってあきらかにされた。
すなわち、一般に、ポンチとグイとからなるプレスによ
って打ち抜かれた板材は、ポンチ側の板材面(以下単に
この面を主面と称する。)側は丸み(ダレ)を帯びる。
したがって、リードフレームが打ち抜き成形された場合
も、同様に丸み(ダレ)が生じ、たとえば、第9図に示
されるように、リード1の主面の縁には打ち抜き成形の
ため丸み(ダレ)2を帯びるようになる。一般に、第1
0図に示されるように、モールドの際、モールド金型の
下型3と上型4との間にリードフレームを挟持させてモ
ールドを行う場合、モールド後にリードフレームを支障
なく取り出すために、リード1等の各部の両側には隙間
5が必要上止じる。このため、リード1の両側には、点
々で示されるように溶けたレジン6が浸入することから
、第11図のハツチングによって示されるように、レジ
ン6を構成する封止樹脂、ガラス、着色剤、離型剤等か
らなるバリアが生じる。このバリアはある程度の厚さを
有していることと、レジン6を構成する組成全体とによ
って構成されていることから、前述のようにブラスト法
等によって比較的簡単に除去される。
しかし、打ち抜きによって成形されたリードフレームは
、前記のように主面の縁に丸み2を有していることから
、第10図に示されるように、上型4のパーティング面
との間に予期しなかった狭い隙間8が生じ、この予期し
なかった狭い隙間8ニ沿ってレジン6の樹脂分が滲み出
てフラッシュ9が発生することが分かった。このフラッ
シュ9は、第11図において点々で示されるように、前
記リード1の主面の両縁に丸み2部分に沿って存在する
ことから、リード1の先端にまで到達することが多い。
このフラッシュ9は樹脂分からなり、−見して見えない
が、半田ディツプした場合半田が付着しないことからも
確認できる。 また、打ち抜きリードフレームでは、前
述のようなフラッシュ発生の問題以外に、半田ディツプ
においても問題があることが本発明者によってあきらか
にされた。
すなわち、リード1を半田ディツプした場合、第12図
に示されるように、リード1の主面の両縁に丸み2が存
在すると、この丸み2の部分、たとえば、a、bで示さ
れる領域には半田1oは薄くしか付着しないという現象
が生じる。また、半導体装置はパッケージの表面に製品
名等が捺印される。この捺印にあって、捺印されたイン
クは、たとえば、160℃で1〜2時間ベーキングされ
る。このベーキング時の熱によって、前記リード1のa
、Jl域の半田は、薄いことから、pbリッチあるいは
Snリッチとなって組成が変化し、酸化してしまう。こ
のため、完成品となった半導体装置を配線基板11に面
実装する場合、特に、配線基板11の配′!FFA層1
2上に半田クリーム13を設け、この半田クリーム13
上にリード1を載せてリフローして実装する場合、リー
ド1の上面の丸み2部分に酸化膜14が存在することか
ら、第14図に示されるように、半田クリーム13が溶
けてもリード1の上に吸い寄せられず、リード1全周を
被うような確実な半田付けが行えない。
このような半田付は状態は信頼度的に問題があるばかり
でなく、検査の際、外観不良と判定されることが多(歩
留り的にも問題がある。
本発明の目的はレジンフラッシュの発生が少ないリード
フレームを提供することにある。
本発明の他の目的は半田ディップ法の良好なリードフレ
ームを提供することにある。
本発明の他の目的はレジンフラッシュの発生を抑えるこ
とのできる半導体装置の製造方法を提供することにある
本発明の他の目的は実装歩留りおよび実装信頼度が高い
半導体装置の製造方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明によれば、半導体装置の製造において
使用される打ち抜きによって成形されたリードフレーム
は、レジンモールド工程前のチップボンディング前に、
コイニングによって平坦化処理され、リードの打ち抜き
によって縁が丸みを帯びた面は平坦に修正されている。
〔作用〕
上記した手段によれば、打ち抜きによって縁が丸みを帯
びたリード面は平坦に修正されていることから、レジン
モールド時、リードフレームがモールド上・下型間に挟
持されてモールドされた際、リードの側面にはパリが発
生するが、リードの表裏面はモールド上・下型に密着す
るため、パリは勿論のこととしてフラッシュも発生しな
くなる。
この結果、モールド工程後にリード表面に半田を付着さ
せる際、均一に半田が付着する。また、半田をディップ
法で付着させた場合、リード断面はコイニングによって
矩形となっているため、リードの四辺部分には良好に半
田が付着し、半導体装置を面実装しても、歩留り良くか
つ信頼性良く実装できる。
〔実施例〕
以下図面を参照して本発明の一実施例について説明する
第1図は本発明の一実施例による半導体装置の製造方法
を示すフローチャート、第2図は本発明のリードフレー
ムを示す平面図、第3図は同じくリードの拡大断面図、
第4図は同じくモールド時のリード部分を示す拡大断面
図、第5図は同じくモールド後のリードを示す拡大断面
図、第6図は同じく半田ディツプされたリードを示す拡
大断面図、第7図は同じく半導体装置の実装状態におけ
るリード部分を示す拡大断面図である。
本発明によれば、半導体装置は、第1図のフローチャー
トに示されるように、リードフレーム形成、リードフレ
ームのコイニング、リードフレームのメッキ、チップボ
ンディング、ワイヤボンディング、モールド、パリ取り
、成形、半田ディツプの各工程を経て製造される。
打ち抜き成形によって金属板から製造されたリードフレ
ーム15は、コイニング処理される。リードフレーム1
5はデュアルインライン型半導体装置組立用リードフレ
ームであって、たとえば、第2図に示されるようなパタ
ーンとなっている。
リードフレーム15は、一対の平行に延在する外枠16
と、これら外枠16を所定間隔で連結する細い内枠17
と、対面する一対の外枠16の内縁から前記外枠16に
対して平行に延在する片持梁構造の複数のリード1と、
前記内枠17に平行に延在し端のリード1と外枠16お
よび各リード1間をそれぞれ連結するダム18とからな
っている。
また、外枠16と内枠17とで形成されるリードフレー
ムパターンの中心部分には、矩形のタブ19が配設され
ている。このタブ19は、その両端を外枠16に一端が
連結された細いタブ吊りリード20で支持されている。
一方、前記ダム18から外側のリード1部分、すなわち
、アウターリード21は等間隔に配設されるとともに、
いずれも平行となって延在しているが、ダム18よりも
内側のリード1部分、すなわち、インナーリード22は
途中迄は相互に平行となっているが、その先端は前記タ
ブ19に向かって屈曲して延在している。
また、このリードフレーム15は金属板を精密プレスで
打ち抜いた結果形成されていることから、前述のように
、プレスのポンチ側のリードフレーム面縁は丸み(ダレ
)が発生している。そこで、この実施例では、リードフ
レーム15全体をコイニングして平坦化し、リードフレ
ーム15主面の各部縁の丸み(ダレ)を解消させている
。この結果、第3図に示されるように、リード1の断面
は主面縁に丸み(ダレ)が存在しない矩形状とな9てい
る。
なお、前記リードフレーム15はメブキが施されて使用
される。
このようなリードフレーム15を用いて半導体装置を製
造する場合は、最初にチップボンディングが行われ、第
2図において二点鎖線で示されるように、前記タブ19
上に半導体素子(チップ)23がボンディングされる。
つぎに、ワイヤボンディングが行われ、前記チップ23
の電極と、これら電極に対応するり一ド1の内端とがワ
イヤ24で接続される。
つぎに、レジンモールドが行われる。このレジンモール
ドでは、リードフレーム15はトランスファモールドプ
レスのモールド金型の下型3と上型4間に挟持され、モ
ールド金型によって形成されるキャビティにレジン6が
注入されることによって行われる。このモールドは、リ
ードフレーム15の外枠16とダム18によって囲まれ
た領域に対して行われる。この結果、二点鎖線で示され
るようなレジンからなるパッケージ25でチップ23、
ワイヤ24.リード1の内端部分が被われる。
この際、モールド金型にあっては、その製作上リードフ
レーム15の製造寸法ばらつき等を考慮して各部が形成
されているため、リード1の側面には隙間5が発生し、
第5図のモールド金型から取り出されたリードlの図で
示されるように、バリアの発生原因となる。しかし、こ
のバリアはレジン6を構成する成分全体で形成されるた
め、後工程でのパリ取り処理によって除去できる。
また、これが本発明の特徴的なものの一つであるが、リ
ードフレーム15は、コイニング処理されているため、
表裏面は平坦となっている。したがって、リードフレー
ム15の表裏面は下型3および上型4に密着する。第4
図は、モールド時のリードlの状態であるが、リード1
の表裏面は下型3および上型4と密着している。この結
果、リード10表裏面には、レジン6の樹脂成分の洩れ
も発生せず、第5図に示されるように、フラッシュは発
生しない。
なお、前記リードフレーム15の製造においては、リー
ドフレーム15がコイニングされることをも考慮して板
厚を決定する必要がある。
モールド工程後、たとえば、乾式ブラスト法によってリ
ードフレーム15に対してパリ取り処理が施される。こ
のパリ取り処理によって、バリアが除去される。また、
この実施例では、リードlの表面に除去し難いフラッシ
ュは存在し難いことから、前記パリ取り作業も簡単とな
る。
つぎに、リードフレーム15に対して成形処理が施され
る。この成形処理では、タブ吊りリード20およびリー
ド1は、外枠16および内枠17から分断されるととも
に、ダム18は切断除去される。また、パンケージ25
から突出するり一ド1は、途中で同一方向に折り曲げら
れ、デュアルインライン型の半導体装置が製造される。
つぎに、半導体装置のリード1部分には、半田ディツプ
によって半田10が付けられる。半、田10は、第6図
に示されるように、リード1の周面に付着する。この際
、リード1が矩形断面となっていることから、矩形の各
頂点部分では半田10が付き難く、半田10が付かない
部分がリード1の長手方向に沿って線状に延在する。
さらに、この半導体装置は特性検査やマーキングが施さ
れて出荷される。
このような半導体装置を実装する場合、たとえば、リー
ド1を折り返して、半導体装置を配線基板等に面実装す
る場合は、リードlは、第7図に示されるように、リー
ドlの全周に亘って半田10が廻り、確実なボンディン
グがなされる。
すなわち、リード1は、第6図に示されるように、矩形
断面となっていることから、角の部分以外に半田10が
充分付着する。また、半田10が付着しない部分は、リ
ード1の角に沿って線状となっているため、半導体装置
製造におけるマーキング処理の乾燥時の熱によって半田
が付着しない部分が酸化しても、その個所は線状であり
、第7図に示されるように、配線基板11の配線Jij
F12上に、同図では図示しない半田クリームを印刷し
、かつこの半田クリーム上にリード1を重ね、リフロー
によって半田クリームを溶かして半田付けを行った場合
でも、リード1に付着する半田10は線状の半田が存在
しない部分を越えて混ざり合い、下方の溶けた半田10
を半田の表面張力によってリード1上に確実に吸い上げ
る。したがって、良好な半田付けが行える。
このような実施例によれば、つぎのような効果°が得ら
れる。
(1)本発明によれば、モールド前にリードフレームは
コイニング処理されることから、打ち抜きによって生じ
たリードフレーム主面縁のダレは消滅しているため、リ
ードフレームの表裏面はモールド金型の下型および上型
のパーティング面に密着し、レジンフラッシュが発生せ
ず、モールド歩留りが向上するという効果が得られる。
(2)上記(1)により、本発明によれば、モールド時
リードフレームの表裏面にレジンフラッシュが発生しな
いことから、その後のリード表面に半田デイツプ処理を
施す際、半田がリード表面に付着し難い等の不都合が発
生せず、半田ディツプの歩留りが向上するという効果が
得られる。
(3)上記(1)により、本発明によれば、コイニング
によってリードの主面縁にダレが存在せず、リード断面
は矩形となっていることから、半田デイツプ時、半田は
リードの稜線を除いて厚く形成されるため、半田ディッ
プの歩留りが向上するという効果が得られる。
(4)上記(3)により、本発明によれば、リードは稜
線を除いて半田が厚く形成されていることから、半導体
装置の実装時、リード周面の半田は半田が存在しないリ
ードの稜線部分を越えて相互に溶は込んで一体となるた
め、半田の表面張力によって半田がリード全周に廻り込
み確実な半田付けができ、実装の信頼度および歩留りが
向上するという効果が得られる。
(5)上記(1)〜(4)により、本発明によれば、本
発明のリードフレームを用いて半導体装置を製造すれば
、半導体装置の歩留り向上が達成できるとともに、実装
性能の高い半導体装置を安価に提供することができると
いう相乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもなく、たとえば、前記コイニン
グは、リードフレーム全体に対して行わず、リード部分
のみに対して行っても前記実施例同様な効果が得られる
また、本発明は、第8図に示されるように、パッケージ
25から突出するり一ド1が短く、実装の際の半田付は
部分が少ない半導体装置26にとっては効果が大きい。
すなわち、実装の際の半田付は部分が少ない半導体装置
26にとっては、リード1部分にレジンフラッシュが存
在することは、半田が付かないことから致命的な欠陥で
ある。また、リード1の周面の縁がダしていて、この部
分に半田が付いていないことは、実装時リードlの全周
に半田が廻らないこととなり、致命的な欠陥となる。し
たがって、実装の際の半田付は部分が少ない半導体装置
26にとっては、リード1の断面が矩形となり、レジン
フラッシュが無くかつ表面全体に半田が付着しているこ
とは、実装性能を高めることとなる。
以上の説明では主として本発明者によってなさ、れた発
明をその背景となった利用分野である半導体装置の製造
技術に適用した場合について説明したが、それに限定さ
れるものではない。
本発明は少なくとも被モールド物の一部が打ち抜きによ
って形成された物品の一部あるいは全部をレジンでモー
ルドする技術には適用できる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
本発明によれば、半導体装置の製造において使用される
打ち抜きによって成形されたリードフレームは、レジン
モールド工程前のチンズボンディング前に、コイニング
によって平坦化処理され、リードの打ち抜きによって縁
が丸みを帯びた面は平坦に修正されている。したがって
、レジンモールド時、リードフレームがモールド上・下
型間に挟持されてモールドされた際、リードの側面には
レジンパリが発生するが、リードの表裏面はモールド上
・下型に密着するため、パリは勿論のこととしてフラッ
シュも発生しなくなる。この結果、モールド工程後にリ
ード表面に半田を付着させる際、均一に半田が付着する
。また、半田をディップ法でリードに付着させる場合、
リード断面はコイニングによって矩形となっているため
、リードの四辺部分には良好に半田が付着し、半導体装
置を面実装しても、歩留り良くかつ信頼性良く実装でき
る。
【図面の簡単な説明】
第1図は本発明の一実施例による半導体装置の製造方法
を示すフローチャート、 第2図は本発明のリードフレームを示す平面図、第3図
は同じくリードの拡大断面図、 第4図は同じくモールド時のリード部分を示す拡大断面
図、 第5図は同じくモールド後のリードを示す拡大断面図、 第6図は同じく半田ディツプされたリードを示す拡大断
面図、 第7図は同じく半導体装置の実装状態におけるリード部
分を示す拡大断面図、 第8図は本発明の他の実施例による半導体装置を示す正
面図、 第9図は従来のリードフレームにおけるリードの拡大断
面図、 第10図は同じくモールド時のリード部分を示す拡大断
面図、 第11図は同じくモールド後のリードを示す拡大斜視図
、 第12図は同じく半田ディツプされたリードを示す拡大
断面図、 第13図は同じく半導体装置の実装前のリード部分を示
す拡大断面図、 第14図は同じく半導体装置の実装後のリード部分を示
す拡大断面図である。

Claims (1)

  1. 【特許請求の範囲】 1、金属板を所望パターンに打ち抜いてリードを有する
    リードフレームを製造する工程と、前記リードフレーム
    にチップボンディング、ワイヤボンディングを行う工程
    と、前記リードフレームをモールド金型の上・下型間に
    挟持させた後、リードフレームの所望部分をレジンでパ
    ッケージする工程と、を有する半導体装置の製造であっ
    て、前記モールド工程前にリードフレームの少なくとも
    リードをコイニングして縁が丸みを帯びたリード面側を
    平坦化しておくことを特徴とする半導体装置の製造方法
    。 2、金属板の打ち抜きによって成形されたリードを有す
    るリードフレームであって、少なくとも前記リード面は
    コイニングによって平坦となっていることを特徴とする
    リードフレーム。
JP15604786A 1986-07-04 1986-07-04 半導体装置の製造方法およびその製造において用いるリ−ドフレ−ム Pending JPS6313358A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15604786A JPS6313358A (ja) 1986-07-04 1986-07-04 半導体装置の製造方法およびその製造において用いるリ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15604786A JPS6313358A (ja) 1986-07-04 1986-07-04 半導体装置の製造方法およびその製造において用いるリ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS6313358A true JPS6313358A (ja) 1988-01-20

Family

ID=15619157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15604786A Pending JPS6313358A (ja) 1986-07-04 1986-07-04 半導体装置の製造方法およびその製造において用いるリ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS6313358A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01216563A (ja) * 1988-02-25 1989-08-30 Mitsui High Tec Inc リードフレームの製造方法
JPH02202045A (ja) * 1989-01-31 1990-08-10 Mitsui High Tec Inc リードフレームの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01216563A (ja) * 1988-02-25 1989-08-30 Mitsui High Tec Inc リードフレームの製造方法
JPH02202045A (ja) * 1989-01-31 1990-08-10 Mitsui High Tec Inc リードフレームの製造方法

Similar Documents

Publication Publication Date Title
CN205376495U (zh) 半导体器件
US10707154B2 (en) Semiconductor device and method for manufacturing the same
TWI787343B (zh) 半導體元件搭載用基板及其製造方法
JPS6313358A (ja) 半導体装置の製造方法およびその製造において用いるリ−ドフレ−ム
US9054092B2 (en) Method and apparatus for stopping resin bleed and mold flash on integrated circuit lead finishes
US4592131A (en) Method for manufacturing resin-sealed semiconductor device
JP2006073570A (ja) 半導体装置及びその製造方法
JP2000114295A (ja) 半導体装置の製造方法
WO2004036647A1 (ja) パッケージ型電子部品におけるリード端子の切断方法
JPH04134852A (ja) リードフレーム
JP2586352B2 (ja) 半導体装置用リード切断装置
JPH08318328A (ja) リード切断用金型
US6653169B2 (en) Packaged semiconductor and process for manufacturing the same
JPH03185754A (ja) 半導体装置
JPH01128456A (ja) 面実装型半導体デバイスおよびリードフレーム
JP2704128B2 (ja) 半導体装置用リードフレームおよびその製造方法
JPS62198143A (ja) リ−ドフレ−ム
JPH02205060A (ja) 半導体装置用リードフレーム
JPH01216563A (ja) リードフレームの製造方法
JP2946775B2 (ja) 樹脂封止金型
JPH0650989Y2 (ja) リードフレーム
JP2005158778A (ja) リードフレームの製造方法及び半導体装置の製造方法
JP2000150761A (ja) 樹脂封止型半導体装置及びその製造方法
TW591766B (en) Method for improving semiconductor package substrates uniformity and the package substrates manufactured thereby
JP2507391B2 (ja) 面実装型半導体装置