JPH01128456A - 面実装型半導体デバイスおよびリードフレーム - Google Patents
面実装型半導体デバイスおよびリードフレームInfo
- Publication number
- JPH01128456A JPH01128456A JP62286227A JP28622787A JPH01128456A JP H01128456 A JPH01128456 A JP H01128456A JP 62286227 A JP62286227 A JP 62286227A JP 28622787 A JP28622787 A JP 28622787A JP H01128456 A JPH01128456 A JP H01128456A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- solder
- flat surface
- lead frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 238000004806 packaging method and process Methods 0.000 title description 2
- 238000004080 punching Methods 0.000 claims description 7
- 238000007665 sagging Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 238000003825 pressing Methods 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 abstract description 93
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 238000005476 soldering Methods 0.000 abstract description 7
- 238000007598 dipping method Methods 0.000 abstract description 3
- 229920005989 resin Polymers 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 239000006071 cream Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 239000012776 electronic material Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000006023 eutectic alloy Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は面実装型半導体デバイス、特にリードの半田濡
れ性が良好な面実装型半導体デバイスおよびその組立に
用いられるリードフレームに間する。
れ性が良好な面実装型半導体デバイスおよびその組立に
用いられるリードフレームに間する。
電子機器は、機能面から高密度実装化が、実装面から軽
量化、小型化、薄型化が要請されている。
量化、小型化、薄型化が要請されている。
このため、電子機器に組み込まれる電子部品の多（は、
面実装が可能な構造に移行してきている。
面実装が可能な構造に移行してきている。
また、電子部品の製造コスト低減のために、パッケージ
形態は材料が安くかつ生産性が良好なレジンパッケージ
が多用されている。
形態は材料が安くかつ生産性が良好なレジンパッケージ
が多用されている。
このような半導体デバイスの一つとして、超小型のトラ
ンジスタが知られている。超小型のトランジスタの例に
つい°ては、たとえば、工業調査会発行［電子材料Ｊ
１９７２年３月号、昭和４７年３月１日発行、Ｐ９１−
Ｐ９６に記載されている。
ンジスタが知られている。超小型のトランジスタの例に
つい°ては、たとえば、工業調査会発行［電子材料Ｊ
１９７２年３月号、昭和４７年３月１日発行、Ｐ９１−
Ｐ９６に記載されている。
一方、電子機器の製造コスト低減等の目的から、電子部
品の実装（搭＠）の自動化が図られている。
品の実装（搭＠）の自動化が図られている。
また、前記超小型トランジスタ等の電子部品を固定する
一つの方法としては、半田ペーストが印刷された配線基
板上に電子部品を仮付けした後（半田ペーストの表面張
力によってリードの半田ペーストとの接触部分が仮付け
される。）、半田をリフローする方法が知られている。
一つの方法としては、半田ペーストが印刷された配線基
板上に電子部品を仮付けした後（半田ペーストの表面張
力によってリードの半田ペーストとの接触部分が仮付け
される。）、半田をリフローする方法が知られている。
なお、自動実装技術を詳しく述べである文献の例として
、工業調査会発行「電子材料Ｊ １９７９年３月号、昭
和５４年３月１日発行、Ｐ５４〜Ｐ５Ｂがある。
、工業調査会発行「電子材料Ｊ １９７９年３月号、昭
和５４年３月１日発行、Ｐ５４〜Ｐ５Ｂがある。
ところで、前記超小型トランジスタは、パッケージの寸
法は縦、横、高さが１〜２ｍｍ前後と橿めて小さく、パ
ッケージの一側面から２本、他側面から１本と、それぞ
れ突出したリードをも含んでも製品幅が３ｍｍにも満た
ない、また、突出したリードの幅も狭いことから、超小
型トランジスタを配線基板に取付ける取付は面積も小さ
くならざるを得ない。
法は縦、横、高さが１〜２ｍｍ前後と橿めて小さく、パ
ッケージの一側面から２本、他側面から１本と、それぞ
れ突出したリードをも含んでも製品幅が３ｍｍにも満た
ない、また、突出したリードの幅も狭いことから、超小
型トランジスタを配線基板に取付ける取付は面積も小さ
くならざるを得ない。
したがって、超小型トランジスタの半田によるより確実
な固定が望まれる。
な固定が望まれる。
一方、超小型トランジスタの実装時の半田の吸上げを良
好とする例が、特開昭６１−６４１４６号公報に記載さ
れている。この文献には、ハイブリッド対応素子のリー
ドの断面を略台形状をなす形状にしてリードを１細りに
し、半田の吸い上げを良好にする技術が開示されている
。
好とする例が、特開昭６１−６４１４６号公報に記載さ
れている。この文献には、ハイブリッド対応素子のリー
ドの断面を略台形状をなす形状にしてリードを１細りに
し、半田の吸い上げを良好にする技術が開示されている
。
また、前記超小型トランジスタはリードフレームを用い
て組み立てられている。前記リードフレームは、薄い金
属板をプレス（打ち抜き）やエツチングによって成形す
ることによって形成されている。リードフレームについ
ては、工業調査会発行「電子材料Ｊ １９Ｂ２年８月号
、昭和５７年８月１日発行、Ｐ６９〜Ｐ７４に記載され
ている。
て組み立てられている。前記リードフレームは、薄い金
属板をプレス（打ち抜き）やエツチングによって成形す
ることによって形成されている。リードフレームについ
ては、工業調査会発行「電子材料Ｊ １９Ｂ２年８月号
、昭和５７年８月１日発行、Ｐ６９〜Ｐ７４に記載され
ている。
この文献には、リードフレームのプレス加工の動向、た
とえば、極薄板の抜きによるそりの発生状況等について
記載されている。
とえば、極薄板の抜きによるそりの発生状況等について
記載されている。
前記のような打ち抜きによって成形されたリードフレー
ムは、半田デイツプにおいて問題がある。
ムは、半田デイツプにおいて問題がある。
すなわち、パッケージ７の周縁から突出するリードを半
田デイツプした場合、第２０図に示されるように、リー
ド１の上面の両縁にリードフレーム形成時の打ち抜きに
よってだれ（曲面）２が存在すると、このだれ２の部分
、たとえば、ａ、 ｂで示される領域には、半田３は
薄くしか付着しないという現象が生じる。また、前記リ
ードフレームの形成時の打ち抜きによって、だれ２が生
じる面の裏側の面には、突出したバリ４が発生する。
田デイツプした場合、第２０図に示されるように、リー
ド１の上面の両縁にリードフレーム形成時の打ち抜きに
よってだれ（曲面）２が存在すると、このだれ２の部分
、たとえば、ａ、 ｂで示される領域には、半田３は
薄くしか付着しないという現象が生じる。また、前記リ
ードフレームの形成時の打ち抜きによって、だれ２が生
じる面の裏側の面には、突出したバリ４が発生する。
しかし、このパリ４部分は薄くても、全体は半田３で被
われる。
われる。
ところで、半導体デバイスはその最終製造工程で、パッ
ケージの表面に製品名等が捺印される。
ケージの表面に製品名等が捺印される。
この捺印にあって、捺印されたインクは、たとえば、１
５０″Ｃで１〜２時間ベーキングされる。このため、こ
のベーキング時の熱によって、前記リードＩのａ、ｂＳ
Ｊｆ域の半田は、薄くかつその範囲が広いことから、ｐ
ｂリッチとなって組成が変化し、酸化してしまう、この
ため、完成品となった半導体デバイスを配線基板に面実
装した場合、第１８図および第１９図に示されるように
、配線基板５の配線層６上に図示しない半田クリームを
設け、この半田クリーム上にリード１を載せてリフロー
して実装する場合、リード１の上面のだれ２部分に酸化
膜が存在することから、半田クリームが溶けても半田３
は、第１９図に明瞭に示されるように、リードｌの上面
側に吸い寄せられず、半田３がリード１全周を被うよう
な確実な半田付けが行えなくなる。このような半田付は
状態は、信鎖度的に問題があるばかりでなく、検査の際
、外観不良と判定されることが多く歩留り的にも問題が
ある。
５０″Ｃで１〜２時間ベーキングされる。このため、こ
のベーキング時の熱によって、前記リードＩのａ、ｂＳ
Ｊｆ域の半田は、薄くかつその範囲が広いことから、ｐ
ｂリッチとなって組成が変化し、酸化してしまう、この
ため、完成品となった半導体デバイスを配線基板に面実
装した場合、第１８図および第１９図に示されるように
、配線基板５の配線層６上に図示しない半田クリームを
設け、この半田クリーム上にリード１を載せてリフロー
して実装する場合、リード１の上面のだれ２部分に酸化
膜が存在することから、半田クリームが溶けても半田３
は、第１９図に明瞭に示されるように、リードｌの上面
側に吸い寄せられず、半田３がリード１全周を被うよう
な確実な半田付けが行えなくなる。このような半田付は
状態は、信鎖度的に問題があるばかりでなく、検査の際
、外観不良と判定されることが多く歩留り的にも問題が
ある。
また、このような半田３のリード１上への吸い上げは、
前記公知例のように、リードｌの上縁を平な傾斜面とし
ただけでは必ずしも充分ではない。
前記公知例のように、リードｌの上縁を平な傾斜面とし
ただけでは必ずしも充分ではない。
すなわち、半田デイツプ時、傾斜面部分の半田は、その
上の広い上面に吸い寄せられてしまい、傾斜面には、リ
ードを固定するに充分な半田が残留しない。
上の広い上面に吸い寄せられてしまい、傾斜面には、リ
ードを固定するに充分な半田が残留しない。
本発明の目的は、半田実装性の良好な面実装型半導体デ
バイスを提供することにある。
バイスを提供することにある。
本発明の他の目的は、実装歩留りおよび実装信幀度が高
い面実装型半導体デバイスを提供することにある。
い面実装型半導体デバイスを提供することにある。
本発明の他の目的は、半田実装性の良好なリードフレー
ムを提供することにある。
ムを提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、本発明にあっては、面実装型半導体デバイス
の組み立てに際して、プレスで形成されたリードフレー
ムが使用されるが、このリードフレームはプレスによっ
てパターニングされた後、プレスによってだれが生じた
部分はコイニングされて段付面とされ、縁に略直角に近
い角度を有する角部が設けられている。この結果、この
ようなリードに半田デイツプが施された場合、コイニン
グされたリード面は、前記リードの両縁の角部間の面全
域に亘つて充分半田が付着する。したがって、このよう
なリードフレームを用いて製造された半導体デバイスは
、パッケージから突出するリードは、その全周に充分な
半田を存している。
の組み立てに際して、プレスで形成されたリードフレー
ムが使用されるが、このリードフレームはプレスによっ
てパターニングされた後、プレスによってだれが生じた
部分はコイニングされて段付面とされ、縁に略直角に近
い角度を有する角部が設けられている。この結果、この
ようなリードに半田デイツプが施された場合、コイニン
グされたリード面は、前記リードの両縁の角部間の面全
域に亘つて充分半田が付着する。したがって、このよう
なリードフレームを用いて製造された半導体デバイスは
、パッケージから突出するリードは、その全周に充分な
半田を存している。
上記した手段によれば、本発明の半導体デバイスにあっ
ては、リードのだれ部分がコイニングによって修正され
、修正によって生じた両縁の角部の間の面全域に半田が
付着させられている。このため、半田はリードの全周に
亘って付着しているため、配線基板に半導体デバイスを
実装した際、リードに付着していた半田およびリードの
下面側に設けられた半田クリームは、熱によって溶けて
一体となる。一体となった半田はリードフレーム表面が
酸化されていないことからリードの上面にまで良く吸い
上げられる。この結果、リード全周は半田で被われるた
め、確実でかつ高信幀度の半田固定が行えることになる
。
ては、リードのだれ部分がコイニングによって修正され
、修正によって生じた両縁の角部の間の面全域に半田が
付着させられている。このため、半田はリードの全周に
亘って付着しているため、配線基板に半導体デバイスを
実装した際、リードに付着していた半田およびリードの
下面側に設けられた半田クリームは、熱によって溶けて
一体となる。一体となった半田はリードフレーム表面が
酸化されていないことからリードの上面にまで良く吸い
上げられる。この結果、リード全周は半田で被われるた
め、確実でかつ高信幀度の半田固定が行えることになる
。
以下図面を参照して本発明の一実施例について説明する
。
。
第１図は本発明の一実施例による半導体デバイスの一部
を示す斜視図、第２図は同じくリードの拡大断面図、第
３図は同じく反転状態の半導体デバイスの斜視図、第４
図は同じく半導体デバイスの実装状態を示す斜視図、第
５図は同じく半導体デバイスの製造方法を示すフローチ
ャート、第６図〜第１６図は本発明の半導体デバイスの
製造状態を示す図であって、第６図はリードフレームを
示す平面図、第７図はリードフレームのリードを示す断
面図、第８図はリードのだれにコイニング処理を施す状
態を示す拡大断面図、第９図はコイニングされたリード
を示す拡大断面図、第１０図はメツキ処理されたリード
フレームを示す平面図、第１１図はチップボンディング
状態を示す断面図、第１２図はワイヤボンディング状態
を示す断面図、第１３図はレジンモールド状態を示す断
面図、第１４図はモールドされた状態のリードフレーム
を示す平面図、第１５図は実装された半導体デバイスを
示す断面図、第１６図は半田固定状態のり一部を示す拡
大断面図である。
を示す斜視図、第２図は同じくリードの拡大断面図、第
３図は同じく反転状態の半導体デバイスの斜視図、第４
図は同じく半導体デバイスの実装状態を示す斜視図、第
５図は同じく半導体デバイスの製造方法を示すフローチ
ャート、第６図〜第１６図は本発明の半導体デバイスの
製造状態を示す図であって、第６図はリードフレームを
示す平面図、第７図はリードフレームのリードを示す断
面図、第８図はリードのだれにコイニング処理を施す状
態を示す拡大断面図、第９図はコイニングされたリード
を示す拡大断面図、第１０図はメツキ処理されたリード
フレームを示す平面図、第１１図はチップボンディング
状態を示す断面図、第１２図はワイヤボンディング状態
を示す断面図、第１３図はレジンモールド状態を示す断
面図、第１４図はモールドされた状態のリードフレーム
を示す平面図、第１５図は実装された半導体デバイスを
示す断面図、第１６図は半田固定状態のり一部を示す拡
大断面図である。
この実施例では、パッケージ寸法が数ｍｍとなる超小型
トランジスタ（半導体デバイス）に本発明を適用した例
について説明する。超小型トランジスタは、第３図に示
されるような構造となっている。第３図は、説明の便宜
上、超小型トランジスタを反転させた状態にした図であ
る。
トランジスタ（半導体デバイス）に本発明を適用した例
について説明する。超小型トランジスタは、第３図に示
されるような構造となっている。第３図は、説明の便宜
上、超小型トランジスタを反転させた状態にした図であ
る。
超小型トランジスタ８は、レジン（たとえば、エポキシ
樹脂）のパッケージ７の一側がら１本、他側から２本、
合計３本のり一部１を突出させた構造となっている。同
図は、超小型トランジスタ８の実装面が上となるように
裏返しにした状態を示す図である。前記パッケージ７は
、たとえば、縦が１．５ｍｍ、横が２． ８ｍｍ、高さ
が１．１ｍｍとなっている。また、前記リード１はパッ
ケージ７の付は根近傍で実装面側に折れ曲がるとともに
、その先端部分は再び外方に折れ曲がり、先端に固定部
９を形成している。リード１は幅が０゜４ｍｍ、厚さが
０．１６ｍｍ、パッケージ７の側面からの突出長さが０
．５ｍｍとなっている。この固定部９は実装面と同一面
となっていて、実装時配線基板等の導体層に半田等によ
って接続される。
樹脂）のパッケージ７の一側がら１本、他側から２本、
合計３本のり一部１を突出させた構造となっている。同
図は、超小型トランジスタ８の実装面が上となるように
裏返しにした状態を示す図である。前記パッケージ７は
、たとえば、縦が１．５ｍｍ、横が２． ８ｍｍ、高さ
が１．１ｍｍとなっている。また、前記リード１はパッ
ケージ７の付は根近傍で実装面側に折れ曲がるとともに
、その先端部分は再び外方に折れ曲がり、先端に固定部
９を形成している。リード１は幅が０゜４ｍｍ、厚さが
０．１６ｍｍ、パッケージ７の側面からの突出長さが０
．５ｍｍとなっている。この固定部９は実装面と同一面
となっていて、実装時配線基板等の導体層に半田等によ
って接続される。
一方、前記パッケージ７内に延在するリード１の内端は
それぞれ幅広となっていて、中央のり一ドｌはタブ１０
を、両側のリード１はワイヤ接続部１１をそれぞれ構成
している。これは、チップボンディングやワイヤボンデ
ィングのための面積を得るためであるが、段付部分はり
一ド１がパンケージ７から抜けないようにする役割も果
たす。
それぞれ幅広となっていて、中央のり一ドｌはタブ１０
を、両側のリード１はワイヤ接続部１１をそれぞれ構成
している。これは、チップボンディングやワイヤボンデ
ィングのための面積を得るためであるが、段付部分はり
一ド１がパンケージ７から抜けないようにする役割も果
たす。
また、同図には示してないが、前記タブ１０およびリー
ドｌのワイヤ接続部１１部分には、それぞれ銀層からな
るメツキ膜が設けられていて、タブ１０のメツキ膜上に
は半導体素子（チップ）１２が固定され、前記ワイヤ接
続部１１のメツキ膜上にはワイヤ１３が接続されている
。前記ワイヤ１３はチップ１２の図示しない電極と、前
記リード１の内端、すなわち、ワイヤ接続部１１を電気
的に接続するようになっている。
ドｌのワイヤ接続部１１部分には、それぞれ銀層からな
るメツキ膜が設けられていて、タブ１０のメツキ膜上に
は半導体素子（チップ）１２が固定され、前記ワイヤ接
続部１１のメツキ膜上にはワイヤ１３が接続されている
。前記ワイヤ１３はチップ１２の図示しない電極と、前
記リード１の内端、すなわち、ワイヤ接続部１１を電気
的に接続するようになっている。
また、この超小型トランジスタ８にあっては、リードｌ
はその製造時に発生しただれが修正された構造となって
いる。すなわち、リード１の縁のだれ部分にはコイニン
グが施されてだれが消滅し、代わりに、第１図および第
２図に示されるように、−段低い平坦面１４が設けられ
ている。この−段低い平坦面１４は、第８図および第９
図に示されるように、下型１７と上型１８とからなる一
対のプレスの押し潰しくコイニング）によって、だれ２
の部分に形成される。したがって、リード１は広い平坦
面１５と、この広い平坦面１５の両側に拡がる一段低い
平坦面１４によって構成される。
はその製造時に発生しただれが修正された構造となって
いる。すなわち、リード１の縁のだれ部分にはコイニン
グが施されてだれが消滅し、代わりに、第１図および第
２図に示されるように、−段低い平坦面１４が設けられ
ている。この−段低い平坦面１４は、第８図および第９
図に示されるように、下型１７と上型１８とからなる一
対のプレスの押し潰しくコイニング）によって、だれ２
の部分に形成される。したがって、リード１は広い平坦
面１５と、この広い平坦面１５の両側に拡がる一段低い
平坦面１４によって構成される。
前記−段低い平坦面１４は広い平坦面１５より、たとえ
ば、０．０１ｍｍ低くかつ長さは０．０５ｍｍ〜０．１
ｍｍとなっている。また、前記−段低い平坦面１４の外
れは、略直角となる角部１６を有する構造となっている
。また、広い平坦面１５と一段低い平坦面１４との間の
段差部分も直角となっている。
ば、０．０１ｍｍ低くかつ長さは０．０５ｍｍ〜０．１
ｍｍとなっている。また、前記−段低い平坦面１４の外
れは、略直角となる角部１６を有する構造となっている
。また、広い平坦面１５と一段低い平坦面１４との間の
段差部分も直角となっている。
この結果、リード１に半田をデイツプした際、第２図に
示されるように、リード１の上面は広い平坦面１５と、
この広い平坦面１５よりも０．０１ｍｍとわずかに低い
一段低い平坦面１４とからなっているため、広い平坦面
１５と一段低い平坦面１４はあたかも同一平坦面である
かのようになり、半田３は、一方の一段低い平坦面１４
の角部１６から広い平坦面１５を通って他方の一段低い
平坦面１４の角部１６に亘る領域にかけて、中央が盛り
上がつた状態で付着する。
示されるように、リード１の上面は広い平坦面１５と、
この広い平坦面１５よりも０．０１ｍｍとわずかに低い
一段低い平坦面１４とからなっているため、広い平坦面
１５と一段低い平坦面１４はあたかも同一平坦面である
かのようになり、半田３は、一方の一段低い平坦面１４
の角部１６から広い平坦面１５を通って他方の一段低い
平坦面１４の角部１６に亘る領域にかけて、中央が盛り
上がつた状態で付着する。
これは、前述のように、リード１が断面的に見て、略矩
形の各隅部が直角あるいは鋭角的な角部となっているた
め、この角部の先端には半田の付着量が少ないかも知れ
ないが、この角部を隔てる各平坦面には半田が表面張力
作用もあって円弧状断面的に多量に付着することによる
と思慮される。
形の各隅部が直角あるいは鋭角的な角部となっているた
め、この角部の先端には半田の付着量が少ないかも知れ
ないが、この角部を隔てる各平坦面には半田が表面張力
作用もあって円弧状断面的に多量に付着することによる
と思慮される。
また、リードの縁は、このように鋭角的な角部となって
いて、従来のようなだれによる丸みや両端に鈍角部を有
するような傾斜面となっていないことから、半田の付着
の少ない領域は広い面積とならず、半田の途切れは点状
（リードｌの長さ方向で言うならば線状）としかならな
い、なお、この場合、半田３はリードｌの全周に亘って
付着するが、敢えて言えば、前記角部１６の最先端では
、半田３の付着量が少ない場合もあるかも知れない。
いて、従来のようなだれによる丸みや両端に鈍角部を有
するような傾斜面となっていないことから、半田の付着
の少ない領域は広い面積とならず、半田の途切れは点状
（リードｌの長さ方向で言うならば線状）としかならな
い、なお、この場合、半田３はリードｌの全周に亘って
付着するが、敢えて言えば、前記角部１６の最先端では
、半田３の付着量が少ない場合もあるかも知れない。
しかし、この半田３の付着がない個所も、断面的に見れ
ば僅かに略矩形断面をしたリード１の四隅であり、かつ
各部分は点状でしかないことから、この実施例の超小型
トランジスタ８におけるリード１の半田デイツプ性は、
従来に比較して掻めて良好となる。
ば僅かに略矩形断面をしたリード１の四隅であり、かつ
各部分は点状でしかないことから、この実施例の超小型
トランジスタ８におけるリード１の半田デイツプ性は、
従来に比較して掻めて良好となる。
このようなことから、実施例の超小型トランジスタ８を
面実装した場合、リード１の固定部９全周には充分半田
が存在することから、この半田はリード１の下側にあら
かじめ設けられていた半田と一体となり、半田の表面張
力作用によってり一ド１の側面の半田を上面に吸い寄せ
るようになるため、第４図に示されるように、超小型ト
ランジスタ８の各リード１には半田３が盛り上がり、確
実な半田固定が行えることになる。
面実装した場合、リード１の固定部９全周には充分半田
が存在することから、この半田はリード１の下側にあら
かじめ設けられていた半田と一体となり、半田の表面張
力作用によってり一ド１の側面の半田を上面に吸い寄せ
るようになるため、第４図に示されるように、超小型ト
ランジスタ８の各リード１には半田３が盛り上がり、確
実な半田固定が行えることになる。
つぎに、このような超小型トランジスタの製造およびそ
の製造に用いられるリードフレームについて説明する。
の製造に用いられるリードフレームについて説明する。
超小型トランジスタ８は、第５図のフローチャートに示
されるように、リードフレーム形成、コイニング、メツ
キ、金箔付け、チップボンディング、ワイヤボンディン
グ、レジンモールド、半田デイツプ、切断成形の各工程
を経て製造される。
されるように、リードフレーム形成、コイニング、メツ
キ、金箔付け、チップボンディング、ワイヤボンディン
グ、レジンモールド、半田デイツプ、切断成形の各工程
を経て製造される。
リードフレームの形成にあっては、銅合金、鉄−ニッケ
ル系合金（４２７０イ）等からなり、がつ０．１ｍｍ〜
０．２ｍｍ程度の薄い金属板が用いられる。この実施例
では、精密プレスによって、第６図に示されるようなパ
ターンを有するリードフレーム２０が形成される。リー
ドフレーム２０は、平行に延在する２条の枠２１と、こ
の一対の枠２１を連結するセクションパー２２と、それ
ぞれ前記枠２１の内側からセクションパー２２に平行に
延在する片持梁式の細いリード１とからなっている。前
記リード１は、たとえば、０．４ｍｍの幅となっている
。また、リード１は一方の枠２１からは１本、他方の枠
２１からは２本突出している。前記一方の枠２１の１本
のり−ド１は、他方の枠２１の２本のリード１の中間に
位置して中央リードとなるとともに、その先端は一対の
枠２１および隣り合う一対のセクシッンバ−２２とによ
って形成される矩形の略中心位置に位置し、かつチップ
１２を固定するための幅広のタブＩＯを形成している。
ル系合金（４２７０イ）等からなり、がつ０．１ｍｍ〜
０．２ｍｍ程度の薄い金属板が用いられる。この実施例
では、精密プレスによって、第６図に示されるようなパ
ターンを有するリードフレーム２０が形成される。リー
ドフレーム２０は、平行に延在する２条の枠２１と、こ
の一対の枠２１を連結するセクションパー２２と、それ
ぞれ前記枠２１の内側からセクションパー２２に平行に
延在する片持梁式の細いリード１とからなっている。前
記リード１は、たとえば、０．４ｍｍの幅となっている
。また、リード１は一方の枠２１からは１本、他方の枠
２１からは２本突出している。前記一方の枠２１の１本
のり−ド１は、他方の枠２１の２本のリード１の中間に
位置して中央リードとなるとともに、その先端は一対の
枠２１および隣り合う一対のセクシッンバ−２２とによ
って形成される矩形の略中心位置に位置し、かつチップ
１２を固定するための幅広のタブＩＯを形成している。
また、中央リードの先端の両側に先端を臨ませる２本の
り−ド１は、前記中央リードと同様にその先端は僅かに
幅広となり、ワイヤ１３を接続するワイヤ接続部１１を
構成している。
り−ド１は、前記中央リードと同様にその先端は僅かに
幅広となり、ワイヤ１３を接続するワイヤ接続部１１を
構成している。
なお、前記枠２１には、リードフレーム２０の搬送用等
に使用されるガイド孔２３や位置決め用窪み２４が設け
られている。
に使用されるガイド孔２３や位置決め用窪み２４が設け
られている。
つぎに、このようなリードフレーム２０は、第７図に示
されるように、リード１の両縁部分はプレスの下型１７
と、上型１８とによってコイニングされる。前記下型１
７は平坦な面となっているが、上型１８は中央に窪んだ
逃げ部２５を有し、かつその両側に平坦面となるコイニ
ング面２６を有している。このコイニング面２６は、下
型１７上に載るリード１のだれ２部分を押し潰す（コイ
ニング）ようになっている。すなわち、第９図に示され
るように、上型１８が下型１７に対して相対的に降下す
ると、リード１は下型１７と上型１８によってコイニン
グされるため、リード１のだれ２は、たとえば、０．０
１ｍｍ押し潰され、第２図に示されるような、−段低い
平坦面１４が広い平坦面１５の両側に形成される。−段
低い平坦面１４はリードｌの幅員方向に沿って０．０５
ｍｍ〜０．１ｍｍの長さに亘って設けられる。この上・
下型１８．１７のプレスによって、バリ４は消滅する。
されるように、リード１の両縁部分はプレスの下型１７
と、上型１８とによってコイニングされる。前記下型１
７は平坦な面となっているが、上型１８は中央に窪んだ
逃げ部２５を有し、かつその両側に平坦面となるコイニ
ング面２６を有している。このコイニング面２６は、下
型１７上に載るリード１のだれ２部分を押し潰す（コイ
ニング）ようになっている。すなわち、第９図に示され
るように、上型１８が下型１７に対して相対的に降下す
ると、リード１は下型１７と上型１８によってコイニン
グされるため、リード１のだれ２は、たとえば、０．０
１ｍｍ押し潰され、第２図に示されるような、−段低い
平坦面１４が広い平坦面１５の両側に形成される。−段
低い平坦面１４はリードｌの幅員方向に沿って０．０５
ｍｍ〜０．１ｍｍの長さに亘って設けられる。この上・
下型１８．１７のプレスによって、バリ４は消滅する。
また、コイニングの縁は、第１図および第９図に示され
るように、側方にわずかに張り出すが支障はない。なお
、第１０図において、傾斜を施したリード縁がコイニン
グが施されたリードである。
るように、側方にわずかに張り出すが支障はない。なお
、第１０図において、傾斜を施したリード縁がコイニン
グが施されたリードである。
つぎに、リードフレーム２０はメツキ処理されて、第１
０図の点々で示されるように、タブ１０とワイヤ接続部
１１には、厚さ３μｍ程度の銀からなるメツキ膜２７．
２８が形成される。このメツキは、たとえば、シリコン
ゴムでメツキを施さないリードフレーム領域を被った後
、電解メツキ等によって行われる。この結果、メツキ膜
２７゜２８を有するリードフレーム２０が製造されるこ
とになる。
０図の点々で示されるように、タブ１０とワイヤ接続部
１１には、厚さ３μｍ程度の銀からなるメツキ膜２７．
２８が形成される。このメツキは、たとえば、シリコン
ゴムでメツキを施さないリードフレーム領域を被った後
、電解メツキ等によって行われる。この結果、メツキ膜
２７゜２８を有するリードフレーム２０が製造されるこ
とになる。
つぎに、第１０図の二点鎖線で示すように、前記タブ１
０の表面、すなわち、第１１図に示されるように、バリ
４が存在する面には１０Ｉ！ｍ程度の厚さの金箔２９が
固定される。
０の表面、すなわち、第１１図に示されるように、バリ
４が存在する面には１０Ｉ！ｍ程度の厚さの金箔２９が
固定される。
つぎに、このようなリードフレーム２０は、第１１図で
示されるように、タブ１０上にチップ１２がボンディン
グされる。チップ１２は、コレット３０と呼称される真
空吸着工具によって、真空吸着保持されて運ばれ、前記
金箔２９上に位置決めｉ！ｉｌＦされる。チップ１２は
Ａｕ−５ｔの共晶合金層３１を介して固定される。
示されるように、タブ１０上にチップ１２がボンディン
グされる。チップ１２は、コレット３０と呼称される真
空吸着工具によって、真空吸着保持されて運ばれ、前記
金箔２９上に位置決めｉ！ｉｌＦされる。チップ１２は
Ａｕ−５ｔの共晶合金層３１を介して固定される。
つぎに、第１２図に示されるように、ワイヤ１３を保持
したキャピラリ３２によって、前記タブ１０上に固定さ
れたチップ１２の図示しない電極と、これに対応するリ
ード１の先端のワイヤ接続部１１とが、ワイヤ１３を介
して電気的に接続される、ワイヤ１３がワイヤ接続部１
１に固定されると、ワイヤ１３は図示しないクランパに
よって保持されて引っ張られる。この結果、ワイヤ１３
はワイヤ接続部１１に固定された付は根部分で破断し、
−張りのワイヤボンディングが終了する。
したキャピラリ３２によって、前記タブ１０上に固定さ
れたチップ１２の図示しない電極と、これに対応するリ
ード１の先端のワイヤ接続部１１とが、ワイヤ１３を介
して電気的に接続される、ワイヤ１３がワイヤ接続部１
１に固定されると、ワイヤ１３は図示しないクランパに
よって保持されて引っ張られる。この結果、ワイヤ１３
はワイヤ接続部１１に固定された付は根部分で破断し、
−張りのワイヤボンディングが終了する。
この実施例では、第１３図に示されるように、二張りの
ワイヤボンディングが行われる。
ワイヤボンディングが行われる。
つぎに、チップボンディング、ワイヤボンディングが終
了したリードフレーム２０は、第１３図に示されるよう
に、トランスファモールドプレスのモールド型３３に型
締めされる。モールド型３３は、下型３４と上型３５と
からなり、型締めによって、レジン３６が流れるランナ
ー３７．ゲート３８．キャビティ３９等をそれぞれ形成
するようになっている。そこで、前記ランナー３７を通
してキャビティ３９内にレジン３６を圧入させ、かつレ
ジンのキュアによってレジン３６を硬化させて、第１４
図等で示されるパッケージ７を形成する。
了したリードフレーム２０は、第１３図に示されるよう
に、トランスファモールドプレスのモールド型３３に型
締めされる。モールド型３３は、下型３４と上型３５と
からなり、型締めによって、レジン３６が流れるランナ
ー３７．ゲート３８．キャビティ３９等をそれぞれ形成
するようになっている。そこで、前記ランナー３７を通
してキャビティ３９内にレジン３６を圧入させ、かつレ
ジンのキュアによってレジン３６を硬化させて、第１４
図等で示されるパッケージ７を形成する。
つぎに、モールドが終了したリードフレーム２０は、半
田デイツプ処理され、パッケージ７から突出したり−ド
ｌの表面には、第２図に示されるように、半田３が付着
する。この際、半田３はリード１の上面縁にだれのよう
な丸みがなく、鋭角的な角部１６が存在するため、この
先端には半田３が付着しなくとも、一方の一段低い平坦
面１４の端の角部１６の先端から広い平坦面１５を通っ
て他の一段低い平坦面１４の端の角部１６に亘って、円
弧状に半田３が付着する。したがって、リードフレーム
の状態であるいはリードフレームから切り離されて単体
となった状態で、パッケージ７の表面にマーキングが施
されかつマークの乾燥が行われても、この熱でリード表
面が酸化したり半田が劣化するようなことは殆どない、
すなわち、この実施例の場合は、リード表面に広い面積
に亘って半田が薄く付くことはないため、熱によって半
田が劣化するようなこともない。また、角部１６の最先
端にもわずかではあるが半田が付着しているので、仮り
にこの最先端部分の半田が劣化してもリード表面の酸化
は起きない。また、この点状（線状）の半田劣化程度で
は半田実装に殆ど影響を与えない。
田デイツプ処理され、パッケージ７から突出したり−ド
ｌの表面には、第２図に示されるように、半田３が付着
する。この際、半田３はリード１の上面縁にだれのよう
な丸みがなく、鋭角的な角部１６が存在するため、この
先端には半田３が付着しなくとも、一方の一段低い平坦
面１４の端の角部１６の先端から広い平坦面１５を通っ
て他の一段低い平坦面１４の端の角部１６に亘って、円
弧状に半田３が付着する。したがって、リードフレーム
の状態であるいはリードフレームから切り離されて単体
となった状態で、パッケージ７の表面にマーキングが施
されかつマークの乾燥が行われても、この熱でリード表
面が酸化したり半田が劣化するようなことは殆どない、
すなわち、この実施例の場合は、リード表面に広い面積
に亘って半田が薄く付くことはないため、熱によって半
田が劣化するようなこともない。また、角部１６の最先
端にもわずかではあるが半田が付着しているので、仮り
にこの最先端部分の半田が劣化してもリード表面の酸化
は起きない。また、この点状（線状）の半田劣化程度で
は半田実装に殆ど影響を与えない。
つぎに、モールドが施されたリードフレーム２０は、前
記モールド型３３から取り出され、切断成形機によって
不要なリードフレーム部分が除去され、かつ成形される
ことによって、第２図に示されるような超小型トランジ
スタ８が製造される。
記モールド型３３から取り出され、切断成形機によって
不要なリードフレーム部分が除去され、かつ成形される
ことによって、第２図に示されるような超小型トランジ
スタ８が製造される。
なお、第１４図におけるリードｌを横切る二点鎖線は、
リード１の切断個所を示すものである。
リード１の切断個所を示すものである。
このような超小型トランジスタ８を実装する際は、超小
型トランジスタ８は、第１５図に示されるように、セラ
ミック等からなる配線基板５の所定部分に載置される。
型トランジスタ８は、第１５図に示されるように、セラ
ミック等からなる配線基板５の所定部分に載置される。
前記配線基板５の主面には、配線層６が設けられている
。また、この配線層６上には、図示しない半田ペースト
層（半田クリーム）が印刷されている。そこで、この半
田ペースト層上に、超小型トランジスタ８のリード１の
固定部９を載せ、リフローによって、前記半田ペースト
層を溶かし、かつ硬化させる。この結果、リード１の固
定部９は、半田３によって配線Ｎ６に固定される結果、
超小型トランジスタ８は、配線基板５に面実装されるこ
とになる。
。また、この配線層６上には、図示しない半田ペースト
層（半田クリーム）が印刷されている。そこで、この半
田ペースト層上に、超小型トランジスタ８のリード１の
固定部９を載せ、リフローによって、前記半田ペースト
層を溶かし、かつ硬化させる。この結果、リード１の固
定部９は、半田３によって配線Ｎ６に固定される結果、
超小型トランジスタ８は、配線基板５に面実装されるこ
とになる。
この面実装の際、前記リード１の固定部９は、第２図に
示されるように、だれ部分はコイニングされて修正され
半田デイツプが良好になされているため、リード１に最
初に付着していた半田と、配線層６上の半田クリームと
は、熱によって溶けた際、リード１の上縁で半田が途切
れることもなく、相互に第４図および第１６図に示され
るように、リード１は充分な半田３に被われ、確実な半
田付けが行えるようになる。
示されるように、だれ部分はコイニングされて修正され
半田デイツプが良好になされているため、リード１に最
初に付着していた半田と、配線層６上の半田クリームと
は、熱によって溶けた際、リード１の上縁で半田が途切
れることもなく、相互に第４図および第１６図に示され
るように、リード１は充分な半田３に被われ、確実な半
田付けが行えるようになる。
このような実施例によれば、つぎのような効果が得られ
る。
る。
（１）本発明の超小型トランジスタにあっては、パッケ
ージから突出しかつ階段状に延在するり−ドは、プレス
によるリードのだれ部分がコイニングによって修正され
ていることから、半田が全周に亘ってデイツプされると
いう効果が得られる。
ージから突出しかつ階段状に延在するり−ドは、プレス
によるリードのだれ部分がコイニングによって修正され
ていることから、半田が全周に亘ってデイツプされると
いう効果が得られる。
（２）上記（１）により、本発明の超小型トランジスタ
は、あらかじめリードの全周に半田が付着しかつ半田が
劣化したりしていないことから、面実装時、半田がリー
ドの上に良く吸い上げられるため、リードは充分な半田
量で全周を被われ確実な半田付けが行われるという効果
が得られる。
は、あらかじめリードの全周に半田が付着しかつ半田が
劣化したりしていないことから、面実装時、半田がリー
ドの上に良く吸い上げられるため、リードは充分な半田
量で全周を被われ確実な半田付けが行われるという効果
が得られる。
（３）上記（２）により、本発明の超小型トランジスタ
は、確実な半田付けが行えることから実装の信頼度も高
くなるという効果が得られる。
は、確実な半田付けが行えることから実装の信頼度も高
くなるという効果が得られる。
（４）本発明のリードフレームは、プレスによって生じ
ただれ部分は、コイニングによって一段低い平坦面に形
成されるため、リードの上面両縁に鋭角的な角部を存す
る構造となり、半田デイツプ時、リードの上面にも全域
に亘って半田が付着するようになり、リードはその全周
を半田で被われるという効果が得られる。
ただれ部分は、コイニングによって一段低い平坦面に形
成されるため、リードの上面両縁に鋭角的な角部を存す
る構造となり、半田デイツプ時、リードの上面にも全域
に亘って半田が付着するようになり、リードはその全周
を半田で被われるという効果が得られる。
（５）上記（４）により、本発明による半田デイツプ性
の良好なリードフレームを用いた半導体デバイスは、実
装性能が高いという効果が得られる。
の良好なリードフレームを用いた半導体デバイスは、実
装性能が高いという効果が得られる。
（６）上記（１）〜（５）により、本発明によれば、半
田による面実装が再現性良く行えるため、半導体デバイ
スの実装歩留りの向上が達成できるとともに、半導体デ
バイスを組み込んだ電子機器の信転性が高くなるという
相乗効果が得られる。
田による面実装が再現性良く行えるため、半導体デバイ
スの実装歩留りの向上が達成できるとともに、半導体デ
バイスを組み込んだ電子機器の信転性が高くなるという
相乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、だれ部分をＶ
字突状を有する上型でコイニングして、第１７図に示さ
れるように、７字窪み４０の外側に先端が鋭角的な角部
１６を設けるようにしても、リード１の半田デイツプ性
向上が達成できる。また、この構造では、前記■字窪み
４０に半田が溜まるようになるため、リード１の上面へ
の半田３の付着性もさらに良好となる。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、だれ部分をＶ
字突状を有する上型でコイニングして、第１７図に示さ
れるように、７字窪み４０の外側に先端が鋭角的な角部
１６を設けるようにしても、リード１の半田デイツプ性
向上が達成できる。また、この構造では、前記■字窪み
４０に半田が溜まるようになるため、リード１の上面へ
の半田３の付着性もさらに良好となる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である超小型トランジスタ
の製造技術に適用した場合について説明したが、それに
限定されるものではなく、ＩＣ等等地構造の半導体デバ
イスの製造技術にも適用できる。
をその背景となった利用分野である超小型トランジスタ
の製造技術に適用した場合について説明したが、それに
限定されるものではなく、ＩＣ等等地構造の半導体デバ
イスの製造技術にも適用できる。
本発明は少なくとも半田デイツプによってリードに半田
を付着させる構造の半導体デバイスの製造技術に適用で
きる。
を付着させる構造の半導体デバイスの製造技術に適用で
きる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
本発明の半導体デバイスにあっては、υ″−ドのだれ部
分がコイニングによって修正され、修正によって生じた
両縁の角部の間の面金域に半田が付着させられている。
分がコイニングによって修正され、修正によって生じた
両縁の角部の間の面金域に半田が付着させられている。
このため、半田はリードの全周に亘って付着しているた
め、配線基板に半導体デバイスを実装した際、リードに
付着していた半田およびリードの下面側に設けられた半
田クリームは、熱によって溶けて一体となる。一体とな
った半田はリードフレーム表面が酸化されていないこと
からリードの上面にまで良く吸い上げられる。
め、配線基板に半導体デバイスを実装した際、リードに
付着していた半田およびリードの下面側に設けられた半
田クリームは、熱によって溶けて一体となる。一体とな
った半田はリードフレーム表面が酸化されていないこと
からリードの上面にまで良く吸い上げられる。
この結果、リード全周は半田で被われるため、確実でか
つ高信転度の半田固定が行えることになる。
つ高信転度の半田固定が行えることになる。
また、本発明の半導体デバイスを組み込んだ電子機器は
その信顧度が高くなる。
その信顧度が高くなる。
第１図は本発明の一実施例による半導体デバイスの一部
を示す斜視図、 第２図は同じくリードの拡大断面図、 第３図は同じく反転状態の半導体デバイスの斜視図、 第４図は同じく半導体デバイスの実装状態を示す斜視図
、 第５図は同じく半導体デバイスの製造方法を示すフロー
チャート、 第６図は本発明の半導体デバイスの製造に用いられるリ
ードフレームを示す平面図、 第７回は同じくリードフレームのリード部分を示す断面
図、 第８図は同じくリードのだれにコイニング処理を施す状
態を示す拡大断面図、 第９図は同じくコイニングされたリードを示す拡大断面
図、 第１０図は同じくメツキ処理されたり−ドフレ−ムを示
す平面図、 第１１図は同じくチップボンディング状態を示す断面図
、 第１２図は同じくワイヤボンディング状態を示す断面図
、 第１３図は同じくレジンモールド状態を示す断面図、 第１４図は同じくモールドされた状態のリードフレーム
を示す平面図、 第１５図は同じく実装された半導体デバイスを示す断面
図、 第１６図は同じく半田固定状態のリードを示す拡大断面
図、 第１７図は本発明の他の実施例によるリードの拡大断面
図、 第１８図は従来の半導体デバイスのりフロー実装におけ
る不良状態を示す斜視図、 第１９図は同じくリフロー実装における不良状態を示す
リード断面図、 第２０図は同じく半田デイツプの不良状態のリード断面
図である。 １・・・リード、２・・・だれ、３・・・半田、４・・
・パリ、５・・・配線基板、６・・・配線層、７・・・
パッケージ、８・・・超小型トランジスタ、９・・・固
定部、１０・・・タブ、１１・・・ワイヤ接続部、１２
・・・チップ、１３・・・ワイヤ、１４・・・−段低い
平坦面、１５・・・広い平坦面、１６・・・角部、１７
・・・下型、１８・・・上型、２０・・・リードフレー
ム、２１・・・枠、２２・・・セクションバー、２３・
・・ガイド孔、２４・・・位置決め用窪み、２５・・・
逃げ部、２６・・・コイニング面、２７゜２８・・・メ
ツキ膜、２９・・・金箔、３０・・・コレット、３１・
・・共晶合金層、３２・・・キャピラリ、３３・・・モ
ールド型、３４・・・下型、３５・・・上型、３６・・
・レジン、３７・・・ランナー、３８・・・ゲート、３
９・・・キャビティ、４０・・・Ｖ字窪み。
を示す斜視図、 第２図は同じくリードの拡大断面図、 第３図は同じく反転状態の半導体デバイスの斜視図、 第４図は同じく半導体デバイスの実装状態を示す斜視図
、 第５図は同じく半導体デバイスの製造方法を示すフロー
チャート、 第６図は本発明の半導体デバイスの製造に用いられるリ
ードフレームを示す平面図、 第７回は同じくリードフレームのリード部分を示す断面
図、 第８図は同じくリードのだれにコイニング処理を施す状
態を示す拡大断面図、 第９図は同じくコイニングされたリードを示す拡大断面
図、 第１０図は同じくメツキ処理されたり−ドフレ−ムを示
す平面図、 第１１図は同じくチップボンディング状態を示す断面図
、 第１２図は同じくワイヤボンディング状態を示す断面図
、 第１３図は同じくレジンモールド状態を示す断面図、 第１４図は同じくモールドされた状態のリードフレーム
を示す平面図、 第１５図は同じく実装された半導体デバイスを示す断面
図、 第１６図は同じく半田固定状態のリードを示す拡大断面
図、 第１７図は本発明の他の実施例によるリードの拡大断面
図、 第１８図は従来の半導体デバイスのりフロー実装におけ
る不良状態を示す斜視図、 第１９図は同じくリフロー実装における不良状態を示す
リード断面図、 第２０図は同じく半田デイツプの不良状態のリード断面
図である。 １・・・リード、２・・・だれ、３・・・半田、４・・
・パリ、５・・・配線基板、６・・・配線層、７・・・
パッケージ、８・・・超小型トランジスタ、９・・・固
定部、１０・・・タブ、１１・・・ワイヤ接続部、１２
・・・チップ、１３・・・ワイヤ、１４・・・−段低い
平坦面、１５・・・広い平坦面、１６・・・角部、１７
・・・下型、１８・・・上型、２０・・・リードフレー
ム、２１・・・枠、２２・・・セクションバー、２３・
・・ガイド孔、２４・・・位置決め用窪み、２５・・・
逃げ部、２６・・・コイニング面、２７゜２８・・・メ
ツキ膜、２９・・・金箔、３０・・・コレット、３１・
・・共晶合金層、３２・・・キャピラリ、３３・・・モ
ールド型、３４・・・下型、３５・・・上型、３６・・
・レジン、３７・・・ランナー、３８・・・ゲート、３
９・・・キャビティ、４０・・・Ｖ字窪み。
Claims (1)
- 【特許請求の範囲】 １、パッケージと、このパッケージの周縁から突出する
リードとからなり、かつ前記リードは金属板を打ち抜い
て形成されてなることを特徴とする面実装型の半導体デ
バイスであって、前記リードの縁の打ち抜きによるだれ
部分はコイニングによって修正されて縁に角部を有した
構造となっていることを特徴とする面実装型半導体デバ
イス。 ２、半導体素子を主面に固定するタブと、このタブの周
囲に先端を臨ませるリードとを有しかつ金属板をプレス
することによって形成されたリードフレームであって、
少なくとも前記リードの緑のプレスによって生じただれ
部分はコイニングによって修正されて縁に角部を有した
構造となっていることを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62286227A JPH01128456A (ja) | 1987-11-12 | 1987-11-12 | 面実装型半導体デバイスおよびリードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62286227A JPH01128456A (ja) | 1987-11-12 | 1987-11-12 | 面実装型半導体デバイスおよびリードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01128456A true JPH01128456A (ja) | 1989-05-22 |
Family
ID=17701611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62286227A Pending JPH01128456A (ja) | 1987-11-12 | 1987-11-12 | 面実装型半導体デバイスおよびリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01128456A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0425059A (ja) * | 1990-05-16 | 1992-01-28 | Nec Kyushu Ltd | 半導体装置用リードフレーム及びその製造方法 |
| US5475259A (en) * | 1991-10-17 | 1995-12-12 | Fujitsu Limited | Semiconductor device and carrier for carrying semiconductor device |
| WO2010098156A1 (ja) * | 2009-02-25 | 2010-09-02 | 三洋電機株式会社 | フレームパッケージ型発光装置およびその製造方法 |
-
1987
- 1987-11-12 JP JP62286227A patent/JPH01128456A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0425059A (ja) * | 1990-05-16 | 1992-01-28 | Nec Kyushu Ltd | 半導体装置用リードフレーム及びその製造方法 |
| US5475259A (en) * | 1991-10-17 | 1995-12-12 | Fujitsu Limited | Semiconductor device and carrier for carrying semiconductor device |
| US5637923A (en) * | 1991-10-17 | 1997-06-10 | Fujitsu Limited | Semiconductor device, carrier for carrying semiconductor device |
| US5666064A (en) * | 1991-10-17 | 1997-09-09 | Fujitsu Limited | Semiconductor device, carrier for carrying semiconductor device, and method of testing and producing semiconductor device |
| US5736428A (en) * | 1991-10-17 | 1998-04-07 | Fujitsu Limited | Process for manufacturing a semiconductor device having a stepped encapsulated package |
| US5750421A (en) * | 1991-10-17 | 1998-05-12 | Fujitsu Limited | Semiconductor device, carrier for carrying semiconductor device, and method of testing and producing semiconductor device |
| WO2010098156A1 (ja) * | 2009-02-25 | 2010-09-02 | 三洋電機株式会社 | フレームパッケージ型発光装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6911353B2 (en) | Semiconductor device and method of manufacturing same | |
| US7238549B2 (en) | Surface-mounting semiconductor device and method of making the same | |
| JP2520575B2 (ja) | 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法 | |
| US7456494B2 (en) | Surface mount electronic component and process for manufacturing same | |
| US20050139982A1 (en) | Method of manufacturing a semiconductor device | |
| KR20080073735A (ko) | 상단 및 하단 노출 패키지 반도체 조립 장치 및 방법 | |
| JP2000188366A (ja) | 半導体装置 | |
| JP3866127B2 (ja) | 半導体装置 | |
| KR20010110154A (ko) | 리드 프레임, 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기 | |
| JP2004207275A (ja) | 回路装置およびその製造方法 | |
| KR20020070107A (ko) | 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법 | |
| US10707154B2 (en) | Semiconductor device and method for manufacturing the same | |
| JPH0715918B2 (ja) | 半導体チップ実装用リード構造体 | |
| JPH01128456A (ja) | 面実装型半導体デバイスおよびリードフレーム | |
| US20070134845A1 (en) | Method of forming molded resin semiconductor device | |
| JP2586352B2 (ja) | 半導体装置用リード切断装置 | |
| WO2004036647A1 (ja) | パッケージ型電子部品におけるリード端子の切断方法 | |
| JPH01102947A (ja) | 樹脂封止型半導体デバイスおよびリードフレーム | |
| JP2934372B2 (ja) | 面実装型半導体装置の製造方法 | |
| JP2714526B2 (ja) | ワイヤーボンディング方法 | |
| JPS62198143A (ja) | リ−ドフレ−ム | |
| JP2507391B2 (ja) | 面実装型半導体装置 | |
| JP2516394Y2 (ja) | 半導体装置 | |
| JP3858396B2 (ja) | 半導体装置の製造方法 | |
| JPH0555436A (ja) | 半導体装置用リードフレーム |