JPS6285358A - メモリコピ−方式 - Google Patents
メモリコピ−方式Info
- Publication number
- JPS6285358A JPS6285358A JP60225245A JP22524585A JPS6285358A JP S6285358 A JPS6285358 A JP S6285358A JP 60225245 A JP60225245 A JP 60225245A JP 22524585 A JP22524585 A JP 22524585A JP S6285358 A JPS6285358 A JP S6285358A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- microcomputer
- circuit
- request signal
- copy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１！立１
本発明はメモリコピー方式に関し、特にマイクロコンピ
ュータシステムにおける二重化メモリのメモリコピー方
式に関する。
ュータシステムにおける二重化メモリのメモリコピー方
式に関する。
」ｌ１且
従来、二重化されたマイクロコンピュータシステムにお
けるメモリコピー回路は、二重化マイクロプロセッサ間
でメモリインタフェース（アドレス、データ、コントロ
ール）線を有し、どちらか一方のマイクロコンピュータ
の１１１１０を行ってこのマイクロコンピュータの命令
によりメモリコピーをなす方法が採られ°ている。また
、二重化マイクロコンピュータ相互間で相手にコピーし
ようとするマイクロコンピュータが停止し、自メモリか
ら自メモリと相手メモリ間にある一時メモリに書込み、
次に相手マイクロフンピユータが停止し、−時メモリよ
り読み出して相手メモリに書込む構成となっている。
けるメモリコピー回路は、二重化マイクロプロセッサ間
でメモリインタフェース（アドレス、データ、コントロ
ール）線を有し、どちらか一方のマイクロコンピュータ
の１１１１０を行ってこのマイクロコンピュータの命令
によりメモリコピーをなす方法が採られ°ている。また
、二重化マイクロコンピュータ相互間で相手にコピーし
ようとするマイクロコンピュータが停止し、自メモリか
ら自メモリと相手メモリ間にある一時メモリに書込み、
次に相手マイクロフンピユータが停止し、−時メモリよ
り読み出して相手メモリに書込む構成となっている。
上述の従来のメモリコピー回路では、多数のメモリイン
タフェース用の配線が必要となると共にメモリコピーに
要する時間が大となるという欠点がある。
タフェース用の配線が必要となると共にメモリコピーに
要する時間が大となるという欠点がある。
１１立旦力
本発明は従来の上述した欠点を解決すべくなされたもの
であって、その目的とするところは、多数のメモリイン
タフェース線を必要とすることなく高速にメモリコピー
が可能なメモリコピー方式を提供することにある。
であって、その目的とするところは、多数のメモリイン
タフェース線を必要とすることなく高速にメモリコピー
が可能なメモリコピー方式を提供することにある。
本発明の他の目的は、システム故障による障害の波及を
防止可能なメモリコピー方式を提供することである。
防止可能なメモリコピー方式を提供することである。
及」Ｊυ１皿
本発明によるメモリコピー方式は、マイクロコンピュー
タ及びメモリが二重化構成とされた二重化システムにお
けるメモリコピー方式であって、マイクロコンピュータ
のメモリコピー指令に応答して二重化された両マイクロ
］ンビュータの動作を共に停止させ、二重化された両メ
モリ相互間で直接メモリコピーをなすようにしたことを
特徴としている。
タ及びメモリが二重化構成とされた二重化システムにお
けるメモリコピー方式であって、マイクロコンピュータ
のメモリコピー指令に応答して二重化された両マイクロ
］ンビュータの動作を共に停止させ、二重化された両メ
モリ相互間で直接メモリコピーをなすようにしたことを
特徴としている。
本発明による他のメモリフビ一方式は上記構成の他に更
に、両マイクロコンピュータの動作停止の監視をなす回
路を設け、両マイクロコンピュータが共に動作停止しな
いときには、これ等両マイクロコンピュータを正常動作
状態へ復帰制御するようにしたことを特徴としている。
に、両マイクロコンピュータの動作停止の監視をなす回
路を設け、両マイクロコンピュータが共に動作停止しな
いときには、これ等両マイクロコンピュータを正常動作
状態へ復帰制御するようにしたことを特徴としている。
友１１
以下、図面を用いて本発明の詳細な説明する。
図は本発明の実施例のブロック図であり、二重化マイク
ロコンピュータシステムのうち一方のシステム構成が示
されており、相手側となる他のマイクロコンピュータ及
びメモリについては特に図示されていない。
ロコンピュータシステムのうち一方のシステム構成が示
されており、相手側となる他のマイクロコンピュータ及
びメモリについては特に図示されていない。
図において、１はマイクロコンピュータ、２はメモリ、
３はダイレクトメモリアクセス回路、４は本発明による
メモリコピー回路である。このメモリコピー回路４は、
停止要求信号発生回路４ａ。
３はダイレクトメモリアクセス回路、４は本発明による
メモリコピー回路である。このメモリコピー回路４は、
停止要求信号発生回路４ａ。
アンドゲート４ｂ、データ送受ｔｉｌ＋御回路４ｃ及び
障害監視回路４ｄからなっている。
障害監視回路４ｄからなっている。
５ａは相手側マイクロコンピュータ（図示せず）からの
停止確認信号、５ｂは自マイクロコンピュータ１からの
停止確認信号、６は相手側とのデータ送受線、７はメモ
リコピー要求信号、８はダイレクトメモリアクセス要求
信号、９はパス１２の使用要求信号、１０はマイクロコ
ンピュータ１の動作停止信号、１１はデータ送受制御信
号、１２はマイクロコンピュータバス、１３はメモリコ
ピー要求解除信号である。
停止確認信号、５ｂは自マイクロコンピュータ１からの
停止確認信号、６は相手側とのデータ送受線、７はメモ
リコピー要求信号、８はダイレクトメモリアクセス要求
信号、９はパス１２の使用要求信号、１０はマイクロコ
ンピュータ１の動作停止信号、１１はデータ送受制御信
号、１２はマイクロコンピュータバス、１３はメモリコ
ピー要求解除信号である。
かかる構成において、メモリコピー回路４ヘマイクロコ
ンピユータ１からメモリコピー要求信号７によりメモリ
コピーが指令されると、停止要求信号発生回路４ａはダ
イレクトメモリアクセス回路３ヘダイレクトメモリアク
セス要求信号８を送出する。このダイレクトアクセス要
求信号８を受信したダイレクトメモリアクセス回路３は
マイクロコンピュータ１に対してマイクロコンピュータ
バス１２の使用要求信号９を送出し、マイクロコンピュ
ータ１を停止させてメモリ２とデータ送受制御回路４Ｃ
とをマイクロコンピュータバス１２を介して直接接続す
る。
ンピユータ１からメモリコピー要求信号７によりメモリ
コピーが指令されると、停止要求信号発生回路４ａはダ
イレクトメモリアクセス回路３ヘダイレクトメモリアク
セス要求信号８を送出する。このダイレクトアクセス要
求信号８を受信したダイレクトメモリアクセス回路３は
マイクロコンピュータ１に対してマイクロコンピュータ
バス１２の使用要求信号９を送出し、マイクロコンピュ
ータ１を停止させてメモリ２とデータ送受制御回路４Ｃ
とをマイクロコンピュータバス１２を介して直接接続す
る。
次にダイレクトメモリアクセス回路３は、相手側マイク
ロコンピュータからの停止確認信号５ａと自マイクロコ
ンピュータ１からの停止確認信号５ｂとのアンドゲート
回路４ｂで二重化マイクロコンピュータ１が同時に停止
したとき発生する停止信号１０を受信する。こうして自
メモリ２と相手メモリ（図示せず）との間でデータ送受
制御回路４Ｃを介しデータ送受υ１１１１１信号１１の
ｉ制御によりデータ送受線６を通してメモリコピーがな
される。
ロコンピュータからの停止確認信号５ａと自マイクロコ
ンピュータ１からの停止確認信号５ｂとのアンドゲート
回路４ｂで二重化マイクロコンピュータ１が同時に停止
したとき発生する停止信号１０を受信する。こうして自
メモリ２と相手メモリ（図示せず）との間でデータ送受
制御回路４Ｃを介しデータ送受υ１１１１１信号１１の
ｉ制御によりデータ送受線６を通してメモリコピーがな
される。
次に障害監視回路４ｄについて説明する。メモリコピー
回路４がマイクロコンピュータ１のメモリコピー要求信
号７によりメモリコピー指令されると、前述した如く停
止要求信号発生回路４ａはダイレクトメモリアクセス回
路３ヘダイレクトメモリアクセス要求信号８を送出する
。ダイレクトアクセス要求信＠８を受信したダイレクト
メモリアクセス回路３は、マイクロコンピュータ１に対
してマイクロコンピュータバス１２の使用要求信号９を
送出し、マイクロコンピュータ１を停止させる。そして
メモリ２とデータ送受制御回路４Ｃとをマイクロコンピ
ュータバス１２を介して直接接続する。
回路４がマイクロコンピュータ１のメモリコピー要求信
号７によりメモリコピー指令されると、前述した如く停
止要求信号発生回路４ａはダイレクトメモリアクセス回
路３ヘダイレクトメモリアクセス要求信号８を送出する
。ダイレクトアクセス要求信＠８を受信したダイレクト
メモリアクセス回路３は、マイクロコンピュータ１に対
してマイクロコンピュータバス１２の使用要求信号９を
送出し、マイクロコンピュータ１を停止させる。そして
メモリ２とデータ送受制御回路４Ｃとをマイクロコンピ
ュータバス１２を介して直接接続する。
このとき、相手側マイクロコンピュータ１からの停止確
認信号５ａが受信できないと障害監視回路４ｄが動作し
、メモリコピー要求解除信号１３を発生させダイレクト
アクセス要求信号８およびマイクロコンピュータバス１
２の使用要求信号９を解除し、マイクロコンピュータ１
を次のステップから正常動作させる。
認信号５ａが受信できないと障害監視回路４ｄが動作し
、メモリコピー要求解除信号１３を発生させダイレクト
アクセス要求信号８およびマイクロコンピュータバス１
２の使用要求信号９を解除し、マイクロコンピュータ１
を次のステップから正常動作させる。
１１立皇１
本発明によれば、二重化マイクロコンピュータを同時に
停止させてメモリ相互間でデータ転送を行うようにした
ので、メモリコピーインタフェース線の減少及び高速メ
モリコピーが可能となる効果がある。また、監視回路、
を付加することによりて、システム故障による障害の波
及を抑止することが可能となるものである。
停止させてメモリ相互間でデータ転送を行うようにした
ので、メモリコピーインタフェース線の減少及び高速メ
モリコピーが可能となる効果がある。また、監視回路、
を付加することによりて、システム故障による障害の波
及を抑止することが可能となるものである。
図は本発明の実施例のブロック図である。
主要部分の符号の説明
１・・・・・・マイクロコンピュータ
２・・・・・・メモリ
Claims (2)
- （１）マイクロコンピュータ及びメモリが二重化構成と
された二重化システムにおけるメモリコピー方式であつ
て、マイクロコンピュータのメモリコピー指令に応答し
て二重化された両マイクロコンピュータの動作を共に停
止させ、二重化された両メモリ相互間で直接メモリコピ
ーをなすようにしたことを特徴とするメモリコピー方式
。 - （２）マイクロコンピュータ及びメモリが二重化構成と
された二重化システムにおけるメモリコピー方式であつ
て、マイクロコンピュータのメモリコピー指令に応答し
て二重化された両マイクロコンピュータの前作を共に停
止させ、二重化された両メモリ相互間で直接メモリコピ
ーをなすようにすると共に、前記二重化された両マイク
ロコンピュータの動作停止が行われないことを検出して
前記両マイクロコンピュータを正常動作状態に制御する
ようにしたことを特徴とするメモリコピー方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60225245A JPS6285358A (ja) | 1985-10-09 | 1985-10-09 | メモリコピ−方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60225245A JPS6285358A (ja) | 1985-10-09 | 1985-10-09 | メモリコピ−方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6285358A true JPS6285358A (ja) | 1987-04-18 |
Family
ID=16826274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60225245A Pending JPS6285358A (ja) | 1985-10-09 | 1985-10-09 | メモリコピ−方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6285358A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08314746A (ja) * | 1995-05-12 | 1996-11-29 | Nec Corp | ２重化処理装置の系切換え制御方法および装置 |
-
1985
- 1985-10-09 JP JP60225245A patent/JPS6285358A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08314746A (ja) * | 1995-05-12 | 1996-11-29 | Nec Corp | ２重化処理装置の系切換え制御方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2886856B2 (ja) | 二重化バス接続方式 | |
| JPS586975B2 (ja) | 遠隔モデム・アダプタ | |
| JPS6285358A (ja) | メモリコピ−方式 | |
| JPS599767A (ja) | マルチプロセツサ装置 | |
| JP3345102B2 (ja) | 結合したモジュールをリセットする方法及びこの方法を用いるシステム | |
| JPS63231652A (ja) | 制御システムにおけるメモリコピ−方式 | |
| JPS638500B2 (ja) | ||
| JP2511542B2 (ja) | 情報処理システム | |
| JPH0625987B2 (ja) | 複合計算機システム | |
| JPH0520107A (ja) | 二重化制御装置 | |
| JPS593775B2 (ja) | バス要求処理装置 | |
| JP2590239B2 (ja) | ロック回路のロック取得方法 | |
| JPS60134352A (ja) | 二重化バス制御装置 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPS5990150A (ja) | 入出力装置の二重化方法 | |
| JPS60136452A (ja) | 予備切替制御方式 | |
| JPH0346855B2 (ja) | ||
| JPH0751633Y2 (ja) | メモリ制御回路 | |
| KR940000986A (ko) | 리던던시를 갖는 통신제어회로 | |
| JPS6261446A (ja) | ト−クン２重ル−プアクセス方式 | |
| JPS59223871A (ja) | デ−タ転送方式 | |
| JPS6350740B2 (ja) | ||
| JPH0625986B2 (ja) | 複合計算機システム | |
| KR20000003010A (ko) | 두 개의 공유 메모리를 사용한 프로세서의 이중화 장치 및 방법 |