JPH0751633Y2 - メモリ制御回路 - Google Patents

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、ビデオ用マルチポートメモリの制御回路に関
し、さらに詳しくは、画像用のメモリとして用いられて
いる非同期に動作可能なランダムアクセスポート（RAM
ポート）と、シリアルアクセスポート（SAMポート）と
の２つを持つビデオRAMの制御回路に関する。

〈従来の技術〉 ビデオRAMは、非同期で同時に２つのポートからアクセ
スすることができること、通常のデュアルポートメモリ
に比較して安価で、大容量であるため、画像用としての
外に例えば通信用としても使用されつつある。

この様なビデオRAMにおいて、RAMポートは、通常のメモ
リと同様なアクセスを行うが、SAMポートは、アドレス
の指定、リード／ライトの指定を行えない。これらは、
特定の信号を出しながら、RAMポートにアクセスするこ
とで行われる「データ転送動作」時のリード／ライト信
号で決まる。

このために、ビデオRAMを用いたシステムにおいて、SAM
ポートがリード状態になっているとき、プロセッサがラ
イトアクセスを行うと、データバス上でデータの衝突が
発生し、場合によってはシステムの長期信頼性に影響を
与える可能性がある。

そこで、従来システムにおいては、ビデオRAMを画像用
以外で使用する場合、プログラムによりSAMポートの方
向を記憶し、データの衝突が発生しないように管理して
いた。

〈考案が解決しようとする課題〉 しかしながら、システム開発時のようにプログラムにバ
グが存在していたり、誘導雷等のノイズによってプロセ
ッサが暴走した場合には、依然としてデータの衝突が発
生するという不具合があった。

本考案は、この様な点に鑑みてなされたもので、ビデオ
RAMをデータメモリとして用いたシステムにおいて、プ
ロセッサ、プログラム等に異常があった場合にも、デー
タの衝突を防ぎ信頼性の高いシステムを提供することを
目的とする。

〈課題を解決するための手段〉 このような目的を達成する本考案は、 シリアルアクセスポート（SAMポート）と、ランダムア
クセスポート（RAMポート）とを有するビデオRAMのメモ
リ制御回路であって、 第１のデータバスを介して前記ビデオRAMにアクセスす
る第１のマイクロプロセッサと、 第２のデータバスを介して前記ビデオRAMにアクセスす
る第２のマイクロプロセッサと、 前記第２のマイクロプロセッサからそれぞれ出力される
リード／ライト信号と、前記第２のマイクロプロセッサ
がビデオRAMにアクセスする際出力する制御信号から作
られる前記SAMポート/RAMポート間のデータ転送のため
のセレクト信号（SLT2）とを入力し、これらの各信号の
状態から第２のマイクロプロセッサがSAM/RAM間のデー
タ転送を行っていることを検出すると共に、この時のリ
ード／ライト信号によりSAMポート方向を保持するSAMポ
ート方向保持手段と、 このSAMポート方向保持手段からの信号（DIR）と、第１
のマイクロプロセッサからのリード／ライト信号と、第
１のマイクロプロセッサからビデオRAMにアクセスする
際出力されるアクセス要求信号（SLT1）とを入力し、こ
れらの各信号の状態が一致しているか否かによりデータ
バス上での衝突がないか判定し、正常のときにのみ前記
SAMポートにアクセス信号（SE）を出力するアクセス信
号発生手段と を備えたことを特徴とするメモリ制御回路である。

〈作用〉 SAM方向保持手段は、マイクロプロセッサがSAMポート/R
AMポート間のデータ転送を行っていることを、制御信号
から検出し、このときのリード／ライト信号からSAM方
向を保持する。

アクセス信号発生手段は、SAM方向保持手段からの信号
とSAMポート側からのアクセス要求及びリード／ライト
信号により、データバス上でのデータの衝突がないか判
断し、正常のときにSAMポートに対してアクセス信号を
出力する。

〈実施例〉 以下図面を用いて、本考案の実施例を詳細に説明する。

第１図は、本考案の一実施例の構成ブロック図である。
図において、１はビデオRAMで、データバスDB1に接続さ
れるシリアルアクセスポート（SAMポート）と、他のデ
ータバスDB2に接続されるランダムアクセスポート（RAM
ポート）とを有している。

２はデータバスDB1を介してビデオRAM1にアクセスする
第１のマイクロプロセッサ（または通信コントロー
ラ）、３はデータバスDB2を介してビデオRAM1にアクセ
スする第２のマイクロプロセッサである。

４はSAMポート方向保持手段で、第２のマイクロプロセ
ッサ３からのリード／ライト信号R/W2と、SAMポート/RA
Mポート間のデータ転送のためのセレクト信号SLT2を入
力し、これらの信号から第２のマイクロプロセッサがSA
M/RAM間のデータ転送を行っていることを検出すると共
に、この時のリード／ライト信号によりSAMポート方向
を保持するものである。

５はビデオRAM1のSAMポートへのアクセス信号を発生す
るアクセス信号発生手段で、SAMポート方向保持手段４
からの信号DIRと、第１のマイクロプロセッサ２からの
リード／ライト信号R/W2と、アクセス要求（セレクト信
号）SLT1とを入力し、これらの信号からデータバス上で
の衝突がないか判定し、正常のときにのみSAMポートに
アクセス信号を出力し、異常を検出した場合は、第1,第
２のマイクロプロセッサに対して割込み信号INTを出力
するものである。

なお、第１図においては、第1,第２のマイクロプロセッ
サと、ビデオRAM1との間には、図示していないがアドレ
ス線や制御線が設けられている。

ここで、第１のマイクロプロセッサ２から出力されるア
クセス要求（セレクト信号）SLT1は、第１のマイクロプ
ロセッサ２がビデオRAM1にアクセスする際にアクティブ
となるような信号であり、また、第２のマイクロプロセ
ッサ３から出力されるセレクト信号SLT2は、第２のマイ
クロプロセッサがビデオRAM1にアクセスする際にアクテ
ィブになるような信号で、例えば制御信号あるいはアド
レス信号をデコードして作られる。

従って、各マイクロプロセッサが、ビデオRAMにリード
／ライトアクセスするに際しては、これらのセレクト信
号が特定のタイミングでアクティブとなる。

ここで、SAMポート方向保持手段４は、セレクト信号SLT
2がアクティブであって、例えば、R/W2信号がリード信
号を示していれば、SAMポートの方向を示す信号DIRは、
リードとなり、R/W2信号がライト信号を示していれば、
SAMポートの方向を示す信号DIRは、ライトとなる。

SAMポートアクセス信号発生手段５は、SAMポートの方向
を示す信号DIRと、第１のマイクロプロセッサ２からの
リード／ライト信号，アクセス要求信号を入力し、以下
のようにしてデータバス上での衝突が発生しないか判断
して、アクセス信号SEを出力する。

即ち、例えば第２のマイクロプロセッサ３からデータを
送信するような場合であれば、第２のマイクロプロセッ
サ３は、はじめに、送信フレームをRAMポートに書き込
み、次に、RAMポートに書き込まれた送信データをRAMポ
ート側からSAMポート側へ転送するアクセスを行う。

この状態では、SAMポートは、リードの状態、SAMポート
方向保持手段４の出力DIRは、リードとなる。

第１のマイクロプロセッサ２は、送信データを受けるた
め（第２のマイクロプロセッサからのデータ送信を行な
うという情報は、別途信号線により第１のマイクロプロ
セッサ２側に伝送されているものとする）に、SAMポー
トへリードアクセスを行う。この時、第１のマイクロプ
ロセッサ２からは、リードの状態を示す信号が出力さ
れ、また、アクセス信号SLT1がアクティブとなる。

SAMポートアクセス信号発生手段５は、SAMの方向を示す
信号DIRがリード状態を示し、第１のマイクロプロセッ
サ２からの信号もリードアクセス状態を示しているの
で、方向は一致していて衝突は起こらないと判断し、ア
クセス信号SEをSAMポートに出力する。

第１のマイクロプロセッサ２側からデータを送信する場
合は、前記と逆のライト状態を示す状態となる。この場
合においても、方向が一致していて衝突は起こらないと
判断される。

これに対して、いずれかのマイクロプロセッサの動作が
異常となると、例えば、SAMの方向を示す信号DIRがリー
ド状態を示している時に、第１のマイクロプロセッサ２
がライト動作をしようとすることが発生する。

この場合、SAMポートアクセス信号発生手段５は、方向
が不一致であるとして、アクセス信号SEをインアクティ
ブとするような構成としてある。

この様に構成した装置の動作を次に説明する。

第２図及び第３図は、動作の一例を示すタイムチャート
で、第２図は正常時、第３図は異常時の動作を示してい
る。

（正常時） いま、第２のマイクロプロセッサ３がデータ転送を行う
ために、ビデオRAM1のRAMポートにアクセスを行おうと
する場合、第２のマイクロプロセッサ３は、第２図
（ａ），（ｂ）に示すようにセレクト信号SLT2及びリー
ド／ライト信号R/W2をの部分のように、ともにアクテ
ィブにする。SAMポート方向保持手段４は、このセレク
ト信号SLT2及びリード／ライト信号R/W2をモニターして
おり、SAMポートの方向を（ｃ）に示すように保持す
る。

第１のマイクロプロセッサ（または通信コントローラ）
２が、データ転送を行うために、ビデオRAM1のSAMポー
トにアクセスを行おうとする場合、第１のマイクロプロ
セッサ２は、（ｄ），（ｅ）に示すようにセレクト信号
SLT1及びリード／ライト信号R/W1をともにアクセスにす
る。ここで、SAMポートアクセス信号発生手段５は、リ
ード／ライト信号R/W1およびSAMポート方向保持手段４
からの信号DIRをモニターしていて、両者を比較して正
常であると判断して、SAMアクセス信号SEを（ｆ）に示
すように出力する。割込み信号は（ｇ）に示すように発
生しない。

（異常時） 第３図（ａ），（ｂ）に示すように、第２のマイクロプ
ロセッサ３がデータ転送を行うために、ビデオRAM1のRA
Mポートに対してアクセスを行う。

SAMポート方向保持手段４は、これらのアクセス信号を
モニターしていて、SAMポートの方向を（ｃ）に示すよ
うに保持する。

第１のマイクロプロセッサ２がSAMポートへアクセスを
行うために、（ｄ）に示すようにセレクト信号SLT1をア
クティブにする。しかし第１のマイクロプロセッサ２に
異常が発生していて、リード／ライト信号R/W1が（ｅ）
に示すようにアクティブにならない。

SAMポートアクセス信号発生手段５は、リード／ライト
信号R/W1と、SAMポート方向保持手段４からの信号DIRを
比較していて、両者が不一致なので異常と判断し、SAM
アクセス信号SEを（ｆ）に示すように発生せず、代わり
に（ｇ）に示すように割込み信号INTを第1,第２のマイ
クロプロセッサ2,3にそれぞれ出力する。この割込み信
号を受けたマイクロプロセッサは、必要に応じてデータ
転送を停止すると共に、回復処理などの適当な処理を行
う。

一方、ビデオRAM1のSAMポートには、SAMアクセス信号SE
が印加されないので、アクセスは行われず、マイクロプ
ロセッサが故障するなどの異常時において、データバス
上でのデータの衝突は発生しない。

〈考案の効果〉 以上詳細に説明したように、本考案は、マイクロプロセ
ッサからの制御信号とリード／ライト信号によりSAMポ
ートの方向を監視し、異常時にはSAMポートに対してア
クセス信号を出力しないように構成したもので、マイク
ロプロセッサやプログラムなどに異常があっても、デー
タバス上でデータの衝突が生ずることはなく、したがっ
て長期信頼性の高いシステムを提供することができる。

【図面の簡単な説明】 第１図は本考案の一実施例の構成ブロック図、 第２図及び第３図は動作の一例を示すタイムチャートで
ある。 １……ビデオRAM、DB……データバス ２……第１のマイクロプロセッサ（または通信コントロ
ーラ） ３……第２のマイクロプロセッサ ４……SAMポート方向保持手段 ５……アクセス信号発生手段

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】シリアルアクセスポート（SAMポート）
   と、ランダムアクセスポート（RAMポート）とを有する
   ビデオRAMのメモリ制御回路であって、 第１のデータバスを介して前記ビデオRAMにアクセスす
   る第１のマイクロプロセッサと、 第２のデータバスを介して前記ビデオRAMにアクセスす
   る第２のマイクロプロセッサと、 前記第２のマイクロプロセッサからそれぞれ出力される
   リード／ライト信号と、前記第２のマイクロプロセッサ
   がビデオRAMにアクセスする際出力する制御信号から作
   られる前記SAMポート/RAMポート間のデータ転送のため
   のセレクト信号（SLT2）とを入力し、これらの各信号の
   状態から第２のマイクロプロセッサがSAM/RAM間のデー
   タ転送を行っていることを検出すると共に、この時のリ
   ード／ライト信号によりSAMポート方向を保持するSAMポ
   ート方向保持手段と、 このSAMポート方向保持手段からの信号（DIR）と、第１
   のマイクロプロセッサからのリード／ライト信号と、第
   １のマイクロプロセッサからビデオRAMにアクセスする
   際出力されるアクセス要求信号（SLT1）とを入力し、こ
   れらの各信号の状態が一致しているか否かによりデータ
   バス上での衝突がないか判定し、正常のときにのみ前記
   SAMポートにアクセス信号（SE）を出力するアクセス信
   号発生手段と を備えたことを特徴とするメモリ制御回路。