JPS6273359A

JPS6273359A - コンピユ−タシステムの制御回路

Info

Publication number: JPS6273359A
Application number: JP21213285A
Authority: JP
Inventors: Shigeru Tashiro; 成田代
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1985-09-27
Filing date: 1985-09-27
Publication date: 1987-04-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］本発明はコンピュータシステムにおいて、中央演算処理
ユニットと外部入出力機器との通常のデータ処理プロセ
ス以外に、別の割込み要求処理を可能としたちので、前
記処理プロセスが終了したと判断したときには、例えば
ディスプレイ装置の電源を切断することができる制御回
路に関する。

［発明の技術的背景］近年、未使用電波の利用あるいは、周波数多重もしくは
、時分割多重の技術により、幾多の新通信システムの開
発が進んでいる。こうした情勢にあって、コンピュータ
システムは、各通信システムの受信設備を外部入出力機
器として取り込み、情報処理の中枢としての機能を更に
拡大している。

上記コンピュータシステムは、中央演算処理ユニット（
以下ＣＰＵとする〉１．ディスプレイ装置２および外部
入出力機器３を基本要素として構成されている。ＣＰＵ
Ｉは、マイクロプロセッサユニット４（以下ＭＰＵとす
る）を中心に、ディスプレイコントローラ５．プログラ
ムＲＯＭ６゜データＲＡＭ７および入出力制御回路８を
主体に構成され、ディスプレイ装置２は、ＣＰＵ１のデ
ィスプレイコントローラ５とライン９にて接続され、外
部入出力機器３は、入出力制御回路８とパスライン１０
にて接続されている。なお、ＣＰＵ１内では、マイクロ
プロセッサユニット４（以下ＭＰＵとする）を中心に、
ディスプレイコントローラ５．プログラムＲＯＭ６．デ
ータＲＡＭ７および入出力制御回路８をパスライン１１
で接続している。

上記のようなシステムにおいて、今、外部入出力）幾器
３から割り込み要求がめった場合、入出力制御回路８は
、ＭＰＵ４に対してその割り込み要求信号を伝送する。

ＭＰＵ４は、この要求に対して割り込みを許可するか一
時待機するかの信号を発生して入出力制御回路８に送り
、要求が許可された場合は、外部入出力機器３に対する
処理を開始する。

［背景技術の問題点］ところで、ＣＰＵ１のｆｆｉ狸にＪ：り発生する情報は
、ディスプレイ装置にモニターされるのが普通で、ディ
スプレイ装置の電源スィッチ２ａが投入されていない場
合、使用者はコンピュータシステムを稼動するときにデ
ィスプレイ装置の電源を投入する必要がおる。

上記のようにコンピュータシステムを稼働するたびに、
ディスプレイ装置２の電源を投入する手間を省くために
、ディスプレイ装置の電源をオン状態にしてあくことは
、ブラウン管の寿命を縮めるので好ましくないものでお
る。

しかしながら、最近の通信モデムでは、コンピュータシ
ステムに対して、テレテックスのように、情報の入力と
ともに動作する仕様を要求するのが普通になってきてお
り、プリンタ装置のみならずディスプレイ装置も自動的
に電源が投入される必要が生じる。

［発明の目的］本発明は上述した点に鑑みてなされたもので、ＣＰＵと
外部入出力機器とのめいだで何らかのデータの授受かあ
る間は、その外部入出力機器を動作状態に保ったり、あ
るいは別の動作指令を機器に与えることができる手段の
提供を目的とする。

（発明の［要］上記目的を達成するため、本発明は中央演算処理ユニッ
トに、ディスプレイ装置１通信回線モデムおよびキーボ
ード等の外部入出力Ｉ！器が接続されたコンピュータシ
ステムにおいて、前記外部入出力機器と中央演算処理ユ
ニットとの通常のデータ授受による入出カプロセス以外
に、このプロセス中前記マイクロプロセッサから外部入
出力機器に対して発せられる動作要求信号に塁づいて外
部入出力機器に対して前記入出カプロセス以外の制御を
可能としたものである。

［発明の実施例］以下本発明を図示の実施例について説明する。

第１図は本発明にかかるコンピュータシステム刺部回路
の一実施例を示す回路ブロック図であり、第２図は本発
明の動作を示すタイムチャートである。

第１図において、第３図と同一の部分には同一の符号を
記し、ＣＰＵ１は、入出力制御回路８からＭＰＩＪ４に
割込要求信号ＩＲが入力されると、その割込を許可する
場合は、ｌ０ＲＥＣ端より動作要求信号ＡＲを発生する
。この信＠ＡＲは、入出力制御回路８に入力されるとと
もに、リトリガブルマルチバイブレータ１２の端子Ａ１
に導入される。このマルチバイブレータ回路１２は、入
ツク論理回路とマルチバイブレータ素子を主体に構成さ
れる集積回路であって、外付は部品用端子Ｃｅ×にはコ
ンデンナ１３の一端が接続され、このコンデンサ１３の
（ｉ！２端は別の外付は用端子Ｒｅｘにも接続されてい
る。曲屈端子Ｒｅｘは抵抗１４を介して電圧源端子ＶＣ
に接続される。また、マルチバイブレータ回路１２は、
出力端Ｑよりディスプレイ装置２の電源部１５を制御す
る信号１６を出力している。この信号１６は、電源部１
５のプリヒートリレー用コイル１５ａに印加されている
。なあ、マルチバイブレータ回路１２のクリヤ一端ＣＬ
は、電圧源端子ＶＣに接続されている。

一方、入出力制御回路８の出力側パスライン１０には、
例えば電子メール用のモデム１７．グラフ作成用のタッ
チパネル１８およびワードプロセッサ等のキーボード装
置１つが接続される。

即ち、上記電子メール用のモデム１７は、電話回線から
の送信データを、着信検知回路２１で検知し、この検知
信号を自動応答発信回路２２に供給してこの回路２２か
らのスイッチング信号によりスイッチ２３をオフからオ
ンに切換える。これにより、モデム１７は、電話回！１
２０からの送信データを受信する。モデム１７は、前記
データの受信と同時に、ＣＰＵ１に対して割込信号Ｉｔ
を発生し、この割込信号Ｉ＋は、ＣＰＵ１の入出力制御
回路８に供給される。そして、入出力制御回路８は、上
記した割込要求信号ｒＲを発生して、ＭＰＵＩに入力せ
しめる。

また、モデム１７において受信されたデータＤＩは、前
記ＭＰＵ１から動作要求信号ＡＲが発生すると、この信
号ＡＲは入出力制御回路８およびパスライン１０を介し
て自動応答発信回路２２にフィードバックされるので、
この信＠２２ａの到来とともに、モデム１７は、受信ブ
タ−Ｄ＋をＣＰＵＩに供給することができる。

次に、タッチパネル装置１８も前記電子メールと同様に
、割込信号Ｉ２およびグラフデータＤ２ならびに動作要
求信号ＡＲの授受をしており、ＣＰＵ１内の動作要求信
号ＡＲに基づく信号１８ａが入力されることでそのデー
タＤ２をＣＰＵ１に供給する。

更に、キーボード装置１９も同様に、割込信号■３およ
びデータＤ３ならびに動作要求信号ＡＲの授受をしてお
り、信号１９ａが入力されることでデータの送出を開始
する。

本発明は以上のように構成され、次にその動作を第２図
を参照して説明する。なお、第２図において、（Ａ＞は
ＭＰｔＪ４のｌ０ＲＥＣ端からの動作要求信号ＡＲを示
し、（Ｂ）はマルチバイブレータ１２の出力波形を示す
。

今、例えば電子メール用のモデム１７から割込信号１１
が発生すると、この信号１＋はパスライン１０および入
出力制御回路８を介してＭＰＵ４に割込要求信号ＩＲと
して供給される。ＭＰＵ４は前記信号ＩＲに呼応してそ
の割込みを許可し、動作要求信号ＡＲを発生する。この
信号ＡＲは、第２図から明らかなように、ハイレベルの
パルスでおり、このパルスは、マルチバイブレータ１２
の端子Ａ１に入力される。

マルチバイブレータ１２は、前記パルスによりトリガさ
れてハイレベルからロウレベルに変化する信号１６を発
生する。この信号１６がロウレベルに変ると、ディスプ
レイ装置２の電源部１５のプリヒートリレー用コイル１
５ａには電流が流され、この電流により電源部１５の各
スイッチＳＷ＋　、ＳＷ２が導通してディスプレイ装置
２が表示状態にされる訳である。なお、スイッチＳ　Ｗ
　＋は、ブラウン管のヒータを駆動し、ＳＷ２はそれ以
外の回路を駆動する。

ところで、第２図では割込要求が所定期間のうちに２回
連続してあった場合の動作を示している。

即ち、マルチバイブレータ１２は、抵抗１４とコンデン
サ１３どの時定数で定まる期間〈図では１０分間）パル
スＡＲがない場合には、安定レベルに復帰するため、信
＠１６は、ロウレベルに変る。これにより、電源部１５
のリレーコイル１５ａには、電流が流れなくなるので、
各スイッチＳＷ＋　、ＳＷ２はオフし、ディスプレイ装
置２は非表示状態になるものである。

こうして本発明は、使用者がコンピュータシステムを使
用する毎にディスプレイ装置２の電源をオンする操作を
省略することができる。また、上記の状態において、外
部入出力機器からの要求があれば、ディスプレイ装置２
は、自動的に電源が投入される。

上記実施例は、ディスプレイ装置の電源をオンオフする
ようにしたが、他の実施例として、ブラウン管の駆動回
路を信号１６で制御するようにしてもよい。この場合に
は、ディスプレイコントローラ５の出力をスイッチを介
して前記ブラウン管の駆動回路に供給し、信号１６の発
生により、前記スイッチをオフして駆動回路へのデータ
の入力を阻止し、ラスターを発生しないようにするので
おる。

更に本発明により取得されるマルチバイブレータからの
信号１６は、ディスプレイ装置以外の外部入出力機器に
対する制御信号（割込み信号）として用いるようにして
もよい。

［発明の効果］以上説明したように本発明によれば、外部入出力機器と
ＣＰＵとが通常の処理をしていても、その外部入出力機
器に対してＣＰＪＪが発生する動作要求信号を用いてデ
ータ処理以外の処理を行うことができるという効果があ
り、例えばディスプレイ装置に、上記動作要求信号に基
づく制御信号を供給することで、その電源を自動的に切
断することができ、ブラウン管の寿命を長くできるとい
う利点がおる。

【図面の簡単な説明】

第１図は本発明にかかる制御回路の一実施例を示す回路
ブロック図、第２図は本発明の詳細な説明するタイムチ
ャート、第３図はコンピュータシステムの基本構成を示
すブロック図である。１・・・中央）寅算処理ユニット、２・・・ディスプレイ装置、４・・・マイクロプロセッサ、８・・・入出力制御回路、１２・・・マルチバイブレータ、１５・・・電源部。代理人　　弁理士　　則　近　憲　缶周　　　宇治　弘

Claims

【特許請求の範囲】中央演算処理ユニットに、外部入出力機器が接続された
コンピュータシステムにおいて、前記外部入出力機器と、前記中央演算処理ユニットに介
在して接続され、前記外部入出力機器の割込要求信号が
入力されたことを検出して、前記中央演算処理ユニット
にＣＰＵ割込信号を供給するする入出力ポートと、前記ＣＰＵ割込信号に応じて、前記中央演算処理ユニッ
トにより発生する動作要求信号を前記入出力ポートに供
給し、前記外部入出力機器の割込動作を許可する割込要
求出力手段と、この割込要求出力手段に供給される前記動作要求信号を
用いて割込要求のあつた前記外部入出力機器に対し前記
入出力ポートを介して所定の割込み動作を行う外部入出
力機器制御手段と、を具備したことを特徴とするコンピ
ュータシステムの制御回路。