JP2686024B2 - クロック制御方式 - Google Patents

クロック制御方式

Info

Publication number
JP2686024B2
JP2686024B2 JP4216763A JP21676392A JP2686024B2 JP 2686024 B2 JP2686024 B2 JP 2686024B2 JP 4216763 A JP4216763 A JP 4216763A JP 21676392 A JP21676392 A JP 21676392A JP 2686024 B2 JP2686024 B2 JP 2686024B2
Authority
JP
Japan
Prior art keywords
clock
controller
level
keyboard
setting port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4216763A
Other languages
English (en)
Other versions
JPH0667748A (ja
Inventor
恒夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP4216763A priority Critical patent/JP2686024B2/ja
Publication of JPH0667748A publication Critical patent/JPH0667748A/ja
Application granted granted Critical
Publication of JP2686024B2 publication Critical patent/JP2686024B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コントローラのクロッ
クを制御するクロック制御方式に関するものである。
【0002】
【従来の技術】従来、クロックに同期して動作するマイ
クロコンピュータによって構成される、図4の(a)に
示すようなキーボードコントローラ21が外部に設けた
システムゲートアレイ22からクロックの供給を受ける
場合、当該システムゲートアレイ22がキーボードクロ
ックをLOWクロックに切り替えたり、キーボードクロ
ックを停止したりし、省電力を図っている。この際、キ
ーボードコントローラ21がシステムゲートアレイ22
に対してクロック制御信号を送出したことに対応して、
キーボードクロックをLOWクロックに切り替えたり、
キーボードクロックを停止したりしている。
【0003】また、図4の(b)に示すように、キーボ
ードコントローラ24に振動子26を直接に接続してク
ロックを供給する場合、当該キーボードコントローラ2
4自身が振動子26を制御してキーボードクロックをO
N/OFF制御し、省電力を図っていた。
【0004】
【発明が解決しようとする課題】従来は、上述した図4
の(a)のようにキーボードコントローラ21が外部に
設けたシステムゲートアレイ22から外部クロックとし
てキーボードクロックの供給を受る構成と、図4の
(b)のようにキーボードコントローラ24に直接に接
続した振動子26を使用して内部クロックとしてクキー
ボードクロックを発生する構成とがある場合、それぞれ
のキーボードコントローラ21、24を設計して換える
必要が生じてしまうという問題があった。
【0005】本発明は、これらの問題を解決するため、
クロックで動作するコントローラの省電力を図るために
外部クロックや内部クロックのスリープ/ストップを簡
単な構成で共用可とすることを目的としている。
【0006】
【課題を解決するための手段】図1を参照して課題を解
決するための手段を説明する。図1において、コントロ
ーラ1は、クロックを使用して動作する回路であって、
設定ポート3、振動子4の接続端子などを持つものであ
る。
【0007】設定ポート3は、外部クロックの入力状態
(例えばHレベル)、および振動子4の接続の状態(例
えばLレベル)を設定するものである。振動子4は、内
部クロックを発生するものである。
【0008】
【作用】本発明は、図1に示すように、設定ポート3を
クロックで動作するコントローラ1に設け、設定ポート
3が外部クロックの入力状態(例えばHレベル)のとき
に、外部クロックを取り込んでこれを使用して動作し、
一方、設定ポート3が振動子4の接続状態(例えばLレ
ベル)のときに、振動子4からのクロックを取り込んで
これを使用して動作するようにしている。
【0009】この際、設定ポート3が外部クロックの入
力状態(例えばHレベル)のときに、外部クロックを取
り込んでこれを使用して動作すると共に、当該設定ポー
ト3から低周波クロックあるいはクロック停止する信号
を送出し、これを受けた回路がコントローラ1に送出し
ていたクロックを低周波あるいは停止し、省電力を図る
ようにしている。
【0010】また、コントローラ1をCMOSによって
構成するようにしている。従って、クロックで動作する
コントローラ1の省電力を図るために外部クロックや内
部クロックのスリープ/ストップを簡単な構成で共用可
とすることが可能となる。
【0011】
【実施例】次に、図1から図3を用いて本発明の実施例
の構成および動作を順次詳細に説明する。
【0012】図1は、本発明の1実施例構成図を示す。
図1の(a)は内部クロックによる動作の例を示し、図
1の(b)は外部クロックによる動作の例を示す。
【0013】図1の(a)および(b)において、コン
トローラ1は、クロックを使用して動作する回路であっ
て、CMOSで構成したマイクロコンピュータなどであ
り、ここでは当該マイクロコンピュータを内蔵するキー
ボードコントローラである。このコントローラ1は、こ
こでは、設定ポート3および振動子4を接続する端子な
どを持つものである。
【0014】設定ポート3は、外部クロックの入力状態
(例えばHレベル)、および振動子4の接続の状態(例
えばLレベル)を設定したり、クロック制御信号12を
送出したりなどするものである。例えば設定ポート3が
Hレベルのときに外部クロックが当該コントローラ1に
供給され、Lレベルのときに振動子4が接続されている
状態を表す。また、設定ポート3がHレベルのときに、
Lレベルの信号(低周波のクロックあるいはクロックを
停止させる旨の信号)を送出するものである。このLレ
ベルの信号の送出に対応して、システムゲートアレイ2
がキーボードクロック11を低周波にしたり(例えば1
0MHzから1MHzの低周波、スリープモードにした
り)、停止したり(ストップモードにしたり)する。
【0015】抵抗R1は、設定ポート3をプルダウンす
る抵抗であって、Lレベルに保持し、振動子4が接続さ
れ、内部クロックを使用する旨を設定するためのもので
ある。
【0016】抵抗R2は、設定ポート3をプルアップす
る抵抗であって、Hレベルに保持し、外部クロックを使
用する旨を設定するためのものである。システムゲート
アレイ2は、コントローラ1にキーボードクロック11
を供給したりするものであって、コントローラ1からの
Lベルのクロック制御信号12に対応して、キーボード
クロック11を低周波にしたり、停止したりし、コント
ローラ1の省電力を図るものである。
【0017】振動子4は、コントローラ1に接続し、内
部クロックを発生する水晶振動子などである。振動子5
は、システムゲートアレイ2に接続し、外部クロック
(キーボードクロック11)を発生する水晶振動子など
である。
【0018】外部クロックフラグ6は、コントローラ1
が外部クロックを使用する旨を記憶するフラグである。
内部クロックフラグ7は、コントローラ1が内部クロッ
クを使用する旨を記憶するフラグである。
【0019】キーボードクロック11は、システムゲー
トアレイ2が発生し、コントローラ1に供給するクロッ
クである。このキーボードクロック11は、コントロー
ラ1が設定ポート3のレベルを例えばLレベルにするこ
とにより、システムゲートアレイ2が低周波のクロック
あるいは停止させるようにしている。
【0020】クロック制御信号12は、コントローラ1
がシステムゲートアレイ2に対して送出する信号であっ
て、キーボードクロック11を低周波にしたり、停止さ
せたりする信号である。
【0021】キーボードデータ13は、コントローラ
(キーボード)1が図示外のマトリックス状のキーボー
ドを走査して押下されたキーを検出したデータてある。
キーボードリセット14は、コントローラ1をリセット
する信号である。
【0022】次に、動作を説明する。 (1) 図1の(a)の内部クロックによる動作: (1−1) 図示のように、コントローラ1の設定ポー
ト3に抵抗R1を接続し、Lレベルにすると共に、振動
子4を接続する。コントローラ1とシステムゲートアレ
イ2との間は、キーボードデータ13およびキーボード
リセット14を伝達する信号線を接続する。
【0023】(1−2) コントローラ1のキーボード
リセット14をONにしてリセットする。リセットされ
たコントローラ1は、設定ポート3がここではLレベル
と検出し、振動子4が接続され、内部クロックを使用し
て動作する旨を認識する。
【0024】(1−3) コントローラ1は、(1−
2)で内部クロックを使用する旨を認識したので、振動
子4によって発生されたクロックを使用して動作する。 (1−4) コントローラ1は必要に応じてクロックを
低周波に切り替えたり、あるいはクロックを停止したり
し、省電力を図る。
【0025】(1−5) 省電力中に割込みが通知され
たとき、クロックを元に戻し、動作する。 以上のように、設定ポート3をここではLレベルに設定
することにより、コントローラ1が内部クロックと自動
認識し、直接接続された振動子4からのクロックを使用
し、省電力を図ることが可能となる。
【0026】(2) 図1の(b)の外部クロックによ
る動作: (2−1) 図示のように、コントローラ1の設定ポー
ト3に抵抗R2を接続し、Hレベルにすると共に、シス
テムゲートアレイ2との間にキーボードクロック11お
よびクロック制御信号12を伝達する信号線を接続す
る。
【0027】(2−2) コントローラ1のキーボード
リセット14をONにしてリセットする。リセットされ
たコントローラ1は、設定ポート3がHレベルと検出
し、キーボードクロック11が接続され、外部クロック
を使用して動作する旨を認識する。
【0028】(2−3) コントローラ1は、(2−
2)で外部クロックを使用する旨を認識したので、キー
ボードクロック11を使用して動作する。 (2−4) コントローラ1は必要に応じてクロック制
御信号をここではLレベルにし、システムゲートアレイ
2にキーボードクロック11を低周波に切り替えさせた
り、あるいはクロックを停止させたりし、省電力を図
る。
【0029】(2−5) 省電力中に割込みが通知され
たとき、システムゲートアレイ2がキーボードクロック
11を元に戻す。 以上のように、設定ポート3をここではHレベルに設定
することにより、コントローラ1が外部クロックと自動
認識し、システムゲートアレイ2から供給されたキーボ
ードクロック11を使用し、省電力を図ることが可能と
なる。
【0030】次に、図2のフローチャートに示す順序に
従い、図1の構成の動作を詳細に説明する。図2におい
て、S1は、設定ポート3を入力ポート状態にする。こ
れは、図1の(a)、(b)において、コントローラ1
が設定ポート3がHレベル、Lレベルのいずれをリード
するために、当該設定ポート3を入力ポート状態にす
る。
【0031】S2は、設定ポート3の状態をリードす
る。これは、コントローラ1が設定ポート3がHレベ
ル、Lレベルのいずれかをリードする。S3は、Hレベ
ルか判定する。YESの場合には、Hレベルで外部クロ
ックと判明し、図1の(b)の外部クロックによる動作
の例であるので、S4からS9に進む。一方、NOの場
合には、Lレベルで内部クロックと判明し、図1の
(a)の内部クロックによる動作の例であるので、S1
0からS15に進む。
【0032】S4は、S3のYESで外部クロックによ
る動作と判明したので、外部クロックフラグ6をONに
セットし、外部クロックによる動作と記憶する。この
際、内部クロックフラグ7はOFFにセットする。
【0033】S5は、省電力モードか判別する。これ
は、例えばキーボードから省電力モードの旨のキー入力
があったか、あるいは所定時間以上キー入力がなくて省
電力モードとする旨の決定があったかを判別する。YE
Sの場合には、S6に進む。NOの場合には、S5の省
電力モードかの判別を繰り返す。
【0034】S6は、クロック制御信号をLレベルにす
る。これは、コントローラ1がクロック制御信号12を
HレベルからLレベルにし、システムゲートアレイ2に
省電力モードの旨を通知する。
【0035】S7は、スリープ/ストップモードにす
る。これは、S6でLレベルのクロック制御信号を受け
たシステムゲートアレイ2がキーボードクロック11の
周波数を低周波にしたスリープモード、あるいはキーボ
ードクロック11を停止したストップモードにする。こ
れにより、コントローラ1は、使用するクロック(キー
ボードクロック)が低周波(例えば10MHzから1M
Hz)、あるいはクロックが停止し、省電力する。
【0036】S8は、割込みが発生する。これは、S7
のスリープ/ストップの状態で、割込みがコントローラ
1およびシステムゲートアレイ2に入力される。S9
は、S8の割込みの中で、クロック制御信号をHレベル
にし、元のクロック(キーボードクロック11)に戻
し、動作を開始する。
【0037】以上によって、設定ポート3がHレベルの
ときに外部クロックを使用するとコントローラ1が自動
認識すると共にクロック制御信号をLレベルにして省電
力を図り、割込みによって元のクロックに戻すことが可
能となる。
【0038】S10は、S3のNOで内部クロックによ
る動作と判明したので、内部クロックフラグ7をONに
セットし、内部クロックによる動作と記憶する。この
際、外部クロックフラグ6はOFFにセットする。
【0039】S11は、省電力モードか判別する。これ
は、例えばキーボードから省電力モードの旨のキー入力
があったか、あるいは所定時間以上キー入力がなくて省
電力モードとする旨の決定があったかを判別する。YE
Sの場合には、S12に進む。NOの場合には、S11
の省電力モードかの判別を繰り返す。
【0040】S12は、振動子4をストップなどする。
これは、コントローラ1が振動子4によるクロックの発
生を停止、あるいは低周波にする。S13は、スリープ
/ストップモードにする。これは、S12で振動子4に
より発生したクロックを低周波あるいは停止したことに
対応して、スリープ/ストップモードとなる。
【0041】S14は、割込みが発生する。これは、S
13のスリープ/ストップの状態で、割込みがコントロ
ーラ1およびシステムゲートアレイ2に入力される。S
15は、S14の割込みの中で、振動子4により発生す
る内部クロックを元に戻し、動作を開始する。
【0042】以上によって、設定ポート3がLレベルの
ときに内部クロックを使用するとコントローラ1が自動
認識すると共に振動子4によるクロックを低周波/停止
して省電力を図り、割込みによって元のクロックに戻す
ことが可能となる。
【0043】図3は、本発明のタイムチャートを示す。
図3の(a)は、内部クロックの場合であって、図1の
(a)の回路構成のタイムチャートを示す。
【0044】図3に(a)において、キーボードリセ
ットは、コントローラ1をリセットする信号である。 設定ポート/クロック制御信号は、コントローラ1が
設定ポート3からHレベル/Lレベルをリードしたり、
Lレベルのクロック制御信号を送出したりするものであ
る。
【0045】振動子は、内部クロックを発生する振動
子4である。 設定ポートのチェックは、キーボードリセットによ
ってコントローラ1をリセットした後、当該コントロー
ラ1が設定ポート3の状態を、ここではLレベル(内
部クロックを使用する旨)を認識する。
【0046】スリープ/ストップモードは、図2のS
11のYESで省電力モードが指示されたので、振動子
4によるクロックを低周波あるいは停止し、スリープ/
ストップモードに遷移する。
【0047】割込みは、スリープ/ストップモードの
状態で、コントローラ1に割込みが発生し、振動子4に
よるクロックを元に戻す。図3の(b)は、外部クロッ
クの場合であって、図1の(b)の回路構成のタイムチ
ャートを示す。
【0048】図3に(b)において、’キーボードリ
セットは、コントローラ1をリセットする信号である。 ’設定ポート/クロック制御信号は、コントローラ1
が設定ポート3からHレベル/Lレベルをリードした
り、Lレベルのクロック制御信号を送出したりするもの
である。
【0049】’キーボードクロックは、システムゲー
トアレイ2からコントローラ1に供給する外部クロック
である。 ’設定ポートのチェックは、’キーボードリセット
によってコントローラ1をリセットした後、当該コント
ローラ1が’設定ポート3の状態を、ここではHレベ
ル(外部クロックを使用する旨)を認識する。
【0050】’スリープ/ストップモードは、図2の
S5のYESで省電力モードが指示されたので、システ
ムゲートアレイ2によるキーボードクロック11を低周
波あるいは停止し、スリープ/ストップモードに遷移す
る。
【0051】’割込みは、スリープ/ストップモード
の状態で、システムゲートアレイ2およびコントローラ
1に割込みが発生し、システムゲートアレイ2によるキ
ーボードクロック11を元に戻す。
【0052】
【発明の効果】以上説明したように、本発明によれば、
設定ポート3をクロックで動作するコントローラ1に設
け、設定ポート3が外部クロックの入力状態(例えばH
レベル)のときに外部クロックを取り込んでこれを使用
して動作し、当該外部クロックの低周波あるいは停止に
対応して省電力を図り、一方、設定ポート3が振動子4
の接続状態(例えばLレベル)のときに振動子4からの
クロックを取り込んでこれを使用して動作し、当該内部
クロックの低周波あるいは停止して省電力を図る構成を
採用しているため、クロックで動作するコントローラ1
の省電力を図るために外部クロックや内部クロックのス
リープ/ストップを簡単な構成で共用可とすることがで
きる。これにより、例えばキーボードコントローラ用の
クロックが外部クロックのシステムと、内部クロックの
システムとの両方に本発明のコントローラ1を適用でき
るため、システムごとにコントローラ1を開発する必要
がなくなる。この際、外部クロックと内部クロックを判
別する設定ポート3と、外部クロックのときに当該外部
クロックの低周波/停止させるクロック制御信号を送出
する信号線を共用しているので、コントローラ1のポー
ト(信号線)を削減できる。
【図面の簡単な説明】
【図1】本発明の1実施例構成図である。
【図2】本発明の動作説明フローチャートである。
【図3】本発明のタイムチャートである。
【図4】従来技術の説明図である。
【符号の説明】
1:コントローラ 2:システムゲートアレイ 3:設定ポート 4、5:振動子 6:外部クロックフラグ 7:内部クロックフラグ 11:キーボードクロック 12:クロック制御信号 13:キーボードデータ 14:キーボードリセット

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】コントローラのクロックを制御するクロッ
    ク制御方式において、 外部クロックの入力状態あるいは振動子(4)の接続状
    態を設定する設定ポート(3)を、クロックで動作する
    コントローラ(1)に設け、 この設定ポート(3)が外部クロックの入力状態(例え
    ばHレベル)のときに、外部クロックを取り込んでこれ
    を使用して動作し、当該外部クロックの低周波あるいは
    停止に対応して省電力を図り、 一方、設定ポート(3)が振動子(4)の接続状態(例
    えばLレベル)のときに、振動子(4)からクロックを
    取り込んでこれを使用して動作し、当該内部クロックの
    低周波あるいは停止して省電力を図るように構成したこ
    とを特徴とするクロック制御方式。
  2. 【請求項2】上記設定ポート(3)が外部クロックの入
    力状態(例えばHレベル)のときに、外部クロックを取
    り込んでこれを使用して動作すると共に、当該設定ポー
    ト(3)から低周波クロックあるいはクロック停止する
    信号を送出し、これを受けた回路がコントローラ(1)
    に送出していたクロックを低周波あるいは停止し、省電
    力を図るように構成したことを特徴とする請求項1記載
    のクロック制御方式。
  3. 【請求項3】上記コントローラ(1)をCMOSによっ
    て構成したことを特徴とする請求項1記載および請求項
    2記載のクロック制御方式。
JP4216763A 1992-08-14 1992-08-14 クロック制御方式 Expired - Lifetime JP2686024B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4216763A JP2686024B2 (ja) 1992-08-14 1992-08-14 クロック制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4216763A JP2686024B2 (ja) 1992-08-14 1992-08-14 クロック制御方式

Publications (2)

Publication Number Publication Date
JPH0667748A JPH0667748A (ja) 1994-03-11
JP2686024B2 true JP2686024B2 (ja) 1997-12-08

Family

ID=16693529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4216763A Expired - Lifetime JP2686024B2 (ja) 1992-08-14 1992-08-14 クロック制御方式

Country Status (1)

Country Link
JP (1) JP2686024B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373398B2 (en) 1997-06-10 2002-04-16 Kabushiki Kaisha Toshiba Automobile tuner system

Also Published As

Publication number Publication date
JPH0667748A (ja) 1994-03-11

Similar Documents

Publication Publication Date Title
KR920702783A (ko) 컴퓨터 전력 관리 시스템
US6163851A (en) Data processor
US5623286A (en) Power source control apparatus for display unit
JP2005076375A (ja) 通信装置
JPH09231194A (ja) 携帯端末
US4849919A (en) System wake up circuit for computer
JP2686024B2 (ja) クロック制御方式
JPH09319475A (ja) 電源制御システム組み込み型コンピュータ
JPH11177731A (ja) コンピュータインタフェース付き通信端末装置
JP2738229B2 (ja) シリアル・データ通信制御装置
JP3283754B2 (ja) 電源制御装置およびそれを備えたファクシミリ装置
US20230384993A1 (en) Image forming apparatus, communication device, and image forming system
JP2645456B2 (ja) 電源制御装置
KR100385454B1 (ko) 컨트롤시스템에있어서오동작방지회로
JPH0993145A (ja) 送信出力制御方式
JPS6243211B2 (ja)
JPS6273359A (ja) コンピユ−タシステムの制御回路
JPH08279868A (ja) ファクシミリ装置
JPH05289786A (ja) 情報処理装置
JP2614926B2 (ja) 電源制御システム
JPH0520767B2 (ja)
JPH0675653A (ja) 計算機冗長制御方式
JPH08221148A (ja) 情報処理装置
JPH10187293A (ja) 電源制御装置
JPH06102986A (ja) マイクロコンピュータ回路