JPS6272248A - デ−タ伝送システムの現用予備切替方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、現用機と予備機を有するデータ伝送システム
における現用予備切替方法に関する。

〔発明の背景〕

一般にデータ伝送システムにおいては、信頼性を高める
ため、現用機と予備機をデータ伝送ラインに共通に接続
し、現用機が故障すると予備機に切替える方法が採られ
ている。しかしながら、従来のこの種のシステムにおい
ては、例えば特開昭５７−８１６５５号公報に記載のよ
うに、データ伝送ラインとは別に、現用機と予備機の間
を現用予備切替制御専用の信号ラインで接続し、該イご
号ラインにより現用機と予備機を切替えており、該信号
ラインおよびそれを制御する論理部がコスト高の一因と
なっていた。さらに、この４３号ラインにのるノイズな
どのために、該イコ号ラインを制御する論理部が誤動作
するという問題もあった。

〔発明の目的〕

本発明の目的は、現用機と予備機を有するデータ伝送シ
ステムにおいて、現用機を予備機の間の現用予備切替＄
ＩＪ御専用の信号ラインを必要としない現用予備切替方
法を提供することにある。

〔発明の概要〕

現用機と予備機はいずれも、装置全体を制御する主処理
部と固有のデータ処理を行う副処理部から構成されてい
る。こ＼で主処理部、副処理部、主処理部と副処理部と
の接続部に、同時に２ケ所以上の故障が発生しないと仮
定すると、主処理部と副処理部の間で相互に動作の正常
性を監視し、監視対象の異常を検出したときデータ伝送
制御動作を凍結することにより、他の部分へ悪影響を及
ぼさないようにすることが可能である。

そこで、本発明は主処理部と副処理部に相手の動作の正
常性を監視する手段を設け、異常検出時、当該現用機の
データ伝送制御動作を凍結し、該現用機をデータ伝送ラ
インから電気的又は物理的に切り踵す。一方、予ｍ機は
現用機によるデータ伝送制御動作の凍結を、通常のデー
タ伝送ラインを通してポーリング異常などの形で検知で
きる。予備機は、現用機のデータ伝送制御動作の異常を
検知すると、自己内部のデータ伝送制御動作の正常性を
テストしたのち、直ちに現用機のバックアップ動作には
いる。

〔発明の実施例〕

以下、本発明の一実施例について図面により説明する。

第１図は本発明を実施したデータ伝送システムの概略図
である。中央処理装置ｌは回線切替装置２によって現用
機３又は予備機４に接続される。

現用機３は主処理部５Ａと副処理部６Ａにより構成され
、予備機４は主処理部５Ｂと副処理部６Ｂにより構成さ
れている。現用機３の副処理部６Ａは、主局としてデー
タ伝送ライン８により接続される従局９との間のデータ
伝送を制御する。予備機４の副処理部６Ｂは、現用機３
が正常に動作している間は従局として動作し、主局から
自局へのポーリングを時間監視している。信号ライン７
Ａ。

７Ｂはｒ主局として動作中」であることを示し、現用機
３が正常に動作している間は、信号ライン７Ａは論理Ｉ
Ｉ　１９７、信号ライン７Ｂは論理”　ｏ　”である、
中央処理装置１は、信号ライン７Ａ又は７Ｂで論理”　
１　″を出力している装置３又は４と接続されている。

第２図は現用機３の主処理部５Ａと副処理部６Ａの内部
ブロック図と相互の接続関係を示した図である。予備機
４の構成も同様である。

主処理部５ＡはＣＰＵ１１とＲＯＭ１２、ＲＡＭ１３、
副処理部６Ａとのインタフェースを制御する論理部１４
．１５から構成される。論理部１４は主処理部５Ａから
副処理部６Ａへ指令やデータを送出する為のインタフェ
ース部、論理部１５は副処理部６Ａから主処理部５Ａへ
副処理部のステータスやデータを渡す為のインタフェー
ス部である。

副処理部６は、サブＣＰＵ１８、ＲＯＭ１９、ＲＡ　Ｍ
　２０、主処理部５Ａからの指令やデータを受けとる為
のインタフェース部１６、副処理部６Ａから主処理部５
Ａへ、副処理部６Ａのステータスやデータを送出する為
のインタフェース部１７、回線切替装置２へ「主局とし
て動作中」であることを示すラッチ２３．副処理部会体
をリセット状態に保持する為のラッチ２４．シリアルデ
ータをデータ伝送ライン８上の電気信号に変装して送出
する送信器２５、データ伝送ライン８上の信号を内部信
号に変換する受信器２６から構成される。

インタフェース部１６の入力は主処理部５Ａのインタフ
ェース部１４の出力と接続され、インタフェース部１７
の出力は主処理部５Ａのインタフェース部１５の入力と
接続されている。ラッチ２３のリセット端子はＯＲ回路
２１の出力が入力されている。ＯＲ回路２１の一方の入
力は主処理部５Ａからのｍ号３１であり、他方の入力は
ラッチ２４の出力信号３６である。ラッチ２３のセット
端子には主処理部５Ａの信号３４が入力されている。

主処理部５Ａは信号３１、信号３４を論理″０°′、゛
ビ′に励起することによりラッチ２３を随時、セット又
はリセットできる。ラッチ２３の出力は第１図における
信号ライン７である。

ラッチ２４のセット端子の入力は、ＯＲ＠１Ｉ５２２の
出力であり、ＯＲ回路２２の入力は、主処理部５Ａから
信号３２と、サブＣＰＵ１８からの信号３３である。ラ
ッチ２４のリセット端子へは、主処理部５Ａからの信号
３５が入力される。主処理部５Ａは該ラッチ２４も随時
、セット、リセットできる。ラッチ２４の出力信号３６
は、ＯＲ回路２１の他、サブＣＰＵ１８のりセント端子
へ入力され、ＮＡＮＤゲート２７へも入力される。ＮＡ
ＮＤゲート２７の出力は送信器２５のイネーブル端子へ
接続される。

第３図は主処理部５Ａのプログラムの概略構造を示した
図で、必要なプログラムはＲＯＭ１２に格納されている
。Ｏ３（○ｐｅｒａｊｉｎｇ　Ｓ　ｙｓｔｅｍ）　４１
は、主処理部全体の制御を行い、該プログラムモジュー
ルの下では、ＩＯ制御部４２、システム制御部４３が動
作する。ＩＯ制御部４２は各種１０機器の制御を行い、
中央処理装置ｔとの通信制御部４４、主局現用機として
端末とのデータ伝送制御を行う主局副部４５、予備機と
して従局動作を行う従局制御部、その他、ＦＤＤ、ＭＣ
Ｒ等の制御部が該ＩＣ制御部４２の下で動作する。シス
テム制御部４３は、業務処理部４８の各タスクの制御、
１０起動制御部４７を通して業務処理部４８の入出力要
求の処理を行う。主局制御部４５、従局制御部４６は、
それぞれの下位モジュールとして、業務処理部４８との
連絡処理部４９．障害処理部５０、副処理部６Ａに対す
る指令発行部５１、副処理部６Ａからの割込み処理部５
２．送受信制御部５３を有する。障害処理部５０は副処
理部６Ａの凍結制御機能も有する。割込み処理部５２は
、副処理部６Ａのステータスリード、チェック、解析等
を実行する。送受信制御部５３は、データの送受信機能
、データリンクレベルの処理機能を有する。

第４図は副処理部６Ａのプログラムの概略構造を示した
図で、必要なプログラムはＲＯＭ　ｌ　９に格納されて
いる。モニタ６１は、主処理部５からの指令処理部６２
、副処理部５に対する割込みステータス発行部６３．障
害処理部６４、主局機能制御部６５、従局機能制御部６
６の各モジュールを起動、各モジュールが作成する終了
コードの処理を行う。指令処理部６２は主処理部５Ａか
ら副処理部６Ａへの指令をリードし、チェックする。

割込みステータス発行部６４は、他モジュールの処理結
果を主制御部５Ａへ報告する。障害処理部６３は、各種
エラーのりトライ制御、自己凍結制御の処理を制御する
。主局機能制御部６５は、副処理部が主局として動作す
るときに起動され、データ伝送の有無を検出するパスチ
ェック部６９、送信制御部７ｏ、受信制御部７１を下位
モジュールとして起動する。従局機能部６６は副処理部
が従局として動作し、該当装置が主局の予備機として動
作するときに起動される。該モジュール６６の下には、
従局としての送信制御部７０、受信制御部７１がある。

送信、受信制御部７０．７１は、データの物理レベルで
の入出力のみならず、データリンクレベルの手順処理も
行う。

第５図は、主処理部５Ａと副処理部６Ａの間のインタフ
ェースに使用する送信、受７ｇデータテーブル、主処理
部５Ａから副処理部６Ａに渡す指令の種類、副処理部６
Ａから主処理部５Ａへ渡す割込みステータスの意味を示
した図である。

該実施例におけるデータリンクレベル手順はＨＤＬＣで
あるとし、第５図（１）の送信データテーブルには、フ
レーム内の各フィールド、アドレスフィールド、コマン
ドフィールド、インフォメーションフィールドを含んで
いる。また、本実施例では、インフォメーションフィー
ルドは最大５１２バイトであり、送信データ長はアドレ
ス、コマンド、インフォメーションフィールドを合わせ
て、５１４バイトが最大値であるとする。最小値はアド
レスコマンドフィールドのみのフレームのときの２バイ
トである。第５図（２）の指令には。

副処理部が現用機として動作するか予備機（従局）とし
て動作するかを指定する「初期化」、副処理部６のハー
ドウェアの正常性をチェックする「テスト」、副処理部
６の動作状態の記録を主処理部５へ報告するｒロギング
報告Ｊ、データ伝送ラインのデータ伝送状態をチェック
する「パスチェック」、データ送受を行うｒ送信」、「
受信」がある。

割込ステータスの各ビットの意味は第５図（３）に示す
通りである。送信エラー、受信エラーのビットが○Ｎの
ときは、該エラーの詳細情報があるが１本実施例では省
略しである。「テスト指令」にも、テスＩ−の種類を示
す副指令があるが本実施例では省略しである。

次に第６図から第１０図に示す流れ図を用いて。

現用機３と予備機４の切替動作について説明する。

第１図における現用機３は主局として、第３図の主局制
御部４５を起動している。主処理部５Ａにおいて、業務
処理部４８が従局９に対するデータ送信要求を発行する
と、主局制御部４５は、第６図の流れ図に基き送信動作
を開始する。まず、業務処理部４８との連絡処理モジュ
ール４９が業務処理部・−８で作成したデータを受ける
と、送受イ３制御部５３は、リンクレベルでの従局アド
レス。

コマンドフィールドを作成し、更に送信データ長を送信
データテーブル（第５図（１））ヘセットする。データ
テーブルはＲＡＭ１３に用意され。

副処理部６Ａとのインタフェース部１４ヘセットされる
。次に、指令発行部５１が指令「送信」を同じくインタ
フェース部１４ヘセットする。この後、割込み処理部５
２は１判定ブロック１０３〜１０７の如く、副処理部６
Ａからの割込みをタイマー監視する。

副処理部６Ａでは、指令処理部が主処理部５とのインタ
フェース部１６を通して、主処理部５Ａが指令をセット
したことを認識すると、第７図に沿って指令をリード後
、指令のパリティチェック。

妥当性チェックを行い、正常であれば、指令内容をチェ
ックし、主局機能制御部６５を起動する。

該機能部６５は、指令が「送信」であることを認識する
と、送信ルーチン７０を起動する。送信ルーチン７０は
第８図に沿って、第１に主処理部５Ａが生成した送信デ
ータテーブルを、インタフェース部１６を通してリード
し、第２に送信データ長が２バイト以上５１４バイト以
下であることをチェックし、第３にアドレスフィールド
の妥当性チェック、第４にコマンドフィールド９妥当性
チエツクを行い、正常であれば送信ｒ！２５　、データ
伝送ライン８を通して、該当する従局でデータを送信す
る。

こ＼で、インタフェース部１６の故障により、送信デー
タ長が７１４バイトになっていたとする。

このとき第８図に示したデータ長チェックルーチン２０
２により、送信データ長エラーが検出され、送信データ
長エラーを示す終了コードが生成され、該送信ルーチン
６８から主局機能制御部６５ヘリターンする。主局機能
制御部６５は送信エラーの終了コードを検知するとモニ
タ６１ヘリターンする。モニタ６１は障害処理部６３を
起動し、第９図に沿って障害処理を行う。該送信データ
長エラーはりトライ可能なエラー要因であるが、同一エ
ラーが連続して発生し、リトライ回数をオーバーしたと
する。このとき障害処理部６３は回復不可能なエラーと
判断し、凍結制御部６８を起動する。

凍結制御部６８は、Ｉ１０命令により、第２図のイご号
ライン３３を論理”　ｔ　”に励起し、ラッチ２４をセ
ットする。該ラッチ２４の出力信号３６が論理″″ｌ　
”に励起されると、サブＣＰＵ１８はリセットされ、同
時にインバータ２７を通して送信器２５はデイセブール
されるので、副処理部６Ａはデータ伝送パスライン８か
ら電気的に切り離される。

又、「主局」であることを示すラッチ２３は信号３６が
論理゛″１　”に励起されるとリセットされるので、信
号ライン７は論理″０′″となり、現用機３は中央処理
装置２２１との接続を断たれる。

主処理部５Ａは副処理部６Ａからの割込みが所定時間経
過後もないと、障害処理部５０を起動し、副処理部６Ａ
の凍結動作にはいり、信号ライン３１と信号ライン３２
を通して、あらためてラッチ２３のリセット、ラッチ２
４のセットを行う。なお、この時点では副処理部６Ａの
自己凍結動作により、ラッチ２３のリセット、ラッチ２
４のセントは行われている。

予備機４は第１Ｏ図に示す如く、従局として起動され、
第３図の従局制御部４６．第４図の従局機能制御部６６
が起動され、主局である現用機３からのデータ伝送制御
を受けっシ、自局に対するポーリングのタイマ監視を行
っている。現用機３がデータ伝送制御動作を停止すると
、予備機４の副処理部６Ｂは、ポーリング異常を検出し
、主処理部５Ｂへ受信エラーの一種として報告する。主
処理部５Ｂはポーリングエラー報告を受けとると、第３
図の主局制御部４５を起動する。主局制御部ｌ１５は、
副処理部６３を主局として再初期化する。

該動作は、「初期化」指令により実行される。次に、主
処理部５３は副処理部６Ｂの各部位の正常性チェックの
為、「テスト」指令を発行する。テストの種類としては
、ＲＯＭ１９のＣＲＣテスト、ＲＡＭ２０のライト／リ
ードテスト、送信データの同時受信を行い送信データと
受信データの比較チェックを行う自己ル−プテストがあ
る。自己ル−プテストには、選択口２８２８により、受
信データとして、送（：ｉ器２５の入力を選択する内部
自己ループテストと、受信器２６の出力を選択する外部
自己ループテストがある。外部自己ル−プテストはデー
タ伝送パスライン８にデータが出力されるので、主局と
して動作中の局のみが、データ伝送の中間期間に実行す
る。

内部自己ループテスト迄の正常性が確認できると、主処
理部５Ｂは、指令「パスチェック」を発行し、データ伝
送パスライン８上のデータ伝送の有無をチェックし、現
用機がデータ伝送制御動作を実行していないことを確認
する。データ伝送の有無をチェックする方法には、デー
タ伝送キャリアを検出する方式や、データ伝送ライン上
のインピーダンス状態を検出する方式がある。本実施例
では、インピーダンス状態をプログラム的にスキャンす
る手段によりデータ状態をチェックする方式をとってい
る。第１１図にインピーダンス状態検出回路２９の具体
例を、第１２図に該インピーダンス状態検出回路２９の
出力をスキャンして。

低インピーダンス又は高インピーダンス状態の継続時間
を計測するプログラムの概略を示す。第１２図でＬＺカ
ウンタは、低インピーダンスの時間計測を行うカウンタ
である。

副処理部６Ｂは第１２図に沿ってデータ伝送パスライン
８上のインピーダンス状態をチェックし、データ伝送が
ないことを割込みステータスを通して報告する。主処理
部５Ｂは、この後、アウトプット命令により、信号ライ
ン３４を論理”　１　”にしてｒ主局Ｊを示すラッチ２
３をセット、中央処理装置１との通信を開始する。又、
副処理部６Ｂに対し、ポーリングデータの送信を指令し
、主局としてのデータ伝送制御サービスを開始する。

〔発明の効果〕

本発明によれば、現用機と予備機を有するデータ処理シ
ステムにおいて、主処理部と副処理部の相互監視により
、現用機に故障が発生した場合に副処理部を凍結し、デ
ータバスラインから現用機を電気的又は物理的に切断す
ることができるので、予備機はデータバスラインを通し
て、現用機からの応答の異常を検出した後、自己テスト
により予備機自体の正常性を確認したのち、直ちに現用
機のデータ処理機能を代行できる。この為、予備機と現
用機の間に現用予備切替専用の信号ラインを必要とせず
、該信号ラインを制御する為の論理回路も不要であり、
現用予備切替システムを安価なコストで、又、現用予備
切替信号線の制御に伴う不良を除去することができ、コ
ストの低減、不良の低減を可能にする効果がある。

【図面の簡単な説明】

第１図は発明を適用した現用予備切替システムの一実施
例を示す図、第２図は主処理部と主処理部の内部ブロッ
ク図、第３図は主処理部のプログラム概略構造図、第４
図は副処理部のプログラム概略構造図、第５図は主処理
部と副処理部のインタフェース情報を示した図、第６図
は主処理部の送イご処理フローチャー１〜、第７図は副
処理部の指令処理フローチャート、第８図は副処理部の
送信処理部フローチャート、第９図は副処理部の障害処
理フローチャート、第１０図は予備機の処理フローチャ
ー１−１第１１図はインピーダンス状態検出回路の具体
例を示す図、第１２図はインピーダンスチェックプログ
ラムの概略フローチャートを示す。 ■　・中央処理装置、　　２・・・回線切替装置。 ３・・・現用機、　４・・予備機、　５Ａ、５Ｂ・・・
主処理部、　　６Ａ、６Ｂ・・・副処理部、　８・・・
データ伝送パスライン、　　９・従局、１１・・・ＣＰ
Ｕ、１８・・・サブＣＰＵ、　２３・・・主局表示ラッ
チ、２４・・・リセノトセッチ、　　２５・・送信回路
、２６・・・受信回路、　２９・・インピーダンス状態
検出回路。 第２図 第　　３　　図 第　　４　　図 ６９　　　　　　　／Ｕ　　　　　　７１第５図 第６図 第　　８　　図 第　　１０　　図 第１２図

Claims (1)

【特許請求の範囲】
1. （１）２つのデータ伝送制御装置をデータ伝送ラインに
   接続し、一方を現用機、他方を予備機として使用するデ
   ータ伝送システムにおいて、前記現用機では、該現用機
   を構成している複数の処理部で相互に相手動作の正常性
   を監視し、異常を検出すると、該現用機のデータ伝送制
   御動作を凍結して該現用機をデータ伝送ラインから切り
   離し、前記予備機では、前記データ伝送ラインを通して
   前記現用機のデータ伝送制御動作の凍結を検出すると、
   該現用機に代ってデータ伝送制御動作を開始することを
   特徴とする現用予備切替方法。