JPS61154334A - タイムスロツト診断方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータハイウェイシステムに関し、特に、少な
くとも１台のハイウェイ監視装置と複数台の通信制御装
置を環状のデータ伝送路に接続し、該データ伝送路上を
流れるフレーム内のタイムスロットを各通信制御装置に
固定的に割付け、前記通信制御装置間でデータの授受を
行う時分割多重方式のデータハイウェイシステムにおけ
るタイムスロットの診断方式に関する。

〔従来の技術〕

近年、光通信技術を応用した、データハイウェイシステ
ムがさかんに開発されている。時分割多重のデータハイ
ウェイ方式では、各通信制御装置に固定的にタイムスロ
ット番号（アドレス）を与え、到着したタイムスロット
番号と自装置に与えられたタイムスロット番号を比較し
、一致した時に、該タイムスロットのデータ受信および
、前記タイムスロットへのデータ書込みを行なう方式を
用いている。

〔発明が解決しようとする問題点〕

ところで、このような方式においては、使用タイムスロ
ット設定回路およびタイムスロット比較回路が何んらか
の理由により、正常に動作しなくなったとき、全く関係
のない通信制御装置と通信をしたり、またデータの通信
が不可能になることがある。この様な状態になったとき
、環状データ伝送路に接続されている全ての通信制御装
置の通信を一旦中断し、多数のシステム保守者が、多大
の時間を費やして、障害箇所を見つけ出さなければなら
ない。

本発明の目的とするところは、上記欠点を除去するため
に、各通信制御装置内で、タイムスロット検出回路群を
、自己診断することにより、非常に信頼度の高いデータ
ハイウェイシステムを提供することにある。

〔問題点を解決するための手段〕 上記の点を解決するために本発明は、少なくとも１台の
ハイウェイ監視装置と複数台の通信制御装置を環状のデ
ータ伝送路に接続し、該データ伝送路上を流れるフレー
ム内のタイムスロ・２トを上記各通信制御装置に固定的
に割当て、上記通信制御装置は自装置内に設けられたタ
イムスロット検出回路により自装置に対応する上記タイ
ムスロットを検出したとき当該タイムスロットを使用し
てデータの送受を行なう時分割多重方式のデータハイウ
ェイシステムにおいて、上記通信制御装置内に、診断用
タイムスロット番号を上記タイムスロット検出部に与え
る手段と、上記タイムスロット検出部の出力を読取りチ
ェックする手段をそなえ、割当られたタイムスロットを
上記データ伝送路から受信する時間帯以外の時間帯に上
記診断用タイムスロット番号を上記タイムスロット検出
部に与え、上記タイムスロット検出部の正常性をチェッ
クするよう構成したことを特徴とする。

〔作　用〕

本発明は、データハイウェイ上の通信制御装置内に設け
られているタイムスロット検出部に、データハイウェイ
上のデータから検出した通常のタイムスロット番号の代
わりに、診断用タイムスロット番号を与える回路部を設
けるとともに、タイムスロット検出部の出力（一致／不
一致情＠）を読取りチェックする回路部を設け、本来、
タイムスロットが到来するはずのない時間帯にタイムス
ロット検出部の診断を行なうようにしたものである。

タイムスロット検出部の誤動作は、通信の混乱をもたら
しシステムダウンにつながる恐れがあるが、本発明によ
れば、適宜、タイムスロ・、ト検出部の正常性をチェッ
クすることができ、異常時には直ちに、当該通信制御装
置を切離す等の処置をとることにより、システムダウン
等の事態の発生を防止することが可能となる。

〔実施例〕

以下、本発明を図面を用いて詳細に説明する。

第２図はデータハイウェイシステムの概念を示す図であ
る。１は環状データ伝送路、２はハイウェイ監視装置、
３〜１２は通信制御装置、１３はネットワーク監視装置
、１４〜２３はデータ端末を示す。ハイウェイ監視装置
２は、オリジナルフレームの送出、ループ−巡の遅延時
間の調整、環状データ伝送路に接続された通信制御装置
１４〜２３の障害状態の把握を行う。ネットワーク監視
装置１３はハイウェイ監視装置２にて収集した各種の情
報を表示したり、オペレータからのキーインにより各種
コマンドをハイウェイ監視装置２に対して送出する機能
を有する。

第３図は本発明で用いた環状データ伝送路上を流れるフ
レームを示す図である。図からも明らかな様にフレーム
は、フレームヘッダ部とタイムスロット部から成る。

第１図は本発明による１実施例の通信制御装置のブロッ
ク図である。図中、３１は入力側伝送路、３２は出力側
伝送路、３３はレシーバ回路、３４はデスクランブル回
路、３５は直／並列変換レジスタ、３６．３７はデータ
バッファレジスタ、３８は切替器付並／直列変換レジス
タ、３９はスクランブル回路、４０はドライバ回路、４
１は同期フラグ検出回路、４２はクロック回路、４３は
タイムスロットカウンタ回路、４４はデータ切替回路、
４５はデータレジスタ、４６はタイムスロット切替回路
、４７は受信データバッファレジスタ、４８は並／直列
変換レジスタ、４９は送信バッファレジスタ、５０は直
／並列変換レジスタ、５１はタイムスロット比較回路、
５２はタイムスロット設定回路、５３はマイクロプロセ
ッサ、５４はライン・コントロール・アドレス・レジス
タ（ＬＣＡＲ）、５５はリード・オンリ・メモリ　（Ｒ
ＯＭ）、５６はランダム・アクセスメモリ　（ＲＡＭ）
、５７はＭＰＵ共通バス、５８はデータインバス、５９
はデータアウトバス、６０はタイムスロットハス、６１
はデータ端末、６２は回線対応部、６３は外部レジスタ
、６４はマイクロプロセッサ部、６５はライン・コント
ロール・データ・レジスタ（Ｌ　ＣＤ　Ｒ）である。

実施例の動作は以下の通りである。

まず、通信制御装置に電源が投入されると、マイクロプ
ロセッサ（ＭＰＵ）５３、リード・オンリー・メモリ　
（ＲＯＭ）５５、ランダム・アクセスメモリ　（ＲＡＭ
）５６、ＭＰＵ共通バス５７により、自通信制御装置の
回線対応部６２ごとに該回線対応部が使用するタイムス
ロット番号が、ライン・コントロール・データ・レジス
タ（ＬＣＤＲ）６５に書込まれる。書込まれたタイムス
ロット番号は、データ切替回路４４、データアウトバス
５９を介して、タイムスロット設定回路５２に書込まれ
る。

データ端末６１で発生した送信データは、回線対応部６
２内の直／並列変換レジスタ５０を介して、送信バッフ
ァレジスタ４９に一時蓄えられる。

入力側伝送路３１から入ったフレームはレシーバ回路３
３、デスクランブル回路３４、直／並列ランプル回路３
９、ドライバ回路４０を経て、出力側伝送路３２へ送出
される。

フレームが到着すると同期フラグ検出回路４１は、同期
フラグの検出を開始する。同期フラグのロフト切替回路
４６、タイムスロットバス６０を介して、タイムスロッ
ト比較回路５１へ送出する。

タイムスロット比較回路５１はタイムスロット設定回路
５２で設定されているタイムスロット番号と、タイムス
ロットカウンタ回路４３から送られたタイムスロット番
号を比較する。比較の結果一致すれば、該タイムスロッ
トは自回線対応部宛のタイムスロットであるから、該タ
イムスロット内のデータを、回線対応部６２内の受信デ
ータバッファレジスタ４７に一時蓄え、並／直列変換レ
ジスタ４８を介して、データ端末６１に送出する。

一方、データ端末６１からのデータは、送信バ・ソファ
レジスタ４９に蓄えられているので、データインバス５
８、データレジスタ４５を介して、適当な位置のデータ
バッファレジスタ（３６，３７，３８）に送出し、スク
ランブル回路３９、ドライバ回路４０を介して、出力側
伝送路３２に送出する。

以上説明したのは、タイムスロット受信中の動作であり
、本発明では更に、フレームヘッダ受信中に以下に述べ
る動作を追加することにより、タイムスロット設定回路
５２、タイムスロット比較回路５１の正常性をマイクロ
プロセッサ部６４を用いてチェックする機能を付加した
。

フレームヘッダの時間帯は、タイムスロットカウンタ４
３は動作していない。前記時間帯に、ライン・コントロ
ール・アドレス・レジスタ（ＬＣＡＲ）５４に、診断を
実施すべき回線対応部のタイムスロット番号を書込み、
タイムスロット切替回路４６、タイムスロットバス６０
を介して、タイムスロット比較回路５１に送出し、比較
結果を、マイクロプロセッサ部６４の外部レジスタ６３
に書込み、マイクロプロセッサ部６４にて、送出したタ
イムスロット番号と、タイムスロット設定回路５２に設
定がなされているタイムスロット番号が一致したことに
より、タイムスロット設定回路５２、タイムスロット比
較回路５１が正常に動作していることを判定することが
可能になる。

〔発明の効果〕

以上説明した如く、本発明ではフレームヘッダ受信中の
時間帯に、マイクロプロセッサ部から、診断すべきタイ
ムスロット番号を指示し、タイムスロット設定回路に設
定がなされているタイムスロット番号と、指示したタイ
ムスロット番号を比較することにより、タイムスロット
設定回路、タイムスロット比較回路が正常に動作してい
るか否かを判定できる。これにより、本発明では常に使
用すべきタイムスロット検出回路の正常性がチェックで
きると共に、万一障害時においても、システム全体を停
止させることなく不良箇所の発見がなされる効果を有す
る。

【図面の簡単な説明】

第１図は本発明による１実施例の通信制御装置のブロッ
ク図、第２図はデータハイウェイシステムの概念を示す
図、第３図は本発明で用いた環状データ伝送路上を流れ
るフレームを示す図である。 第１図において、４３はタイムスロットカウンタ回路、
４６はタイムスロット切替回路、５１はタイムスロット
比較回路、５２はタイムスロット設定回路、５３はマイ
クロプロセッサ、５４はライン・コントロール・アドレ
ス・レジスタ、６４はマイクロプロセッサ部、６５はラ
イン・コントロール・データ・レジスタである。 −ｙ？’、”＋、・

Claims (1)

【特許請求の範囲】
1. 少なくとも１台のハイウェイ監視装置と複数台の通信制
   御装置を環状のデータ伝送路に接続し、該データ伝送路
   上を流れるフレーム内のタイムスロットを上記各通信制
   御装置に固定的に割当て、上記通信制御装置は自装置内
   に設けられたタイムスロット検出回路により自装置に対
   応する上記タイムスロットを検出したとき当該タイムス
   ロットを使用してデータの送受を行なう時分割多重方式
   のデータハイウェイシステムにおいて、上記通信制御装
   置内に、診断用タイムスロット番号を上記タイムスロッ
   ト検出部に与える手段と、上記タイムスロット検出部の
   出力を読取りチェックする手段とをそなえ、割当てられ
   たタイムスロットを上記データ伝送路から受信する時間
   帯以外の時間帯に上記診断用タイムスロット番号を上記
   タイムスロット検出部に与え、上記タイムスロット検出
   部の正常性をチェックするよう構成したことを特徴とす
   るタイムスロット診断方式。