JPS6267864A

JPS6267864A - 原稿読み取り装置

Info

Publication number: JPS6267864A
Application number: JP60208064A
Authority: JP
Inventors: Hisao Ito; 久夫伊藤; Yoshio Nishihara; 義雄西原; Takashi Ozawa; 隆小澤
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1985-09-20
Filing date: 1985-09-20
Publication date: 1987-03-27
Anticipated expiration: 2010-12-18
Also published as: JPH07118761B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野１本発明は、原稿読み取り装置に係り、特にその駆動方式
に関する。

［従来技術およびその問題点］最近、ファクシミリ等の画像入力部で用いられる光電変
換ｉ置としては、縮小光学系を必要としないため小型化
が可能であることから、原稿幅と同一寸法のセンサ部を
有するイメージセンサを用いた、密着型の画像入力装置
の開発が活発となってきている。

しかしながら、この密着型イメージセンサには、アンプ
を内蔵したセンサ駆動用のスイッチングＩＣが使われて
おり、例えば、日本工業規格Ａ列４番すなわちＡ４に対
応する寸法幅（２１０ｍ）をもつイメージセンサの場合
、８ドツト／ｌｅａで光電変換素子が配列されていると
すると総数１７９２個の光電変換素子が搭載されている
ことになり、１個で１２８ビツトの駆動を可能とする駆
動用ＩＣを用いた場合でも１４個の駆動用１ｃが必要と
なる。駆動用ＩＣの単価が高いため、密着型イメージセ
ンサデバイスとしての価格が高くなり、駆動用ＩＣの必
要個数が、価格の低廉化をはばむ太きな障害となってい
た。

本発明は、前記実情に鑑みてなされたもので、スイッチ
ング用ＩＣの個数を低減し、価格の低廉化をはかること
を目的とする。

Ｌ問題点を解決するための手段］そこで、本発明では、密着型イメージセンサ等の原稿読
み取り装置の各ビットにスイッチング用の薄膜トランジ
スタを接続すると共に、全ビットを複数のブロックに分
割してマトリクス配線を施しブロック毎に薄膜トランジ
スタをオン（ＯＮ＞にして信号電荷を一担配線ラインの
容量に転送した後、各ビットのスイッチングを行なうよ
うにしている。

［作用］すなわち、ブロック毎に薄膜トランジスタをＯＮにし、
信号電荷を一担、配線ラインの容量に転送した後、各ビ
ットのスイッチングを行なうことにより、信号読み出し
を行なうようにしているため、数ブロツク毎に１つのス
イッチング用ＩＣを用いれば良く、従来の１／３〜１／
１０に低減させることができる。

ところで、このマトリクス駆動型センサは、マトリクス
配線部分での線間容量が大きいため、出力信号のばらつ
きが大きくなるという問題が生じることがある。

そこで、信号ライン間の容量カップリングによる出力信
号の不均一性をなくすべく、各信号ライン間にアースシ
ールドを施すようにすると良く、また、このアースシー
ルドは、信号ラインとアースシールドとの間で形成され
る容量が信号ライン間で形成される容量よりも大きくな
るようにすると良い。

このようにすることにより、各ビットの配線容量のうち
、アースラインに対する固定容量の占める割合が大きく
なり、信号ライン間の容量カップリングの影響が小さく
なるため、出力の均一化をはかることができる。

［実施例］以下、本発明の実流例について、図面を参照しつつ詳細
に説明する。

この密着型イメージセンサは、第１図に等価回路、第２
図に断面構造図を示す如く、ガラス基板１上に並設され
たＮ個のサンドイッチ型の光電変換素子を１ブロツクと
し、このブロックをｎ個有してなる光電変換素子部ＰＤ
１．．〜ＰＤ、。と、各光電変換素子に夫々接続された
スタガ構造の薄膜トランジスタＴ　　　−Ｔ　　　と、
アースライン１、Ｉ　　　Ｎ、ｎを含むマトリクス配線部しと、マトリクス配線部の各ブ
ロック毎に信号ラインに接続されたスイッチング用ＩＣ
チップ（ＳＷ１〜５Ｗｏ）とから構成されている。

光電変換素子部は、該ガラス基板１上に分割下部電極２
としてのクロム電極と光導電体層３としての水素化アモ
ルファスシリコン層と、上部電極４としての酸化インジ
ウム錫層とが順次積層せしめられてなるサンドイッチ型
センサから構成されている。

また、薄膜トランジスタは、該ガラス基板１上にゲート
電極５としてのクロム電極、ゲート絶縁膜６としての窒
化シリコン膜、半導体活性層７としての水素化アモルフ
ァスシリコン層（ａ−８ｉ：Ｈ）、オーミックコンタク
ト層８としてのｎ十水素化アモルファスシリコンｍ　（
Ｔｌ”　ａ−８ｉ　：　Ｈ）と、ソース・ドレイン電極
９．１０としてのアルミニウム電極とが順次積層せしめ
られたスタガ構造のトランジスタである。

更に、マトリクス配線部しは、第１の配線層１１として
のクロム層と第２の配線層１２としてのアルミニウム層
とが窒化シリコン膜からなる第１の絶縁膜１３とポリイ
ミド膜からなる第２の絶縁膜１４とを介してマトリクス
状に配設されたものである。そして、第３図に、マトリ
クス配線部の要部図を示す如く第１の配線層１１として
の各配線ライン間には、クロム層からなる第１のアース
ライン１５が該配線ラインのライン幅Ｗ、よりも大きな
幅Ｗ８を有するように形成されている。

また、第２の配線層においても同様に、各配線ライン間
にアルミニウム層からなる第２のアースライン１６が、
該配線ラインのライン幅ＷΩよりも大ぎな幅Ｗ８をなす
ように配設されており、各アースラインは共通接続され
て、接地されている。

〈第３図のＡ−Ａ断面が第２図のＬに相当するものであ
る。）そして、全体回路としては第１図に等価回路を示す如く
、光電変換部（センサ部）としてｎＮ個のフォトダイオ
ード（ＰＤ　　　−ＰＤ　　　）と、１、Ｉ　　　　Ｎ
、ｎこれらのフォトダイオードに夫々接続された駆動用の薄
膜トランジスタ（Ｔ　　　−、Ｔ　　　＞と、ブ１、Ｉ
　　　Ｎ、ｎロック内の各ビットの信号ラインに接続されたアンプ（
Ａ１〜Ａｎ）と、スイッチングを行なうためのスイッチ
ング用ＩＣ（ＳＷ１〜５Ｗｎ）およびリセットスイッチ
（Ｒ８１・・・Ｒ８ｏ）とから構成されている。

ここで、フォトダイオードに並列接続された容量すなわ
ちセンサ容量に蓄えられた信号電荷は、第４図に示すタ
イミングチャートのゲートパルス（φ６１・・・φ。。

）により該当するブロックの薄膜１−ランジスタ（Ｔ　
　　−Ｔ　　　）がＯＮとなり、配ｍ、１　　　ｍ、ｎ線容量Ｃ１〜ｃｏに一担蓄えられる。例えば、ゲートパ
ルスφ。１により薄膜トランジスタＴ１．１〜Ｔ　　が
ＯＮとなり、配線容量Ｃ１〜Ｃｎに信号１、ｎ電荷が蓄えられることになる。

続いて、スイッチングパルス（φ　　・・・φ　　）Ｓ
、１　　　Ｓ、ｎにより各ビットのスイッチング（ＳＷｌ・・・５Ｗｏ）
を行なうことによって、途中のアンプ（Ａ１〜Ａｏ）で
増幅された信号が逐次出力される。（■ｏｕｔ）そして、信号出力後、リセットパルス（φＲ１〜φ、。

）により、リセットスイッチ（Ｒ８１〜Ｒ８゜）が働き
、各信号ラインはアース電位にリセットされる。

このように、本発明実施例の密着型イメージセンサによ
れば、従来、Ｎｎ個必要であったスイッチング素子がｎ
個あればよく、従って、コストが大幅に低減される。

また、このようにして信号読み出しを行なった場合の出
力信号は、第５図へに示す如く、均一となっている。比
較のために、同一の構成で、アースラインを設けない従
来例の密着型イメージセンサの出力信号を第５図Ｂに示
す。これらの比較からも、本発明により、出力信号のば
らつきが大幅に改善されていることがわかる。

なお、実施例では、一方の端部にセンサ部を配し、薄膜
トランジスタおよびマトリクス配線部をセンサ部に対し
て一方の側に配設するようにしたが、センサ部を中央に
配置し、薄膜トランジスタおよびマトリクス配線部を１
ブロツク毎に交互となるように両側に配置し、あるブロ
ックの信号を読み出している時に次に出力するブロック
のゲートをＯＮにし、信号ラインの信号を取り出すこと
により、出力信号を連続して得られるようにすることも
可能である。

また、マトリクス配線部の構造についても、実施例の如
く、アースラインのライン幅を大きくする他、第６図に
示すようにアースラインはマトリクスでのコンタクトを
とらず、各アースラインは格子状に形成し、例えば第２
のアースライン１６は、下端の水平ラインで接続し、ア
ース接地するようにしてもよい。この槙成では、アース
ラインと信号ライン間の容量の総和が信号ライン間の容
量の総和の約２倍となっている。

更に、アースシールドを施す方法としては実施例に示し
たような平面的な方法の他、層間絶縁膜を介して交差す
る第１および第２の配線層の配線ライン間に絶縁膜を介
してアースシートを設けたり、第１の配線層の各配線ラ
インの下あるいは、第２の配線層の各配線ラインの上に
絶縁膜を介してアースシートを設ける等、立体的な方法
をとるようにしてもよい。

［発明の効果］以上説明してきたように、本発明によれば、原！Ｉ読み
取り装置の各ビットにスイッチング用の薄膜トランジス
タを接続すると共に、全ビットを複数のブロックに分割
してマトリクス配線を施し、ブロック駆動を行なうよう
にし、ブロック毎に薄膜トランジスタをＯＮにし、信号
電荷を一担、配線ラインの容量に転送した後、各ビット
の読み出しを行なうようにしているため、ブロック毎に
１つのスイッチング用ＩＣ（１ブロツクのビット線の数
に相当する分のスイッチング素子を含む）を用いればよ
く、スイッチング用ＩＣの数を大幅に低減させることが
できるため、コストの低廉化をはかることができる。

また、各信号ライン間にアースシールドを施すことによ
り信号ライン間の容量カップリングによる出力信号の不
均一性をなくすことができる。

【図面の簡単な説明】

第１図は、本発明実施例の密着型イメージセンサの等細
口路を示す図、第２図は、同密着型イメージセンサの断
面構造図、第３図は、同密着型イメージセンサのマトリ
クス配線部の要部平面図、第４図は、同密着型イメージ
センサのタイミングチャート、第５図は、本発明実施例
の密着型イメージセンサ（Ａ）と従来例の密着型イメー
ジセンサ（Ｂ）との出力信号の比較図、第６図は、本発
明の変形例を示す図である。１・・・ガラス基板、２・・・下部電極、３・・・光導
電体層、４・・・上部電極、５・・・ゲート電極、６・
・・ゲート絶縁膜、７・・・半導体活性層、８・・・オ
ーミックコンタクト層、９・・・ソース電極、１０・・
・ドレイン電極、１１・・・第１の配線層、１２・・・
第２の配線層、１３・・・第１の絶縁膜、１４・・・第
２の絶縁膜、１５・・・第１のアースライン、１６・・
・第２のアースライン。大第３図第４図第５図第６図

Claims

【特許請求の範囲】

（１）多数個の光電変換素子と、これに夫々直列接続さ
れた薄膜トランジスタとを具えたマトリクス駆動型の原
稿読み取り装置において、各ビットを所定数のブロックに分割し、ブロック毎に薄
膜トランジスタをオンにして、信号電荷を一担配線ライ
ンの容量に転送した後、各ビットの信号ラインのスイッチングを行なうことによ
り信号の読み出しを行なうようにしたことを特徴とする
原稿読み取り装置。
（２）マトリクス配線部で交差することによる前記信号
ライン間の容量カップリングを除去すべく、信号ライン
間にアースシールドを施すようにしたことを特徴とする
特許請求の範囲第（１）項記載の原稿読み取り装置。
（３）前記アースシールドは、信号ライン間に配設され
たアースラインによつて実現されるようにしたことを特
徴とする特許請求の範囲第（２）項記載の原稿読み取り
装置。
（４）前記アースラインと前記信号ラインとの間に形成
される容量が前記信号ライン間の容量よりも大きくなる
ようにしたことを特徴とする特許請求の範囲第（３）項
記載の原稿読み取り装置。
（５）前記アースラインの線幅は前記信号ラインの線幅
よりも大であることを特徴とする特許請求の範囲第（４
）項記載の原稿読み取り装置。
（６）アースラインを格子状の配線にし、前記信号ライ
ンと該アースラインの交差数が信号ライン同志の交差数
よりも大であるようにしたことを特徴とする特許請求の
範囲第（４）項記載の原稿読み取り装置。
（７）マトリクス配線部において層間絶縁膜を介して交
差する信号ライン間に、絶縁膜を介してアースシートを
設けるようにしたことを特徴とする特許請求の範囲第（
２）項記載の原稿読み取り装置。
（８）前記信号ラインのうち下層に位置するものの下に
絶縁膜を介してアースシートを設けるようにしたことを
特徴とする特許請求の範囲第（１）項記載の原稿読み取
り装置。
（９）前記信号ラインのうち上層に位置するものの上に
絶縁膜を介してアースシートを設けるようにしたことを
特徴とする特許請求の範囲第（１）項記載の原稿読み取
り装置。