JP2903765B2 - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JP2903765B2 JP2903765B2 JP3119574A JP11957491A JP2903765B2 JP 2903765 B2 JP2903765 B2 JP 2903765B2 JP 3119574 A JP3119574 A JP 3119574A JP 11957491 A JP11957491 A JP 11957491A JP 2903765 B2 JP2903765 B2 JP 2903765B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- voltage
- metal layer
- cgd
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ファクシミリやスキャ
ナ等に用いられるイメージセンサに係り、特に各受光素
子に接続されたスイッチング素子を制御する制御電圧が
出力信号へ干渉するのを除去することができるイメージ
センサに関する。
ナ等に用いられるイメージセンサに係り、特に各受光素
子に接続されたスイッチング素子を制御する制御電圧が
出力信号へ干渉するのを除去することができるイメージ
センサに関する。
【０００２】
【従来の技術】従来、ファクシミリ等には、例えば原稿
等の画像情報を１対１に投影して電気信号に変換する密
着型イメージセンサが使用されている。そして、投影し
た画像を多数の画素（受光素子）に分割し、各受光素子
で発生した電荷を薄膜トランジスタ（ＴＦＴ）から成る
スイッチング素子を使って特定のブロック単位で配線容
量に一時蓄積して、駆動用ＩＣにより電気信号として数
百ＫＨｚから数ＭＨｚまでの速度で時系列的に順次読み
出すＴＦＴ駆動型イメージセンサが提案されている。
等の画像情報を１対１に投影して電気信号に変換する密
着型イメージセンサが使用されている。そして、投影し
た画像を多数の画素（受光素子）に分割し、各受光素子
で発生した電荷を薄膜トランジスタ（ＴＦＴ）から成る
スイッチング素子を使って特定のブロック単位で配線容
量に一時蓄積して、駆動用ＩＣにより電気信号として数
百ＫＨｚから数ＭＨｚまでの速度で時系列的に順次読み
出すＴＦＴ駆動型イメージセンサが提案されている。
【０００３】このＴＦＴ駆動型イメージセンサは、ＴＦ
Ｔのスイッチング素子の動作により単一の駆動用ＩＣで
読み取りが可能となるので、イメージセンサを駆動する
駆動用ＩＣの個数を少なくするものである。
Ｔのスイッチング素子の動作により単一の駆動用ＩＣで
読み取りが可能となるので、イメージセンサを駆動する
駆動用ＩＣの個数を少なくするものである。
【０００４】ＴＦＴ駆動型イメージセンサは、例えば、
その等価回路図を図３に示すように、複数の受光素子Ｐ
k,n を一列にライン状に配置して原稿幅とほぼ同じ長さ
とした受光素子アレイ１１と、前記各受光素子Ｐk,n に
１：１に対応する複数個のスイッチング素子Ｔk,n から
成る電荷転送部１２と、マトリックス状の多層配線１３
とから構成されている。
その等価回路図を図３に示すように、複数の受光素子Ｐ
k,n を一列にライン状に配置して原稿幅とほぼ同じ長さ
とした受光素子アレイ１１と、前記各受光素子Ｐk,n に
１：１に対応する複数個のスイッチング素子Ｔk,n から
成る電荷転送部１２と、マトリックス状の多層配線１３
とから構成されている。
【０００５】前記受光素子アレイ１１は、Ｋ個のブロッ
クの受光素子群に分割され、一つの受光素子群を形成す
るｎ個の受光素子Ｐk,n は、フォトダイオードＰＤと寄
生容量Ｃp により等価的に表すことができる。各受光素
子Ｐk,n は各スイッチング素子Ｔk,n のドレイン電極に
それぞれ接続され、そして、スイッチング素子Ｔk,nの
ソース電極は、マトリックス状に接続された多層配線１
３を介して受光素子群毎にｎ本の共通信号線１４にそれ
ぞれ接続され、更に共通信号線１４は駆動用ＩＣ１５に
接続されている。更に、各スイッチング素子Ｔk,n のゲ
−ト電極には、ブロック毎に導通するようにＴＦＴ制御
回路１６が接続されている。
クの受光素子群に分割され、一つの受光素子群を形成す
るｎ個の受光素子Ｐk,n は、フォトダイオードＰＤと寄
生容量Ｃp により等価的に表すことができる。各受光素
子Ｐk,n は各スイッチング素子Ｔk,n のドレイン電極に
それぞれ接続され、そして、スイッチング素子Ｔk,nの
ソース電極は、マトリックス状に接続された多層配線１
３を介して受光素子群毎にｎ本の共通信号線１４にそれ
ぞれ接続され、更に共通信号線１４は駆動用ＩＣ１５に
接続されている。更に、各スイッチング素子Ｔk,n のゲ
−ト電極には、ブロック毎に導通するようにＴＦＴ制御
回路１６が接続されている。
【０００６】以下に、イメージセンサの動作について図
３及び図４の従来の１ビットの等価回路図を使って説明
する。各受光素子Ｐk,n で発生する光電荷は一定時間受
光素子Ｐk,n の寄生容量Ｃp とスイッチング素子Ｔk,n
のドレイン・ゲ−ト間のオーバーラップ容量ＣGDに蓄積
された後、スイッチング素子Ｔk,n を電荷転送用のスイ
ッチとして用いてブロック毎に順次多層配線１３の配線
容量ＣL とスイッチング素子Ｔk,n のソース・ゲ−ト間
のオーバーラップ容量ＣCSとに再配分される。
３及び図４の従来の１ビットの等価回路図を使って説明
する。各受光素子Ｐk,n で発生する光電荷は一定時間受
光素子Ｐk,n の寄生容量Ｃp とスイッチング素子Ｔk,n
のドレイン・ゲ−ト間のオーバーラップ容量ＣGDに蓄積
された後、スイッチング素子Ｔk,n を電荷転送用のスイ
ッチとして用いてブロック毎に順次多層配線１３の配線
容量ＣL とスイッチング素子Ｔk,n のソース・ゲ−ト間
のオーバーラップ容量ＣCSとに再配分される。
【０００７】すなわち、ＴＦＴ制御回路１６から制御線
Ｇ１を経由して伝達されたゲートパルスφG1が、第１の
ブロックのスイッチング素子Ｔ1,1 〜Ｔ1,n をオンに
し、第１のブロックの各受光素子Ｐk,n で発生した電荷
が各配線容量ＣL (L=1〜n)に転送蓄積される。
Ｇ１を経由して伝達されたゲートパルスφG1が、第１の
ブロックのスイッチング素子Ｔ1,1 〜Ｔ1,n をオンに
し、第１のブロックの各受光素子Ｐk,n で発生した電荷
が各配線容量ＣL (L=1〜n)に転送蓄積される。
【０００８】そして、各配線容量ＣL に蓄積された電荷
により各共通信号線１４の電位が変化し、この電圧値を
駆動用ＩＣ１５内のアナログスイッチＳＷi (i=1〜n)を
順次オンにして時系列的に出力線（ＣＯＭ）１７に抽出
するするものである。
により各共通信号線１４の電位が変化し、この電圧値を
駆動用ＩＣ１５内のアナログスイッチＳＷi (i=1〜n)を
順次オンにして時系列的に出力線（ＣＯＭ）１７に抽出
するするものである。
【０００９】そして、ゲートパルスφG2〜φGKにより第
２〜第Ｋのブロックのスイッチング素子Ｔ2,1 〜Ｔ2,n
からＴk,1 〜Ｔk,n までがそれぞれオンすることにより
ブロック毎に受光素子側の電荷が転送される。すなわ
ち、スイッチング素子Ｔk,n は制御線Ｇ1 〜Ｇk により
オン・オフ制御されるが、各ブロック毎にｎ個のスイッ
チング素子が同時に制御されることにより、ｎ個の受光
素子を並列に駆動用ＩＣ１５に導くことができる。
２〜第Ｋのブロックのスイッチング素子Ｔ2,1 〜Ｔ2,n
からＴk,1 〜Ｔk,n までがそれぞれオンすることにより
ブロック毎に受光素子側の電荷が転送される。すなわ
ち、スイッチング素子Ｔk,n は制御線Ｇ1 〜Ｇk により
オン・オフ制御されるが、各ブロック毎にｎ個のスイッ
チング素子が同時に制御されることにより、ｎ個の受光
素子を並列に駆動用ＩＣ１５に導くことができる。
【００１０】そして、転送された電荷によって変化した
共通信号線１４の電位をブロック毎に順次読み出すこと
により、原稿の主走査方向の１ラインの画像信号を得、
ローラ等の原稿送り手段（図示せず）により原稿を移動
させ、前記動作を繰り返して原稿全体の画像信号を得る
ものである（特開昭６３−９３５８号公報参照）。尚、
スイッチングＲＳは、各配線容量ＣL の残留電荷を除去
してリセットを行うためのものである。
共通信号線１４の電位をブロック毎に順次読み出すこと
により、原稿の主走査方向の１ラインの画像信号を得、
ローラ等の原稿送り手段（図示せず）により原稿を移動
させ、前記動作を繰り返して原稿全体の画像信号を得る
ものである（特開昭６３−９３５８号公報参照）。尚、
スイッチングＲＳは、各配線容量ＣL の残留電荷を除去
してリセットを行うためのものである。
【００１１】
【発明が解決しようとする課題】しかしながら、上記従
来のイメージセンサでは、スイッチング素子のオン・オ
フ制御は、ＴＦＴ制御回路１６から各制御線ＧK に印加
する電圧ＶG を高低の２段階に切り替えて行うもので、
図４に示すように、印加電圧ＶG の変化はスイッチング
素子Ｔと出力線１７へ接続する信号線側との結合容量Ｃ
GSの値により配線容量ＣL に影響を与えることになる。
すなわち、電圧ＶG のオン・オフ時の電位差をΔＶG と
すると、配線容量ＣL が受ける電位変化は（ＣGS×ΔＶ
G ）／（ＣL ×ＣGS）となり、配線容量ＣL の値が十分
大きい場合は無視できるが、配線容量ＣL の値が小さく
なると配線容量ＣL の電位変化が大きくなって、つま
り、図４における信号線側の電位ＶL が上昇し、結果的
には信号線に生じるオフセット電位を増大させることと
なり、駆動用ＩＣ１５での信号の読み取りが複雑とな
り、また出力された信号の処理についても複雑となると
いう問題点があった。
来のイメージセンサでは、スイッチング素子のオン・オ
フ制御は、ＴＦＴ制御回路１６から各制御線ＧK に印加
する電圧ＶG を高低の２段階に切り替えて行うもので、
図４に示すように、印加電圧ＶG の変化はスイッチング
素子Ｔと出力線１７へ接続する信号線側との結合容量Ｃ
GSの値により配線容量ＣL に影響を与えることになる。
すなわち、電圧ＶG のオン・オフ時の電位差をΔＶG と
すると、配線容量ＣL が受ける電位変化は（ＣGS×ΔＶ
G ）／（ＣL ×ＣGS）となり、配線容量ＣL の値が十分
大きい場合は無視できるが、配線容量ＣL の値が小さく
なると配線容量ＣL の電位変化が大きくなって、つま
り、図４における信号線側の電位ＶL が上昇し、結果的
には信号線に生じるオフセット電位を増大させることと
なり、駆動用ＩＣ１５での信号の読み取りが複雑とな
り、また出力された信号の処理についても複雑となると
いう問題点があった。
【００１２】更に、フォトダイオード側の電位ＶP に関
しても電位差ΔＶG に対して（ＣGD×ＶG ）／（ＣP ＋
ＣGD）なる電位変化が生じ、この電位ＶP の電位変化が
大きいと、電圧ＶG をオフにした時にＶP がＶG のオフ
電圧ＶGOFFよりも低くなり、実効的なドレイン電極とゲ
−ト電極の間の電圧ＶGDが薄膜トランジスタ（ＴＦＴ）
のしきい値電圧よりも高くなり、結果的に再びＴＦＴが
オン状態になり、電荷がソース電極側からドレイン電極
側に再転送（逆流）される可能性がある（これをリバー
ストランスファと呼んでいる）という問題点があった。
しても電位差ΔＶG に対して（ＣGD×ＶG ）／（ＣP ＋
ＣGD）なる電位変化が生じ、この電位ＶP の電位変化が
大きいと、電圧ＶG をオフにした時にＶP がＶG のオフ
電圧ＶGOFFよりも低くなり、実効的なドレイン電極とゲ
−ト電極の間の電圧ＶGDが薄膜トランジスタ（ＴＦＴ）
のしきい値電圧よりも高くなり、結果的に再びＴＦＴが
オン状態になり、電荷がソース電極側からドレイン電極
側に再転送（逆流）される可能性がある（これをリバー
ストランスファと呼んでいる）という問題点があった。
【００１３】特に、高解像度を図るために、フォトダイ
オードの受光面積を小さくすると、フォトダイオードの
容量ＣP は小さくなるが、スイッチング素子の大きさは
あまり変わらないので、スイッチング素子のゲ−ト電極
とドレイン電極の間のオーバラップ容量ＣGDは小さくな
らず、リバーストランスファが起こりやすい状態とな
り、この対応策としてフォトダイオードに付加容量を設
けることも考えられるが、フォトダイオード側のデバイ
スの大きさが副走査方向に大きくなってしまうとの問題
点があった。
オードの受光面積を小さくすると、フォトダイオードの
容量ＣP は小さくなるが、スイッチング素子の大きさは
あまり変わらないので、スイッチング素子のゲ−ト電極
とドレイン電極の間のオーバラップ容量ＣGDは小さくな
らず、リバーストランスファが起こりやすい状態とな
り、この対応策としてフォトダイオードに付加容量を設
けることも考えられるが、フォトダイオード側のデバイ
スの大きさが副走査方向に大きくなってしまうとの問題
点があった。
【００１４】本発明は上記実情に鑑みて為されたもの
で、スイッチング素子を制御する制御電圧の変化が信号
線及びフォトダイオード側の電位に与えるカップリング
電圧を消滅させることができ、更にＳ／Ｎ比を向上させ
ることができるイメージセンサを提供することを目的と
する。
で、スイッチング素子を制御する制御電圧の変化が信号
線及びフォトダイオード側の電位に与えるカップリング
電圧を消滅させることができ、更にＳ／Ｎ比を向上させ
ることができるイメージセンサを提供することを目的と
する。
【００１５】
【課題を解決するための手段】上記目的を達成するため
本発明は、ゲート電極と、ソース電極と、ドレイン電極
と、前記ゲート電極上部に形成される遮光用金属層とを
具備し、前記ゲート電極へ制御電圧を印加することで受
光素子で発生した電荷を転送するスイッチング素子を有
するイメージセンサにおいて、次の構成を含むことを特
徴としている。前記遮光用金属層は、前記ゲート電極に
印加される前記制御電圧と逆位相となる電圧が印加する
よう構成している。
本発明は、ゲート電極と、ソース電極と、ドレイン電極
と、前記ゲート電極上部に形成される遮光用金属層とを
具備し、前記ゲート電極へ制御電圧を印加することで受
光素子で発生した電荷を転送するスイッチング素子を有
するイメージセンサにおいて、次の構成を含むことを特
徴としている。前記遮光用金属層は、前記ゲート電極に
印加される前記制御電圧と逆位相となる電圧が印加する
よう構成している。
【００１６】
【作用】本発明によれば、受光素子で発生した電荷を転
送するスイッチング素子の遮光用金属層にゲート電極に
印加される制御電圧と逆位相となる電圧を印加するイメ
ージセンサとしているので、ゲート電極に与えられる制
御電圧によって発生する信号線及びフォトダイオード側
のカップリング電圧を、遮光用金属層に逆位相の電圧を
与えることによって相殺して除去することができる。
送するスイッチング素子の遮光用金属層にゲート電極に
印加される制御電圧と逆位相となる電圧を印加するイメ
ージセンサとしているので、ゲート電極に与えられる制
御電圧によって発生する信号線及びフォトダイオード側
のカップリング電圧を、遮光用金属層に逆位相の電圧を
与えることによって相殺して除去することができる。
【００１７】
【実施例】本発明の一実施例について図面を参照しなが
ら説明する。本実施例のイメージセンサは、６４個の受
光素子を１ブロックとし、このブロックを４０個配列し
て成る受光素子アレイと、各受光素子にそれぞれ接続
し、電荷転送部として機能するスイッチング素子と、共
通信号線と、当該共通信号線とスイッチング素子とをマ
トリクス状に接続する多層配線と、共通信号線の電位を
出力線に時系列的に抽出するよう駆動する駆動用ＩＣと
から構成されている。
ら説明する。本実施例のイメージセンサは、６４個の受
光素子を１ブロックとし、このブロックを４０個配列し
て成る受光素子アレイと、各受光素子にそれぞれ接続
し、電荷転送部として機能するスイッチング素子と、共
通信号線と、当該共通信号線とスイッチング素子とをマ
トリクス状に接続する多層配線と、共通信号線の電位を
出力線に時系列的に抽出するよう駆動する駆動用ＩＣと
から構成されている。
【００１８】各受光素子は、アモルファスシリコン（ａ
−Ｓｉ）の光導電層をクロム（Ｃｒ）等の金属電極と酸
化インジウム・スズ（ＩＴＯ）等の透明電極とで挟んだ
薄膜サンドイッチ構造となっている。また、本実施例に
おける受光素子がｐｉｎ型であっても構わない。
−Ｓｉ）の光導電層をクロム（Ｃｒ）等の金属電極と酸
化インジウム・スズ（ＩＴＯ）等の透明電極とで挟んだ
薄膜サンドイッチ構造となっている。また、本実施例に
おける受光素子がｐｉｎ型であっても構わない。
【００１９】また、図１は、本発明の一実施例に係るス
イッチング素子の薄膜トランジスタの断面説明図であ
る。以下、薄膜トランジスタの具体的構成について説明
する。
イッチング素子の薄膜トランジスタの断面説明図であ
る。以下、薄膜トランジスタの具体的構成について説明
する。
【００２０】本実施例の薄膜トランジスタは、図１に示
すように、ガラス等の基板１上にクロム（Ｃｒ）又はタ
ンタル（Ｔａ）等で形成されたゲ−ト電極２と、該ゲ−
ト電極２を被覆するシリコン窒化膜（ＳｉＮx ）のゲ−
ト絶縁膜３と、該ゲ−ト絶縁膜３上に被着されたイント
リンシックアモルファスシリコン（ｉ−ａ−Ｓｉ）の半
導体層４と、上記ゲ−ト電極２の上部に設けられた半導
体層４を保護するためのＳｉＮx のチャネル保護膜５
と、上記半導体層４上に設けられた高濃度の不純物が混
入されたｎ+ アモルファスシリコン（ｎ+ ａ−Ｓｉ）の
オ−ミックコンタクト層６と、該オ−ミックコンタクト
層６上に拡散防止のために設けられたクロム（Ｃｒ）の
拡散防止層７と、拡散防止層７上に設けられたアルミニ
ウム（Ａｌ）の配線用金属層９と、チャネル保護膜５上
に被覆されたポリイミド等による層間絶縁層８と、該層
間絶縁膜８上にゲ−ト電極２に対向するように設けられ
たアルミニウム（Ａｌ）の遮光用金属層１０により構成
される逆スタガ型のトランジスタである。
すように、ガラス等の基板１上にクロム（Ｃｒ）又はタ
ンタル（Ｔａ）等で形成されたゲ−ト電極２と、該ゲ−
ト電極２を被覆するシリコン窒化膜（ＳｉＮx ）のゲ−
ト絶縁膜３と、該ゲ−ト絶縁膜３上に被着されたイント
リンシックアモルファスシリコン（ｉ−ａ−Ｓｉ）の半
導体層４と、上記ゲ−ト電極２の上部に設けられた半導
体層４を保護するためのＳｉＮx のチャネル保護膜５
と、上記半導体層４上に設けられた高濃度の不純物が混
入されたｎ+ アモルファスシリコン（ｎ+ ａ−Ｓｉ）の
オ−ミックコンタクト層６と、該オ−ミックコンタクト
層６上に拡散防止のために設けられたクロム（Ｃｒ）の
拡散防止層７と、拡散防止層７上に設けられたアルミニ
ウム（Ａｌ）の配線用金属層９と、チャネル保護膜５上
に被覆されたポリイミド等による層間絶縁層８と、該層
間絶縁膜８上にゲ−ト電極２に対向するように設けられ
たアルミニウム（Ａｌ）の遮光用金属層１０により構成
される逆スタガ型のトランジスタである。
【００２１】そして、上記チャネル保護膜５で分割形成
されたオ−ミックコンタクト層６ａと６ｂ、拡散防止層
７ａと７ｂ、配線用金属層９ａと９ｂがそれぞれソース
電極２１、ドレイン電極２２を構成している。また、ゲ
ート電極２には薄膜トランジスタのオン・オフを制御す
る制御電圧（ゲートパルス）が与えられるよう制御線
（ゲート線）が接続され、遮光用金属層１０にはゲート
電極２に与えられるパルスとは逆位相の電圧（パルス）
が印加されるよう別の制御線に接続されている。
されたオ−ミックコンタクト層６ａと６ｂ、拡散防止層
７ａと７ｂ、配線用金属層９ａと９ｂがそれぞれソース
電極２１、ドレイン電極２２を構成している。また、ゲ
ート電極２には薄膜トランジスタのオン・オフを制御す
る制御電圧（ゲートパルス）が与えられるよう制御線
（ゲート線）が接続され、遮光用金属層１０にはゲート
電極２に与えられるパルスとは逆位相の電圧（パルス）
が印加されるよう別の制御線に接続されている。
【００２２】次に、上記本実施例の薄膜トランジスタの
製造方法を以下に説明する。ガラス等の基板１上にＣｒ
を５００オングストローム程度の厚さに蒸着し、フォト
リソプロセスを経てゲ−ト電極２のパターンを形成す
る。プラズマＣＶＤ法により、ＳｉＨ4 、ＮＨ3 とを用
いてゲ−ト絶縁膜３としてシリコン窒化膜（ＳｉＮx ）
を約３０００オングストローム程度、ＳｉＨ4 を用いた
プラズマＣＶＤ法により半導体層４であるｉ−ａ−Ｓｉ
を２５０℃〜３００℃の温度で約５００オングストロー
ム程度、ＳｉＨ4 とＮＨ3 を用いてチャネル保護膜５と
してＳｉＮx を２００℃〜２７０℃で１５００オングス
トローム程度の厚さで連続的に堆積する。
製造方法を以下に説明する。ガラス等の基板１上にＣｒ
を５００オングストローム程度の厚さに蒸着し、フォト
リソプロセスを経てゲ−ト電極２のパターンを形成す
る。プラズマＣＶＤ法により、ＳｉＨ4 、ＮＨ3 とを用
いてゲ−ト絶縁膜３としてシリコン窒化膜（ＳｉＮx ）
を約３０００オングストローム程度、ＳｉＨ4 を用いた
プラズマＣＶＤ法により半導体層４であるｉ−ａ−Ｓｉ
を２５０℃〜３００℃の温度で約５００オングストロー
ム程度、ＳｉＨ4 とＮＨ3 を用いてチャネル保護膜５と
してＳｉＮx を２００℃〜２７０℃で１５００オングス
トローム程度の厚さで連続的に堆積する。
【００２３】次に、フォトリソグラフィープロセスを経
てチャネル保護膜５のレジストパターンを形成し、ＨＦ
とＮＨ4 Ｆの混合液でエッチングを行い、チャネル保護
膜５のパターンを形成する。レジスト剥離後、別のフォ
トリソグラフィープロセスを経て半導体層４のパターン
を形成する。
てチャネル保護膜５のレジストパターンを形成し、ＨＦ
とＮＨ4 Ｆの混合液でエッチングを行い、チャネル保護
膜５のパターンを形成する。レジスト剥離後、別のフォ
トリソグラフィープロセスを経て半導体層４のパターン
を形成する。
【００２４】脱脂・洗浄工程を経て、プラズマＣＶＤ法
によりＰＨ2 とＳｉＨ4 を用いてオ−ミックコンタクト
層６であるｎ+ アモルファスシリコン（ｎ+ ａ−Ｓｉ）
を１０００オングストローム程度の厚さに堆積する。続
いて拡散防止層７となるＣｒを１５００オングストロー
ム程度の厚さに蒸着する。フォトリソプロセスを経てを
パターニングして、引き続き、フッ酸と硝酸とリン酸の
混合溶液を使用したエッチングでｎ+ ａ−Ｓｉをパター
ニングして、ソース電極２１、ドレイン電極２２のパタ
ーンを形成する。
によりＰＨ2 とＳｉＨ4 を用いてオ−ミックコンタクト
層６であるｎ+ アモルファスシリコン（ｎ+ ａ−Ｓｉ）
を１０００オングストローム程度の厚さに堆積する。続
いて拡散防止層７となるＣｒを１５００オングストロー
ム程度の厚さに蒸着する。フォトリソプロセスを経てを
パターニングして、引き続き、フッ酸と硝酸とリン酸の
混合溶液を使用したエッチングでｎ+ ａ−Ｓｉをパター
ニングして、ソース電極２１、ドレイン電極２２のパタ
ーンを形成する。
【００２５】その後、ポリイミドを約１．１μｍ程度の
厚さに堆積する。フォトリソプロセスを経てエッチング
して層間絶縁膜８のパターンを形成する。ここで、ポリ
イミドの代わりにＳｉＮx ，ＳｉＯ2 であっても問題は
ない。むしろ、膜厚を薄く形成できるので、遮光用金属
層１０とソース電極２１及びドレイン電極２２との間で
形成される容量ＧGS' ，ＧGD' を大きくするのに有効で
ある。
厚さに堆積する。フォトリソプロセスを経てエッチング
して層間絶縁膜８のパターンを形成する。ここで、ポリ
イミドの代わりにＳｉＮx ，ＳｉＯ2 であっても問題は
ない。むしろ、膜厚を薄く形成できるので、遮光用金属
層１０とソース電極２１及びドレイン電極２２との間で
形成される容量ＧGS' ，ＧGD' を大きくするのに有効で
ある。
【００２６】レジスト剥離後、その上部にスパッタ法で
アルミニウム（Ａｌ）を約１μｍ程度の厚さで蒸着し、
フォトリソプロセスを経て、フッ酸と硝酸とリン酸と水
の混合溶液を使用してＡｌをエッチングして配線用金属
層９及び遮光用金属層１０のパターンを形成する。この
ようにして、本実施例の薄膜トランジスタが製造され
る。
アルミニウム（Ａｌ）を約１μｍ程度の厚さで蒸着し、
フォトリソプロセスを経て、フッ酸と硝酸とリン酸と水
の混合溶液を使用してＡｌをエッチングして配線用金属
層９及び遮光用金属層１０のパターンを形成する。この
ようにして、本実施例の薄膜トランジスタが製造され
る。
【００２７】そして、本実施例のイメージセンサは、前
記ＴＦＴの遮光用金属層１０とソース電極２１及びドレ
イン電極２２で容量が形成され、ゲ−ト電極２に接続す
るゲ−ト線に印加される電圧（制御電圧）に対して、逆
位相となる電圧（逆位相電圧）を遮光用金属層１０に印
加する構成となっている。
記ＴＦＴの遮光用金属層１０とソース電極２１及びドレ
イン電極２２で容量が形成され、ゲ−ト電極２に接続す
るゲ−ト線に印加される電圧（制御電圧）に対して、逆
位相となる電圧（逆位相電圧）を遮光用金属層１０に印
加する構成となっている。
【００２８】即ち、上記イメージセンサの１ビットの等
価回路図を図２に示すように、ゲ−ト電極Ｇとソース電
極Ｓ及びドレイン電極Ｇ間に生じるオーバラップ容量Ｃ
GS、ＣGDに対して並列に接続される容量ＣGS′、ＣGD′
を設けている。図２において、容量ＣGS′＝ＣGS1'（遮
光用金属層１０と拡散防止層７ａとの結合容量）＋ＣGS
2'（遮光用金属層１０と配線用金属層９ａとの結合容
量）、容量ＣGD′＝ＣGD1'（遮光用金属層１０と拡散防
止層７ｂとの結合容量）＋ＣGD2'（遮光用金属層１０と
配線用金属層９ｂとの結合容量）の関係になっており、
つまり、この容量ＣGS′、ＣGD′は、遮光用金属層１０
とソース電極２１及びドレイン電極２２で容量を形成す
るものである。この容量ＣGS′、ＣGD′は、スイッチン
グ素子Ｔの制御線（ゲ−ト信号線ＧK ）に印加される制
御電圧ＶG に対して逆位相となる逆位相電圧ＶG ′が印
加されるものである。
価回路図を図２に示すように、ゲ−ト電極Ｇとソース電
極Ｓ及びドレイン電極Ｇ間に生じるオーバラップ容量Ｃ
GS、ＣGDに対して並列に接続される容量ＣGS′、ＣGD′
を設けている。図２において、容量ＣGS′＝ＣGS1'（遮
光用金属層１０と拡散防止層７ａとの結合容量）＋ＣGS
2'（遮光用金属層１０と配線用金属層９ａとの結合容
量）、容量ＣGD′＝ＣGD1'（遮光用金属層１０と拡散防
止層７ｂとの結合容量）＋ＣGD2'（遮光用金属層１０と
配線用金属層９ｂとの結合容量）の関係になっており、
つまり、この容量ＣGS′、ＣGD′は、遮光用金属層１０
とソース電極２１及びドレイン電極２２で容量を形成す
るものである。この容量ＣGS′、ＣGD′は、スイッチン
グ素子Ｔの制御線（ゲ−ト信号線ＧK ）に印加される制
御電圧ＶG に対して逆位相となる逆位相電圧ＶG ′が印
加されるものである。
【００２９】また、制御電圧によるゲート電極２のオン
・オフの電位差をΔＶG 、逆位相電圧ＶG ′による遮光
用金属層１０のオン・オフの電位差をΔＶG ′とした場
合、前記結合容量ＣGS′、ＣGD′は次式（１）（２）を
満たすように設定されている。 ＣGS×ΔＶG /(ＣL+ＣGS）＝ＣGS′×ΔＶG'/(ＣL+ＣGS') (1) ＣGD×ΔＶG /(ＣP+ＣGD）＝ＣGD′×ΔＶG'/(ＣP+ＣGD') (2)
・オフの電位差をΔＶG 、逆位相電圧ＶG ′による遮光
用金属層１０のオン・オフの電位差をΔＶG ′とした場
合、前記結合容量ＣGS′、ＣGD′は次式（１）（２）を
満たすように設定されている。 ＣGS×ΔＶG /(ＣL+ＣGS）＝ＣGS′×ΔＶG'/(ＣL+ＣGS') (1) ＣGD×ΔＶG /(ＣP+ＣGD）＝ＣGD′×ΔＶG'/(ＣP+ＣGD') (2)
【００３０】即ち、配線容量ＣL が受ける電位変化（Ｃ
GS×ΔＶG ）／（ＣL ＋ＣGS）及びフォトダイオード容
量ＣP が受ける電位変化（ＣGD×ΔＶG ）／（ＣP ＋Ｃ
GD）に対して、遮光用金属層１０とソース電極２１及び
ドレイン電極２２との間で形成される容量ＣGS′、容量
ＣGD′が式（１）（２）を満足するような値の逆位相電
圧ＶG ′を遮光用金属層１０に印加することにより、制
御電圧ＶG と逆位相電圧ＶG ′の両方によって引き起こ
される電位変化分を相殺させ、スイッチング素子Ｔを制
御する制御電圧ＶG による多層配線１３及び共通信号線
１４に生じる電位変化を除去するものである。
GS×ΔＶG ）／（ＣL ＋ＣGS）及びフォトダイオード容
量ＣP が受ける電位変化（ＣGD×ΔＶG ）／（ＣP ＋Ｃ
GD）に対して、遮光用金属層１０とソース電極２１及び
ドレイン電極２２との間で形成される容量ＣGS′、容量
ＣGD′が式（１）（２）を満足するような値の逆位相電
圧ＶG ′を遮光用金属層１０に印加することにより、制
御電圧ＶG と逆位相電圧ＶG ′の両方によって引き起こ
される電位変化分を相殺させ、スイッチング素子Ｔを制
御する制御電圧ＶG による多層配線１３及び共通信号線
１４に生じる電位変化を除去するものである。
【００３１】本実施例において、スイッチング素子Ｔ
は、ゲ−ト電極２を中心にソース電極２１とドレイン電
極２２とを対称となるように形成しているので、（ゲ−
ト・ドレイン電極間の容量ＣGD）＝（ゲ−ト・ソース電
極間の容量ＣGS）、（遮光用金属層・ドレイン電極間の
容量ＣGD′）＝（遮光用金属層・ソース電極間の容量Ｃ
GS′）の関係を満足している。
は、ゲ−ト電極２を中心にソース電極２１とドレイン電
極２２とを対称となるように形成しているので、（ゲ−
ト・ドレイン電極間の容量ＣGD）＝（ゲ−ト・ソース電
極間の容量ＣGS）、（遮光用金属層・ドレイン電極間の
容量ＣGD′）＝（遮光用金属層・ソース電極間の容量Ｃ
GS′）の関係を満足している。
【００３２】従って、逆位相電圧ＶG ′のオン・オフの
電位差ΔＶG ′を可変とすることが可能な場合には、式
（１）、（２）を満足し、オン・オフの電位差がΔＶG
′となるような逆位相電圧ＶG ′を遮光用金属層１０
に印加すればよいことになる。
電位差ΔＶG ′を可変とすることが可能な場合には、式
（１）、（２）を満足し、オン・オフの電位差がΔＶG
′となるような逆位相電圧ＶG ′を遮光用金属層１０
に印加すればよいことになる。
【００３３】また、制御電圧ＶG と絶対値が等しい逆位
相電圧ＶG ′を遮光用金属層１０に印加する場合には、
容量ＣGS、容量ＣGD、容量ＣGS′、容量ＣGD′がＣGS＝
ＣGS′＝ＣGD＝ＣGD′の関係となるようにスイッチング
素子を形成すればよい。
相電圧ＶG ′を遮光用金属層１０に印加する場合には、
容量ＣGS、容量ＣGD、容量ＣGS′、容量ＣGD′がＣGS＝
ＣGS′＝ＣGD＝ＣGD′の関係となるようにスイッチング
素子を形成すればよい。
【００３４】一般的なスイッチング素子であれば、ゲー
ト幅Ｗ＝１８０μｍ、ゲート長Ｌ＝１５μｍ程度とする
と、容量ＣGS＝容量ＣGD＝０．２〜０．３ｐＦ、容量Ｃ
GS′＝容量ＣGD′＝０．１〜０．２ｐＦ、配線容量ＣL
＝１５０ｐＦとなり、逆位相電圧ＶG ′のオン・オフの
電位差ΔＶG ′は１０〜３０Ｖ印加すればよいことにな
る。
ト幅Ｗ＝１８０μｍ、ゲート長Ｌ＝１５μｍ程度とする
と、容量ＣGS＝容量ＣGD＝０．２〜０．３ｐＦ、容量Ｃ
GS′＝容量ＣGD′＝０．１〜０．２ｐＦ、配線容量ＣL
＝１５０ｐＦとなり、逆位相電圧ＶG ′のオン・オフの
電位差ΔＶG ′は１０〜３０Ｖ印加すればよいことにな
る。
【００３５】また、図１の層間絶縁層８の膜厚をコント
ロールして、容量ＣGS，ＣGS′，ＣGD，ＣGD′がＣGS＝
ＣGS′＝ＣGD＝ＣGD′の関係となるようにすれば、逆位
相電圧ＶG ′のオン・オフの電位差ΔＶG ′は１０Ｖで
よい。
ロールして、容量ＣGS，ＣGS′，ＣGD，ＣGD′がＣGS＝
ＣGS′＝ＣGD＝ＣGD′の関係となるようにすれば、逆位
相電圧ＶG ′のオン・オフの電位差ΔＶG ′は１０Ｖで
よい。
【００３６】本実施例によれば、ゲート・ソース電極間
の容量ＣGS、ゲート・ドレイン電極間の容量ＣGD対して
並列に接続される遮光用金属層・ソース電極間の容量Ｃ
GS′、遮光用金属層・ドレイン電極間の容量ＣGD′を設
け、制御線（ゲート線）に印加される制御電圧ＶG に対
して逆位相となる逆位相電圧ＶG ′を前記容量ＣGS′、
ＣGD′に同じタイミングで印加するようにしているの
で、多層配線１３及び共通信号線１４に生じる制御線か
らのカップリング電圧を除去して信号線側の電圧ＶL の
増大を防ぎ、駆動用ＩＣでの処理を容易にできる効果が
あり、かつ、フォトダイオード側の電圧ＶP も増大させ
ず、フォトダイオード側でのカップリング電圧を除去す
ることができるので、リバーストランスファが発生しな
いようにできる効果がある。
の容量ＣGS、ゲート・ドレイン電極間の容量ＣGD対して
並列に接続される遮光用金属層・ソース電極間の容量Ｃ
GS′、遮光用金属層・ドレイン電極間の容量ＣGD′を設
け、制御線（ゲート線）に印加される制御電圧ＶG に対
して逆位相となる逆位相電圧ＶG ′を前記容量ＣGS′、
ＣGD′に同じタイミングで印加するようにしているの
で、多層配線１３及び共通信号線１４に生じる制御線か
らのカップリング電圧を除去して信号線側の電圧ＶL の
増大を防ぎ、駆動用ＩＣでの処理を容易にできる効果が
あり、かつ、フォトダイオード側の電圧ＶP も増大させ
ず、フォトダイオード側でのカップリング電圧を除去す
ることができるので、リバーストランスファが発生しな
いようにできる効果がある。
【００３７】従って、本実施例の薄膜トランジスタを用
いたイメージセンサによれば、正確な画像信号を共通信
号線１４より読み取ることができ、イメージセンサのＳ
／Ｎ比を向上させることができる効果がある。
いたイメージセンサによれば、正確な画像信号を共通信
号線１４より読み取ることができ、イメージセンサのＳ
／Ｎ比を向上させることができる効果がある。
【００３８】また、本実施例の薄膜トランジスタは、イ
メージセンサのみならず、ＴＦＴをスイッチング素子と
して用いた、例えば、イオノグラフィーのヘッドや液晶
にも同様にフィードスルーをキャンセルする効果が期待
できる。
メージセンサのみならず、ＴＦＴをスイッチング素子と
して用いた、例えば、イオノグラフィーのヘッドや液晶
にも同様にフィードスルーをキャンセルする効果が期待
できる。
【００３９】
【発明の効果】本発明によれば、受光素子で発生した電
荷を転送するスイッチング素子となる薄膜トランジスタ
の遮光用金属層にゲート電極に印加される電圧と逆位相
となる電圧を印加するイメージセンサとしているので、
ゲート電極に与えられる制御電圧によって発生する信号
線及びフォトダイオード側のカップリング電圧を、遮光
用金属層に逆位相の電圧を与えることによって相殺して
除去することができ、正確な画像信号を読み取ることが
できるため、イメージセンサのＳ／Ｎ比を向上させるこ
とができる効果がある。
荷を転送するスイッチング素子となる薄膜トランジスタ
の遮光用金属層にゲート電極に印加される電圧と逆位相
となる電圧を印加するイメージセンサとしているので、
ゲート電極に与えられる制御電圧によって発生する信号
線及びフォトダイオード側のカップリング電圧を、遮光
用金属層に逆位相の電圧を与えることによって相殺して
除去することができ、正確な画像信号を読み取ることが
できるため、イメージセンサのＳ／Ｎ比を向上させるこ
とができる効果がある。
【図１】 本発明の一実施例に係る薄膜トランジスタの
断面図である。
断面図である。
【図２】 本実施例の１画素分の回路構成図である。
【図３】 従来センサの等価回路図である。
【図４】 従来の１画素分の回路構成図である。
１…基板、 ２…ゲ−ト電極、 ３…ゲ−ト絶縁膜、
４…半導体層、 ５…チャネル保護膜、 ６…オ−ミッ
クコンタクト層、 ７…拡散防止層、 ８…層間絶縁
膜、 ９…配線用金属層、 １０…遮光用金属層、 １
１…受光素子アレイ、 １２…電荷転送部、 １３…多
層配線、 １４…共通信号線、 １５…駆動用ＩＣ、
１６…ＴＦＴ制御回路、 １７…出力線、 ２１…ソー
ス電極、２２…ドレイン電極
４…半導体層、 ５…チャネル保護膜、 ６…オ−ミッ
クコンタクト層、 ７…拡散防止層、 ８…層間絶縁
膜、 ９…配線用金属層、 １０…遮光用金属層、 １
１…受光素子アレイ、 １２…電荷転送部、 １３…多
層配線、 １４…共通信号線、 １５…駆動用ＩＣ、
１６…ＴＦＴ制御回路、 １７…出力線、 ２１…ソー
ス電極、２２…ドレイン電極
Claims (1)
- 【請求項１】ゲート電極と、ソース電極と、ドレイン電
極と、前記ゲート電極上部に形成される遮光用金属層と
を具備し、前記ゲート電極へ制御電圧を印加することで
受光素子で発生した電荷を転送するスイッチング素子を
有するイメージセンサにおいて、前記遮光用金属層は、 前記ゲート電極に印加される前記制御電圧と逆位相とな
る電圧が印加するよう構成したことを特徴とするイメー
ジセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119574A JP2903765B2 (ja) | 1991-04-19 | 1991-04-19 | イメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119574A JP2903765B2 (ja) | 1991-04-19 | 1991-04-19 | イメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04321272A JPH04321272A (ja) | 1992-11-11 |
| JP2903765B2 true JP2903765B2 (ja) | 1999-06-14 |
Family
ID=14764724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3119574A Expired - Fee Related JP2903765B2 (ja) | 1991-04-19 | 1991-04-19 | イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2903765B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008198694A (ja) * | 2007-02-09 | 2008-08-28 | Tdk Corp | 受光装置 |
| JP5032442B2 (ja) * | 2008-11-06 | 2012-09-26 | 株式会社ジャパンディスプレイセントラル | 光センサ用ダイオード |
| KR101906974B1 (ko) | 2011-04-25 | 2018-10-12 | 삼성전자주식회사 | 광센싱 장치 및 그 구동 방법 |
| US9470993B2 (en) | 2014-08-07 | 2016-10-18 | Canon Kabushiki Kaisha | Magnetic toner |
-
1991
- 1991-04-19 JP JP3119574A patent/JP2903765B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04321272A (ja) | 1992-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525813A (en) | Image sensor having TFT gate electrode surrounding the photoelectric conversion element | |
| JPH0750710B2 (ja) | 多層配線構造 | |
| US5202575A (en) | TFT-driven image sensor including a reduced-size capacitor structure | |
| JP3006216B2 (ja) | ２次元密着型イメージセンサ及びその駆動方法 | |
| US5070236A (en) | Image sensor with load capacitors formed from common and individual electrodes | |
| EP1049956A1 (en) | Active matrix liquid crystal display devices | |
| JPH0787243B2 (ja) | 半導体装置 | |
| JPH03276957A (ja) | イメージセンサ及びその駆動方法 | |
| JP2903765B2 (ja) | イメージセンサ | |
| JPH0730084A (ja) | ２次元密着型イメージセンサ | |
| US5875009A (en) | Sequential staggered type thin film transistor | |
| JP3154850B2 (ja) | 光電変換装置及びその製造方法 | |
| JPH07118761B2 (ja) | 原稿読み取り装置 | |
| US5291292A (en) | Image sensor and method of driving the same | |
| JPH03120947A (ja) | イメージセンサ | |
| JPH07112053B2 (ja) | 薄膜スイッチング素子アレイ | |
| US5198905A (en) | Image sensor having an electrical interference reducing wire structure | |
| JP3144091B2 (ja) | ２次元イメージセンサ | |
| US5264938A (en) | Image sensor | |
| JP3117171B2 (ja) | 光電変換装置 | |
| JP2939505B2 (ja) | 画像読取装置 | |
| JPH065834A (ja) | イメージセンサ | |
| JPH0775255B2 (ja) | 画像読取装置 | |
| JP2691576B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH0917987A (ja) | 密着イメージセンサ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |