JPS6232761A - 密着形イメ−ジセンサ - Google Patents
密着形イメ−ジセンサInfo
- Publication number
- JPS6232761A JPS6232761A JP60172678A JP17267885A JPS6232761A JP S6232761 A JPS6232761 A JP S6232761A JP 60172678 A JP60172678 A JP 60172678A JP 17267885 A JP17267885 A JP 17267885A JP S6232761 A JPS6232761 A JP S6232761A
- Authority
- JP
- Japan
- Prior art keywords
- ccd
- output
- image sensor
- shift register
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ファクシミリ、光学文字認識および複写機等
の光電変換デバイスとして用いられる密着形イメージセ
ンサに関するものである。
の光電変換デバイスとして用いられる密着形イメージセ
ンサに関するものである。
（従来技術とその問題点）
密着形イメージセンサは、ＭＯ８型ＩＣイメージセンサ
やＣＣＤイメージセンサ等と比較して、レンズによる縮
小光学系を用いないため、ファクシミリ装置等を小型に
実現でき経済性に優れている。
やＣＣＤイメージセンサ等と比較して、レンズによる縮
小光学系を用いないため、ファクシミリ装置等を小型に
実現でき経済性に優れている。
この密着形イメージセンサの光電変換素子材料としては
、可視光領域で光感度が高く、大面積形成が容易なアモ
ルファスシリコン（以下ａ−８ｉ ト記す。）が、最近
よく使われている。
、可視光領域で光感度が高く、大面積形成が容易なアモ
ルファスシリコン（以下ａ−８ｉ ト記す。）が、最近
よく使われている。
このａ−８ｉは、比抵抗が高く、ＣＣＤイメージセンサ
やＭＯＳ型イメージセンサと同様に、Ｗ、荷蓄積モード
動作に適している。この場合５通常その素子構造として
は、ａ−８ｉを上下ＩＫでサンドイッ千した構造が用ら
れるが、この様なサンドイノ千構造を採用することによ
り、素子の光応答速度も、０．１ ｍ５ｅｃ以下という
高速性が実現でき。
やＭＯＳ型イメージセンサと同様に、Ｗ、荷蓄積モード
動作に適している。この場合５通常その素子構造として
は、ａ−８ｉを上下ＩＫでサンドイッ千した構造が用ら
れるが、この様なサンドイノ千構造を採用することによ
り、素子の光応答速度も、０．１ ｍ５ｅｃ以下という
高速性が実現でき。
高速読み取り装置に適するイメージセンサが得られる。
このａ−８ｉ光電変換素子で発生した光信号電荷を高速
で効率よく高感度に読み取ることができる、駆動回路と
して、特願昭５９−１４３０２０ 「苫着形イメージセ
ンサとその駆動方法」に示されるＣＣＤ駆動回路がある
。この回路を用いた密着形イメージセンサの構成は、第
３図により示される。この図を簡単に説明すると、ＣＣ
Ｄシフトレジスタ２１゜トランスファーゲート列２２．
およびフローティングゲートアンプ２３から少なくとも
構成された駆動用ＣＣＤ２０の入力端子列２４と例えば
ガラス基板２６上に形成されたａ−８ｔ光電変換素子２
５の個別電極端子例２７が、ボンデングワイヤー２８で
１対１に対応して接続されている。
で効率よく高感度に読み取ることができる、駆動回路と
して、特願昭５９−１４３０２０ 「苫着形イメージセ
ンサとその駆動方法」に示されるＣＣＤ駆動回路がある
。この回路を用いた密着形イメージセンサの構成は、第
３図により示される。この図を簡単に説明すると、ＣＣ
Ｄシフトレジスタ２１゜トランスファーゲート列２２．
およびフローティングゲートアンプ２３から少なくとも
構成された駆動用ＣＣＤ２０の入力端子列２４と例えば
ガラス基板２６上に形成されたａ−８ｔ光電変換素子２
５の個別電極端子例２７が、ボンデングワイヤー２８で
１対１に対応して接続されている。
ａ−８ｔ光電変換素子２５で発生した光信号電荷が、ト
ランスファーゲート２２を通してｃｃＤシフトレジスタ
２１に送られた後、転送用クロックφ１．φ２により順
次時系列に転送され、７０−テイングゲートアンブ２３
を通して出方される。
ランスファーゲート２２を通してｃｃＤシフトレジスタ
２１に送られた後、転送用クロックφ１．φ２により順
次時系列に転送され、７０−テイングゲートアンブ２３
を通して出方される。
この駆動用ＣＣＤチップ２ｏは、その歩留まり等から考
慮して、普通６４ビツト／千ツブあるいは１２８ビツト
／チツプ等から構成されてなる。
慮して、普通６４ビツト／千ツブあるいは１２８ビツト
／チツプ等から構成されてなる。
密着形イメージセンサは、Ａ４判あるいは８４判等で数
千ビットあるいはそれ以上の多数の素子からなる。従っ
て、第３図に示した構成例は、駆動用ＣＣＤチップ２０
の１個だけの例であるが実際には復数個並ぶ。例えば、
１２８ビツト／チツプＣＣＤＪｋ動千ツブによりＡ４判
、８累子／簿舅の密着形イメージセンサを動作させる場
合、１４個のチップが必要である。この１４個は、通常
第３図に示した１個の例と同様に同一ガラス基板上にハ
イブリッド的に実装される〇 また、駆動上必要な各チップ毎のクロック端子や出力端
子等の入出力端子列２９は、信頼性の面から及び外部接
続を簡略化する意味から、特願昭５９−１６４４４５ｒ
密着形イメージセンサとその駆動方法」に示される様に
共通に接続している。
千ビットあるいはそれ以上の多数の素子からなる。従っ
て、第３図に示した構成例は、駆動用ＣＣＤチップ２０
の１個だけの例であるが実際には復数個並ぶ。例えば、
１２８ビツト／チツプＣＣＤＪｋ動千ツブによりＡ４判
、８累子／簿舅の密着形イメージセンサを動作させる場
合、１４個のチップが必要である。この１４個は、通常
第３図に示した１個の例と同様に同一ガラス基板上にハ
イブリッド的に実装される〇 また、駆動上必要な各チップ毎のクロック端子や出力端
子等の入出力端子列２９は、信頼性の面から及び外部接
続を簡略化する意味から、特願昭５９−１６４４４５ｒ
密着形イメージセンサとその駆動方法」に示される様に
共通に接続している。
ところが、これらの駆動用ＣＣＤチップ２ｏが。
無差別に選択されて搭載された場合、チップ間でのフロ
ーティングゲートアンプの特性のばらつきにより直流オ
フセットレベルが、約１ｖ程度ばらつくのは普通である
。ところで、通常のＣＣＤ設計においては、明出力を約
１ｖ程度に設定する。
ーティングゲートアンプの特性のばらつきにより直流オ
フセットレベルが、約１ｖ程度ばらつくのは普通である
。ところで、通常のＣＣＤ設計においては、明出力を約
１ｖ程度に設定する。
従って、第４図に示す様に、密着形イメージセンサ全体
の出力波形は、チップ間の直流オフセットの違いにより
、段差を持った波形となり、とても二値化あるいは中間
調読み取り等の信号処理は行なえない。
の出力波形は、チップ間の直流オフセットの違いにより
、段差を持った波形となり、とても二値化あるいは中間
調読み取り等の信号処理は行なえない。
メモリーで直流オフセット分を考慮して、波形処理を行
なうこともできるが、波形は、各デバイスによって、ま
ちまちである事やメモリー等の余分な回路を必要とする
ので、小型化、低コスト化は達成できなくなる。
なうこともできるが、波形は、各デバイスによって、ま
ちまちである事やメモリー等の余分な回路を必要とする
ので、小型化、低コスト化は達成できなくなる。
さらに、この様なハイブリッドＣＣＤ駆動型では、どう
しても、その素子容量が大きくなるため生ずる残像が問
題となる。この残像を効果的に抑圧する方法として、以
前に特願昭５９−１６４４４５［密着、形イメージセン
サとその駆動方法］に示した様にバイアス電荷を注入す
る方法を提案していた。この方法では、信号出方にバイ
アス電荷分も混入するために、一種の直流オフセットを
形成する。例えば、この電荷量も明出力に匹敵する場合
がある。一定の電荷量を注入しても各チップ間でのフロ
ーティングゲートアンプのゲインのばらつきを考慮する
と、例えば１ｖ程度の信号出力に対して０．３ Ｖ程度
はばらついてしまう。
しても、その素子容量が大きくなるため生ずる残像が問
題となる。この残像を効果的に抑圧する方法として、以
前に特願昭５９−１６４４４５［密着、形イメージセン
サとその駆動方法］に示した様にバイアス電荷を注入す
る方法を提案していた。この方法では、信号出方にバイ
アス電荷分も混入するために、一種の直流オフセットを
形成する。例えば、この電荷量も明出力に匹敵する場合
がある。一定の電荷量を注入しても各チップ間でのフロ
ーティングゲートアンプのゲインのばらつきを考慮する
と、例えば１ｖ程度の信号出力に対して０．３ Ｖ程度
はばらついてしまう。
以上の様に、ハイブリッドＣＣＤ駆動型では、出力信号
として直流オフセットのばらつきとバイアス電荷に相当
するバイアス出方のばらつきが発生し、そのままでは使
用できないあるいは１周辺回路を非常に複雑Ｉこする等
大きな問題があった。
として直流オフセットのばらつきとバイアス電荷に相当
するバイアス出方のばらつきが発生し、そのままでは使
用できないあるいは１周辺回路を非常に複雑Ｉこする等
大きな問題があった。
（発明の目的）
本発明の目的は、この様な欠点を取り除き１周辺の信号
処理回路に負担をかけることなく ａ−８ｉ光電変換素
子とＣＣＤ駆動ＩＣを用いた高性能な密着形イメージセ
ンサを提供することにある。
処理回路に負担をかけることなく ａ−８ｉ光電変換素
子とＣＣＤ駆動ＩＣを用いた高性能な密着形イメージセ
ンサを提供することにある。
（発明の植成）
本発明によれば、複数個からなる光電変換素子列と、ト
ランスファーゲート、ＣＣＤシフトレジスタ、出力アン
プ、スイッチング回路および電荷を注入する入力機構と
から少なくとも構成された１個以上の駆動集積回路絶縁
性基板上にを少なくとも備えてなる密着形イメージセン
サにおいて、前記駆動集積回路内に、複数段のトランス
ファーゲートとこのｍＡ段のトランスファーゲートに接
続されてなる複数段のＣＣＤシフトレジスタとこの複数
段のＣＣＤシフトレジスタに接続されてなる出力アンプ
とこの出力アンプの後段に設けてなるスイッチング回路
および前記複数段のＣＣＤシフトレジスタの初段に電気
的に電荷を注入する入力機構とから少なくとも構成され
た主および副ＣＣＤ駆動回路を設けてなり、前記主ＣＣ
Ｄ駆動回路の前記複数段のトランスファーゲートの入力
が前記複数個の光電変換素子列に接続されてなり、さら
に前記絶縁性基板上に前記主および副ＣＣＤ駆動回路の
前記スイッチング回路からの出力をそれぞれ取出す主お
よび副出力線とを少なくとも備えてなることを特徴とし
ている。
ランスファーゲート、ＣＣＤシフトレジスタ、出力アン
プ、スイッチング回路および電荷を注入する入力機構と
から少なくとも構成された１個以上の駆動集積回路絶縁
性基板上にを少なくとも備えてなる密着形イメージセン
サにおいて、前記駆動集積回路内に、複数段のトランス
ファーゲートとこのｍＡ段のトランスファーゲートに接
続されてなる複数段のＣＣＤシフトレジスタとこの複数
段のＣＣＤシフトレジスタに接続されてなる出力アンプ
とこの出力アンプの後段に設けてなるスイッチング回路
および前記複数段のＣＣＤシフトレジスタの初段に電気
的に電荷を注入する入力機構とから少なくとも構成され
た主および副ＣＣＤ駆動回路を設けてなり、前記主ＣＣ
Ｄ駆動回路の前記複数段のトランスファーゲートの入力
が前記複数個の光電変換素子列に接続されてなり、さら
に前記絶縁性基板上に前記主および副ＣＣＤ駆動回路の
前記スイッチング回路からの出力をそれぞれ取出す主お
よび副出力線とを少なくとも備えてなることを特徴とし
ている。
（発明の作用、原Ｕ）
本発明では、１個以上とりわけ実用的にはＭ数個の駆動
ＣＣＤ千ツブを使用した密着形イメージセンサにおいて
、１１＊、オフセットレベルやバイアス出力を差動消去
するための副ＣＣＤｔ’？に勤回路を各ＣＣＤチノプブ
σに内蔵する構成をとっている。
ＣＣＤ千ツブを使用した密着形イメージセンサにおいて
、１１＊、オフセットレベルやバイアス出力を差動消去
するための副ＣＣＤｔ’？に勤回路を各ＣＣＤチノプブ
σに内蔵する構成をとっている。
上記構成では、同チップ内、しかも近辺に内蔵可能なた
め、主ＣＣＤ駆勃回路と副ＣＣＤ駆動回路間のばらつき
がほとんど無く、上述したオフセットやバイアス出力そ
れにＣＣＤシフトレジスタ内で発生する暗電流や雑音等
の値に差がない。
め、主ＣＣＤ駆勃回路と副ＣＣＤ駆動回路間のばらつき
がほとんど無く、上述したオフセットやバイアス出力そ
れにＣＣＤシフトレジスタ内で発生する暗電流や雑音等
の値に差がない。
従って、これらの差動をとることにより各千ノブ間のば
らつきはなくなり、密着形イメージセンサ全体の出力波
形は、オフセットの無いグランドからの絶対値としての
純粋な明出力が得られる。
らつきはなくなり、密着形イメージセンサ全体の出力波
形は、オフセットの無いグランドからの絶対値としての
純粋な明出力が得られる。
また、ＩＦ＋ｆ出力も水力抑圧できＣＣＤＩＣイメージ
センサと変わることのない高性能な￥Ｍ電着形メージセ
ンサを達成できる。
センサと変わることのない高性能な￥Ｍ電着形メージセ
ンサを達成できる。
（実施例）
以下、本発明を図面により詳細に説明する。
第１図は、不発明の一実施例による密着形イメージセン
サの構成を示すものである。各駆動ＣＣＤチップ１は１
例えば１２８段のＣＣＤシフトレジスタ２の転送段より
構成されている。この１２８段の 続接続されたＣＣＤ
シフトレジスタ２は、例えば転送効率の誦い皿込みチャ
ネルＣＣ１）シフトレジスタ（以下単にＣＣＤシフトレ
ジスタと呼ぶ）で構成されている。各段には１対１１こ
同以段のトランスファーゲート３が接続さイｔ、その入
力側には１例えばガラス基板４上に形敗さ２ｔたａ−８
ｉ光電変挨素子５がボンディングワイヤー６により１対
１に接続されている。このａ−８ｉ九旺変快素子５は、
Ａｕ等の個別電極７とＩｎｄｉｕｍ Ｔｉｎ ０ｘｉ
ｄｅ（以下ＩＴＯと呼ぶ）等からなる透明共通電極８で
はさまれたａ−８ｔ薄膜から構成されている。
サの構成を示すものである。各駆動ＣＣＤチップ１は１
例えば１２８段のＣＣＤシフトレジスタ２の転送段より
構成されている。この１２８段の 続接続されたＣＣＤ
シフトレジスタ２は、例えば転送効率の誦い皿込みチャ
ネルＣＣ１）シフトレジスタ（以下単にＣＣＤシフトレ
ジスタと呼ぶ）で構成されている。各段には１対１１こ
同以段のトランスファーゲート３が接続さイｔ、その入
力側には１例えばガラス基板４上に形敗さ２ｔたａ−８
ｉ光電変挨素子５がボンディングワイヤー６により１対
１に接続されている。このａ−８ｉ九旺変快素子５は、
Ａｕ等の個別電極７とＩｎｄｉｕｍ Ｔｉｎ ０ｘｉ
ｄｅ（以下ＩＴＯと呼ぶ）等からなる透明共通電極８で
はさまれたａ−８ｔ薄膜から構成されている。
このａ−８ｉ光電変換素子５で発生した信号電荷は。
トランスファーゲート３を通し、各々対応したＣＣＤシ
フトレジスタ２内へ転送される。その後。
フトレジスタ２内へ転送される。その後。
転送用クロックにより１例えば２相クロツクの場合は、
クロック周期毎に蓄産されていた４１１号電荷は１次段
へ順次転送され、時系列信号として取り出される。
クロック周期毎に蓄産されていた４１１号電荷は１次段
へ順次転送され、時系列信号として取り出される。
尚、この時前もって残像抑圧効果を高めるためのバイア
ス電荷が、バイアス電荷入力部９よりＣＣＤシフトレジ
スタ２に、ＣＣＩ）シフトレジスタ２からａ−８Ｌ光な
変換素子５側に注入され、信号電荷と共に再びＣＣＤシ
フトレジスタ２内へ移さね、る。
ス電荷が、バイアス電荷入力部９よりＣＣＤシフトレジ
スタ２に、ＣＣＩ）シフトレジスタ２からａ−８Ｌ光な
変換素子５側に注入され、信号電荷と共に再びＣＣＤシ
フトレジスタ２内へ移さね、る。
ＣＣＤシフトレジスタ２から出力される時系列信号は、
７０−ティングゲートアンプ１０により電圧出力として
出力切換えスイッチ１１を通して主力８１２に現われる
、この時、同じチップ１上には、同じ様な配置、構成等
により副の１２８段のＣＣＤシフトレジスタ１８，１２
８段のトランスファーゲート１３、バイアス電荷入力部
１４゜フローティングゲートアンプ１５、スイッチ１６
機能を持っており、前述した様な信号電荷と同じタイミ
ングで副出力線１７に出力される。この出力値は、はぼ
暗時の主出力線１２の出力値と同じである。
７０−ティングゲートアンプ１０により電圧出力として
出力切換えスイッチ１１を通して主力８１２に現われる
、この時、同じチップ１上には、同じ様な配置、構成等
により副の１２８段のＣＣＤシフトレジスタ１８，１２
８段のトランスファーゲート１３、バイアス電荷入力部
１４゜フローティングゲートアンプ１５、スイッチ１６
機能を持っており、前述した様な信号電荷と同じタイミ
ングで副出力線１７に出力される。この出力値は、はぼ
暗時の主出力線１２の出力値と同じである。
この様な、例えば１２８段／チップの各６駆動ＣＣＤ千
ツブ１が５例えばＡ４判、８素子／闘密涜形イメージセ
ンサの場合、１４個ガラス基板４上に実装され１図示し
ていないが、転送用クロック、トランスファーゲートや
出力切換スイッチ用ゲート端子等及び前記主出力線１２
、副出力線１７等のお互いに共通な端子同志は結線され
ている。主出力線１２と副出力線１７からのそれぞれの
信号出力は、外部の差動アンプに入力される。
ツブ１が５例えばＡ４判、８素子／闘密涜形イメージセ
ンサの場合、１４個ガラス基板４上に実装され１図示し
ていないが、転送用クロック、トランスファーゲートや
出力切換スイッチ用ゲート端子等及び前記主出力線１２
、副出力線１７等のお互いに共通な端子同志は結線され
ている。主出力線１２と副出力線１７からのそれぞれの
信号出力は、外部の差動アンプに入力される。
第２図（ａ）（ｂ）および（ｅ）には、主出力縁１２．
副出力線１７およびこの２出力線の差動後の出力波形の
一例を示す。前述した様に主出力＋Ｍ １２１こ現われ
る出力波形は、直流オフセット、リセットパルスによる
リセット雑０、バイアス出力および明信号出力等から構
成され１、ｇ１ｊ出力線１７には、直流オフセット、リ
セットノイズ及びバイアス出力等が現われる。これらの
波形は、第２図に見られる様に各チップ間ではばらつい
ているが、同チップ上の主および同量には通常のＬＳＩ
チップと同様はとんどはらつきが無い。従って、最終的
な出力波形は、純粋な明信号出力のみが得られ、しかも
後の信号処理に非常に便利なグラウンドレベルからの絶
対値として出力される。
副出力線１７およびこの２出力線の差動後の出力波形の
一例を示す。前述した様に主出力＋Ｍ １２１こ現われ
る出力波形は、直流オフセット、リセットパルスによる
リセット雑０、バイアス出力および明信号出力等から構
成され１、ｇ１ｊ出力線１７には、直流オフセット、リ
セットノイズ及びバイアス出力等が現われる。これらの
波形は、第２図に見られる様に各チップ間ではばらつい
ているが、同チップ上の主および同量には通常のＬＳＩ
チップと同様はとんどはらつきが無い。従って、最終的
な出力波形は、純粋な明信号出力のみが得られ、しかも
後の信号処理に非常に便利なグラウンドレベルからの絶
対値として出力される。
尚、ａ−８ｔ光電変換累子内で発生する暗電流成分はキ
ャンセルできないが、この値は１通常の使用時では、明
信号出力に比べ約１ ／ １０００ Ｓ下と小さいため
問題とならない。また、ＣＣＵＣＣシフトレジスタ発生
する暗電流や転送効率を考えると、本発明の様に、差動
用のＣＣＤシフトレジスタやトランスファーゲートを同
数設けた方が良いが、この唾も直流オフセットやフロー
ティングゲートアンプのばらつきに比べはるかに小さく
、先の素子の暗ＭＥ流成分と同様問題とならない。この
ため、チップ上の配置、構成等の制限を受ける場合には
、差動用の段数は、１段でも差しつかえなく、またその
効果もほとんど変わらない。
ャンセルできないが、この値は１通常の使用時では、明
信号出力に比べ約１ ／ １０００ Ｓ下と小さいため
問題とならない。また、ＣＣＵＣＣシフトレジスタ発生
する暗電流や転送効率を考えると、本発明の様に、差動
用のＣＣＤシフトレジスタやトランスファーゲートを同
数設けた方が良いが、この唾も直流オフセットやフロー
ティングゲートアンプのばらつきに比べはるかに小さく
、先の素子の暗ＭＥ流成分と同様問題とならない。この
ため、チップ上の配置、構成等の制限を受ける場合には
、差動用の段数は、１段でも差しつかえなく、またその
効果もほとんど変わらない。
（発明の効果）
以上詳述した様に本発明によれば、複数のＣＣＤ駆動回
路を用いたａ−８ｔ密着形イメージセンサにおいて問題
であった、チップ間の直流オフセットやフローティング
ゲートアンプ等のばらつきＩこより発生する雑音を、メ
モリー等の複雑な回路構成を必要とせず１本来のＣＣＤ
、駆動回路と同じ設計、同じプロセスで簡便に構成でき
る副の回路を各チップ上に設けることにより効果的に抑
圧し、本来のＣＣＤ Ｉ Ｃイメージセンサと同様ある
いはそれ以上の低雑音化が達成できるという効果がある
。従りて、従来ＣＣＤＩＣイメージセンサを使用してい
た高速、高性能なファクシミリ、ＯＣＲおよび複写機等
の装置への応用も可能となり、しかもその装置の小型化
に大きく寄与できる密着形イメージセンサが達成できる
という利点がある。
路を用いたａ−８ｔ密着形イメージセンサにおいて問題
であった、チップ間の直流オフセットやフローティング
ゲートアンプ等のばらつきＩこより発生する雑音を、メ
モリー等の複雑な回路構成を必要とせず１本来のＣＣＤ
、駆動回路と同じ設計、同じプロセスで簡便に構成でき
る副の回路を各チップ上に設けることにより効果的に抑
圧し、本来のＣＣＤ Ｉ Ｃイメージセンサと同様ある
いはそれ以上の低雑音化が達成できるという効果がある
。従りて、従来ＣＣＤＩＣイメージセンサを使用してい
た高速、高性能なファクシミリ、ＯＣＲおよび複写機等
の装置への応用も可能となり、しかもその装置の小型化
に大きく寄与できる密着形イメージセンサが達成できる
という利点がある。
第１図は、本発明の実施例を示す斜視図、第２図は１本
発明の動作を示す出力波形図、第３図は従来例を示す斜
視図、第４図は、従来の出力波形を示す図である。 １．２０・・・駆動用ＣＣＤチップ、 ２．２１・・・ＣＣＤシフトレジスタ、３．２２・・・
トランスファーゲート、４．２６・・・ガラス基板、５
，２５・・・光電変換素子、６．２８・・・ボンディン
グワイヤー、７．２７・・・個別電極、 ８・・・共
通電極、９・・・バイアス電荷入力部、 １０．２３・・７０−ティングゲートアンプ。 １１・・・出力切換え用スイッチ、 １２・・・主出力縁、 １３・・・副トランスファ
＝’７’−ト１４・・・副バイアス電荷入力部、 １５・・・副フローティングゲートアンプ、１６・・・
副出力切換えスイッチ、 １７・・・副出力線、１８・・・員ＩＪ ＣＣＤシフト
レジスタ２４・・・入力端子、２９・・・入出力端子。
発明の動作を示す出力波形図、第３図は従来例を示す斜
視図、第４図は、従来の出力波形を示す図である。 １．２０・・・駆動用ＣＣＤチップ、 ２．２１・・・ＣＣＤシフトレジスタ、３．２２・・・
トランスファーゲート、４．２６・・・ガラス基板、５
，２５・・・光電変換素子、６．２８・・・ボンディン
グワイヤー、７．２７・・・個別電極、 ８・・・共
通電極、９・・・バイアス電荷入力部、 １０．２３・・７０−ティングゲートアンプ。 １１・・・出力切換え用スイッチ、 １２・・・主出力縁、 １３・・・副トランスファ
＝’７’−ト１４・・・副バイアス電荷入力部、 １５・・・副フローティングゲートアンプ、１６・・・
副出力切換えスイッチ、 １７・・・副出力線、１８・・・員ＩＪ ＣＣＤシフト
レジスタ２４・・・入力端子、２９・・・入出力端子。
Claims (1)
- 【特許請求の範囲】 複数個からなる光電変換素子列と、トランスファーゲー
ト、ＣＣＤシフトレジスタ、出力アンプ、スイッチング
回路、および電荷を注入する入力機構とから少なくとも
構成された１個以上の駆動集積回路を絶縁性基板上に少
なくとも備えている密着形イメージセンサにおいて、 前記駆動集積回路内に、複数段のトランスファーゲート
とこの複数段のトランスファーゲートに接続されてなる
複数段のＣＣＤシフトレジスタとこの複数段のＣＣＤシ
フトレジスタに接続されてなる出力アンプとこの出力ア
ンプの後段に設けてなるスイッチング回路および前記複
数段のＣＣＤシフトレジスタの初段に電気的に電荷を注
入する入力機構とから少なくとも構成された主および副
ＣＣＤ駆動回路を設けてなり、前記主ＣＣＤ駆動回路の
前記複数段のトランスファーゲートの入力が前記複数個
の光電変換素子列に接続されてなり、さらに前記絶縁性
基板上に前記主および副ＣＣＤ駆動回路の前記スイッチ
ング回路からの出力をそれぞれ取出す主および副出力線
とを少なくとも備えてなることを特徴とした密着形イメ
ージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60172678A JPS6232761A (ja) | 1985-08-05 | 1985-08-05 | 密着形イメ−ジセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60172678A JPS6232761A (ja) | 1985-08-05 | 1985-08-05 | 密着形イメ−ジセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6232761A true JPS6232761A (ja) | 1987-02-12 |
| JPH0584971B2 JPH0584971B2 (ja) | 1993-12-03 |
Family
ID=15946335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60172678A Granted JPS6232761A (ja) | 1985-08-05 | 1985-08-05 | 密着形イメ−ジセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6232761A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124666A (ja) * | 1986-11-14 | 1988-05-28 | Canon Inc | 画像読取装置 |
| US5235375A (en) * | 1990-04-12 | 1993-08-10 | Olympus Optical Co., Ltd. | Focusing position detecting and automatic focusing apparatus with optimal focusing position calculation method |
| US6558230B2 (en) | 2000-06-23 | 2003-05-06 | Sumitomo Special Metals Co., Ltd. | Method for polishing and chamfering rare earth alloy, and method and machine for sorting out ball media |
| US11016279B2 (en) | 2016-07-11 | 2021-05-25 | Olympus Corporation | Observation device |
-
1985
- 1985-08-05 JP JP60172678A patent/JPS6232761A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124666A (ja) * | 1986-11-14 | 1988-05-28 | Canon Inc | 画像読取装置 |
| US5235375A (en) * | 1990-04-12 | 1993-08-10 | Olympus Optical Co., Ltd. | Focusing position detecting and automatic focusing apparatus with optimal focusing position calculation method |
| US6558230B2 (en) | 2000-06-23 | 2003-05-06 | Sumitomo Special Metals Co., Ltd. | Method for polishing and chamfering rare earth alloy, and method and machine for sorting out ball media |
| US11016279B2 (en) | 2016-07-11 | 2021-05-25 | Olympus Corporation | Observation device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0584971B2 (ja) | 1993-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3946151A (en) | Semiconductor image sensor | |
| US4495409A (en) | Photosensor with diode array | |
| EP0193977B1 (en) | Charge-coupled image sensor arrangement | |
| US6407418B1 (en) | Semiconductor device, method of manufacturing the same, image sensor apparatus having the same and image reader having the same | |
| US5262850A (en) | Photoelectric converting device having reduced line sensor space | |
| US4788445A (en) | Long array photoelectric converting apparatus with insulated matrix wiring | |
| JPS6232761A (ja) | 密着形イメ−ジセンサ | |
| US5115293A (en) | Solid-state imaging device | |
| JPS6265299A (ja) | 電荷移送装置 | |
| US5572255A (en) | Image reading apparatus and method for driving appropriate photoelectric energy converting elements when first and second driving voltages are applied simultaneously | |
| JPS6237812B2 (ja) | ||
| US4862275A (en) | Readout of charge packets from area imager CCD using an inverter-chain shift register | |
| US6683647B2 (en) | Method for driving solid-state image sensing device | |
| EP0277394B1 (en) | Picture pick-up device including a solid-state sensor and operating with a signal interference reduction | |
| JPH10257352A (ja) | 半導体演算回路 | |
| US4916326A (en) | Long array photoelectric converting apparatus with reduced crosstalk | |
| US5091922A (en) | Charge transfer device type solid state image sensor having constant saturation level | |
| JPS61280659A (ja) | 密着形イメ−ジセンサ− | |
| JPS5880865A (ja) | 原稿読取装置 | |
| JPH07202171A (ja) | 電荷転送装置 | |
| JPS622509B2 (ja) | ||
| JP3393688B2 (ja) | 画像読取装置 | |
| JPS6121669A (ja) | 密着形センサとその駆動方法 | |
| JPH0542828B2 (ja) | ||
| JPS6313280B2 (ja) |