JP3067178B2 - カラーイメージセンサ及びその駆動方法 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は画像の読み取りを行なうイメ−ジセンサに係
り、特に同一基板上に複数列の受光素子アレイを配置
し、各受光素子アレイ上にそれぞれ異なる色（例えば
赤、緑、青）のフィルタを配設してカラ−の画像を読み
取ることができるカラーイメージセンサ及びその駆動方
法に関する。

（従来の技術） 同一基板上に複数列の受光素子アレイを配置した従来
のカラ−イメ−ジセンサは、例えば第14図の平面説明図
及び第15図の断面説明図に示すように構成されている。

すなわち、基板60上に、主走査方向Ｘにライン状に配
列されるとともに副走査方向Ｙに４列に並べられた画素
電極61a、61b、61c、61d及びそれぞれの画素電極から引
き出された引き出し電極62a、62b、62c、62dを形成して
いる。外側２列の画素電極61a、61dからの引き出し電極
62a、62dは、それぞれ反対方向へ引き出されるととも
に、内側２列の画素電極61b、61cからの引き出し電極62
b、62cは外側の画素電極61a、61dの間を通ってそれぞれ
反対方向へ引き出されている。

画素電極61上には、アモルファス半導体膜63が一様に
形成され、さらにアモルファス半導体膜63上に共通透明
電極64が形成されている。アモルファス半導体膜63を画
素電極61と共通透明電極64とにより挟持した部分が光に
感光する画素領域を構成して受光素子を形成している。
共通透明電極64上には、前記画素電極61に対向する位置
に画像情報を色分離するカラ−フィルタ66a、66b、66c
が配置されている。カラ−フィルタ66は、各列で異なる
色（画素電極61a上に赤，画素電極61b上に緑、画素電極
61c上に青）が配置されている。

前記各引き出し電極62の端部は、各受光素子アレイに
蓄積された電荷を抽出する駆動回路を構成するICチップ
（図示せず）にワイヤボンディング（図示せず）を介し
て接続されている。

受光素子アレイの駆動回路説明図を第16図に示す。第
16図において、71a、71b、71c、71dはそれぞれ第14図に
おける画素領域（以下、それぞれＲ（赤）画素領域、Ｇ
（緑）画素領域、Ｂ（青）画素領域、Ｗ（輝度）画素領
域という）であり、それぞれ信号読み出し用のスイッチ
72a、72b、72c、72dを介して共通出力線73a、73b、73
c、73dに接続されている。各共通出力線73a、73b、73
c、73dはそれぞれA/D変換器74a、74b、74c、74dに接続
され、A/D変換器74bの出力はｎ段の遅延レジスタ75に接
続され、A/D変換器74cの出力は2n段の遅延レジスタ76に
接続され、A/D変換器74dの出力は3n段の遅延レジスタ77
に接続されている（ｎは各色の画素領域の主走査方向に
おける画素数である）。

受光素子アレイ上に配置される原稿は、ロ−ラ等の原
稿送り手段によって副走査方向に移動可能になってお
り、読み取るべき原稿面上の画像を第17図のように、画
素P11〜1n、P21〜2n、P31〜3n、……で表わす。画素P11
〜1nがＷ画素領域71dに対応した位置にあるとき、スイ
ッチ72dが左側から順次選択的にオン状態とされること
により、画素P11〜1nの輝度の情報が共通出力線73dに電
気信号として順次現れ、これがA/D変換器74dでディジタ
ル値に変換された後、遅延レジスタ77に転送されて遅延
レジスタ77の１〜ｎ段目に蓄積される。

次に画素P11〜1nがＢ画素領域71cに対応した位置に移
動すると、スイッチ72cが左側から順次選択的にオン状
態とされることにより、画素P11〜1nの青色の情報が共
通出力線73cに電気信号として順次現れ、これがA/D変換
器74cでディジタル値に変換された後、遅延レジスタ76
に転送されて遅延レジスタ76の１〜ｎ段目に蓄積され
る。同様にして、Ｇ画素領域71bから画素P11〜1nの緑色
の情報が抽出され、遅延レジスタ75の１〜ｎ段目に蓄積
される。更に、Ｒ画素領域71aから画素P11〜1nの赤色の
情報が抽出される。

遅延レジスタ75、76、77は一定のクロックで転送動作
しているので、A/D変換器74aから画素P11〜1nの赤の信
号が順次抽出されるとき、それに同期して遅延レジスタ
75,76,77から同一画素の緑，青の各色信号及び輝度信号
が得られる。以下、他の画素P21〜2n、P31〜P3n……の
情報も同様にして読み取られる（特開昭60−113573号公
報参照）。

（発明が解決しようとする課題） しかしながら上記従来のカラ−イメ−ジセンサの構成
によると、各受光素子アレイから電気信号を抽出するに
は、それぞれ列毎に別個の駆動回路を必要とするため高
価になるという問題点があった。

また、中央２列の受光素子アレイを構成する画素電極
61b、61cからの引き出し電極62b、62cと、この外側の受
光素子アレイを構成する画素電極61a、61dからの引き出
し電極62a、62dとは、その電極の配線部分の長さが異な
るため配線容量が異なってしまう。従って、同じ光量が
各受光素子アレイ照射し各受光素子で発生する電荷（Ｑ
＝CV）が同じであっても、配線容量（Ｃ）が異なるため
出力電圧（Ｖ）にバラツキが生じてしまうという問題点
があった。

更に、各受光素子アレイを構成する画素電極61a、61
b、61c、61dからの引き出し電極62a、62b、62c、62dが
駆動回路となるそれぞれの駆動用ICにそれぞれワイヤ−
ボンディング等で接続する構成になっているため、ワイ
ヤ−ボンディングの本数が多くなり、信頼性に欠けると
いう問題点があった。

そこで、複数の受光素子を１ブロックとして複数ブロ
ックを主走査方向にライン状に配列して成る受光素子ア
レイを副走査方向に複数列並設した受光素子アレイ列
と、前記受光素子に接続し、前記受光素子で発生した電
荷をブロック毎に転送する複数のスイッチング素子と、
前記スイッチング素子に接続し、前記転送された電荷を
保持する複数の配線と、前記配線に接続する共通信号線
を介して前記電荷を画素信号として出力する駆動用ICと
を具備することを特徴とするイメ−ジセンサが考えられ
ている。

このイメ−ジセンサは、複数の受光素子を１ブロック
として複数ブロックを主走査方向にライン状に配列した
受光素子アレイをイメ−ジセンサの副走査方向に複数列
並設した受光素子アレイ列とし、各受光素子で発生した
電荷をブロック毎に転送するための複数のスイッチング
素子を受光素子に接続するように設け、スイッチング素
子にそれぞれ接続する配線は受光素子アレイの１ブロッ
ク内の受光素子数に対応する本数の共通信号線に接続
し、ブロック毎に配線に転送された電荷を共通信号線を
介して画像信号として出力する駆動用ICを有するイメ−
ジセンサの構成となっているので、ブロック単位に電荷
を共通信号線から順次読み出すことができるため、１個
の駆動用ICで画像信号を出力することが可能であり、駆
動用ICが１個で足りるためコスト高とならず、また１個
の駆動用ICに共通信号線をワイヤ−ボンディング等で接
続するようにしているのでワイヤ−ボンディングの本数
を少なくできて、イメ−ジセンサの信頼性を向上させる
ことができ、更に受光素子で発生した電荷を配線に転送
して共通信号線から読み出すようにしているので、出力
電圧にバラツキが生じることが少なくするものである。

そして、このイメ−ジセンサの駆動方法は、複数の受
光素子を１ブロックとして複数ブロックを主走査方向に
ライン状に配列して成る受光素子アレイを副走査方向に
複数列並設した受光素子アレイ列における各受光素子に
接続されたスイッチング素子を前記ブロック毎に選択的
にオンし、前記各受光素子に蓄積された電荷を前記ブロ
ック毎に前記スイッチング素子に接続する複数の配線へ
転送し、前記配線に接続する共通信号線を介して電荷を
画像信号として出力する駆動用ICにより前記転送された
電荷を時系列的に抽出し、前記受光素子アレイ列におけ
る一例の受光素子アレイの全ブロックの画像信号の出力
を行い、前記受光素子アレイ列における別列の受光素子
アレイの全ブロックの画像信号の出力を行うようにする
ものである。

しかしながら、上記イメ−ジセンサの構成であると、
受光素子アレイ列の間に複数のスイッチング素子が形成
されることになるため、原稿に照射された反射光を各受
光素子アレイが受光して発生させた電荷をそのまま出力
することになれば、原稿を走査して読み取った位置と出
力位置との間の整合性を図ることができないとの問題点
があった。

本発明は上記実情に鑑みてなされたもので、複数列の
受光素子アレイからの出力結果と原稿読取り走査位置の
整合を図ることができるカラーイメージセン及びその駆
動方法を提供することを目的とする。

（課題を解決するための手段） 上記目的を達成するため請求項１記載のカラーイメー
ジセンサは、 複数の受光素子を１ブロックとして複数ブロックを主
走査方向にライン状に配列した各色読み取り用の受光素
子アレイを副走査方向に複数列並列に設けた受光素子ア
レイ列と、 前記受光素子にそれぞれ接続し前記受光素子で発生し
た電荷をブロック毎に転送する複数のスイッチング素子
と、 前記スイッチング素子にそれぞれ接続し、前記転送さ
れた電荷を蓄積するブロックを構成する受光素子に等し
い数の配線と、 前記配線に接続し前記電荷をブロック毎に時系列に出
力する駆動用ICと、 前記駆動用ICから出力される各色が混在する画像情報
を色別に分離する画像情報選択手段と、 前記画像情報選択手段から出力される各色別の画像情
報をそれぞれ記憶し、各色についての読み取り走査位置
が整合するようそれぞれパラレルに出力する各色に対応
する数のバッファー手段と を具備することを特徴としている。

請求項２は、請求項１に記載したカラーイメージセン
サの駆動方法であって、 前記受光素子で発生した電荷を前記受光素子アレイの
１走査についてブロック単位に前記スイッチング素子を
オンにして前記配線に転送し、 前記駆動用ICからブロック毎に順次時系列に出力する
動作を複数の受光素子アレイについて複数回行い、 前記駆動用ICから出力される各色が混在する画像情報
を色別に分離し、各色の１走査分の画像情報をそれぞれ
バッファー手段に記憶し、 各色についての読み取りブロック位置が整合するよう
前記バッファー手段から各色の１走査分の画像情報をそ
れぞれパラレルに出力する ことを特徴としている。

請求項３は、請求項１に記載したカラーイメージセン
サの駆動方法であって、 前記受光素子で発生した電荷を前記受光素子アレイの
１ブロックについて前記スイッチング素子をオンにして
前記配線に転送し、 前記駆動用ICから１ブロック分の出力を行う動作を複
数の受光素子アレイについて複数回行い、 前記駆動用ICから出力される各色が混在する画像情報
を色別に分離し、各色の１ブロック分の画像情報をそれ
ぞれバッファー手段に記憶し、 各色についての読み取り走査位置が整合するよう前記
バッファー手段から各色の１ブロック分の画像情報をそ
れぞれパラレルに出力する ことを特徴とするカラーイメージセンサの駆動方法。

請求項４記載のカラーイメージセンサは、 複数の受光素子を１ブロックとして複数ブロックを主
走査方向にライン状に配列した各色読み取り用の受光素
子アレイを副走査方向に複数列並列に設けた受光素子ア
レイ列と、 前記受光素子にそれぞれ接続し前記受光素子で発生し
た電荷をブロック毎に転送する複数のスイッチング素子
と、 前記各受光素子アレイ内のスイッチング素子を副走査
方向にブロック単位でそれぞれ接続し、副走査方向に対
応するブロック内のスイッチング素子と隣接するブロッ
ク内のスイッチング素子とをそれぞれ距離の近い順に接
続し、ブロック内のスイッチング素子から隣接する両方
のブロック内のスイッチング素子へは前記受光素子アレ
イ列の主走査方向に互いに反対側に位置するように接続
し、接続の距離の短い順に前記受光素子アレイ列に近い
順に配置し、前記転送された電荷を蓄積する複数の配線
と、 前記配線に接続し前記電荷をブロック毎に時系列に出
力する駆動用ICと、 前記駆動用ICから出力される各色が混在する画像情報
を色別に分離する画像情報選択段と、 前記画像情報選択手段から出力される各色別の画像情
報をそれぞれ記憶し、各色についての読み取り走査位置
が整合するようそれぞれパラレルに出力する各色に対応
する数のバッファー手段と を具備することを特徴としている。

請求項５は、請求項４に記載したカラーイメージセンサ
の駆動方法であって、 前記受光素子で発生した電荷を前記受光素子アレイの
１走査についてブロック単位に前記スイッチング素子を
オンにして前記配線に転送し、 前記駆動用ICからブロック毎に順次時系列に出力する
動作を複数の受光素子アレイについて複数回行い、 前記駆動用ICから出力される各色が混在する画像情報
を色別に分離し、各色の１走査分の画像情報をそれぞれ
バッファー手段に記憶し、 各色についての読み取り走査位置が整合するよう前記
バッファー手段から各色の１走査分の画像情報をそれぞ
れパラレルに出力する ことを特徴としている。

請求項６は、請求項４に記載したカラーイメージセン
サの駆動方法であって、 前記受光素子で発生した電荷を前記受光素子アレイの
１ブロックについて前記スイッチング素子をオンにして
前記配線に転送し、 前記駆動用ICから１ブロック分の出力を行う動作を複
数の受光素子アレイについて複数回行い、 前記駆動用ICから出力される各色が混在する画像情報
を色別に分離し、各色の１ブロック分の画像情報をそれ
ぞれバッファー手段に記憶し、 各色についての読み取りブロック位置が整合するよう
前記バッファー手段から各色の１ブロック分の画像情報
をそれぞれパラレルに出力する ことを特徴としている。

（作用） 請求項１及び請求項４のカラーイメージセンサによれ
ば、各色読み取り用の受光素子アレイの各アレイの電荷
について、駆動用ICによりブロック毎に時系列に出力
し、この出力中において各色が混在する画像情報を画像
情報選択手段により色別に分離し、各色に対応する数の
バッファ手段により、分離された各色別の画像情報をそ
れぞれ記憶し、各色についての読み取り走査位置が整合
するようそれぞれパラレルに出力されるので、各色読み
取り用の受光素子アレイの読取り走査位置と出力結果と
の整合性を図ることが可能となる。

この際、請求項２及び請求項５の駆動方法によれば、
各色読み取り用の受光素子アレイの各アレイについて、
ブロック毎に時系列に出力される１走査分の出力をそれ
ぞれ記憶して走査位置の整合を図るようにするものであ
る。

また、請求項３及び請求項６の駆動方法によれば、各
色読み取り用の受光素子アレイの各アレイについて、ぞ
れぞれ１ブロック分の出力を記憶して走査位置の整合を
図るようにするものである。

（実施例） 本発明の一実施例について図面を参照しながら説明す
る。

第１図に本実施例に係るカラ−イメ−ジセンサの等価
回路図を示す。

第１図に示すように、このカラ−イメ−ジセンサは、
ガラス等の絶縁性の基板21上に併設されたｎ個のサンド
イッチ型の受光素子（フォトダイオ−ドＰ）11″を１ブ
ロックとし、このブロックをＮ個有してなる受光素子ア
レイ11（P1,1〜PN,n）とし、この受光素子アレイ11を副
走査方向に受光素子アレイ11a、11b、11cと３本配置し
て受光素子アレイ列を形成し、各受光素子11″に接続さ
れた薄膜トランジスタ（T1,1〜TN,n）の電荷転送部12
と、マトリック状の多層配線の配線群13と、電荷転送部
12から配線群13を介して設けられたブロック内の受光素
子群毎に対応するｎ本の共通信号線14と、共通信号線14
が接続する駆動用IC15内のアナログスイッチ（SW1〜SW
n）と、共通信号線14に設けられた負荷容量（C1〜Cn）
とから構成されている。

そして、駆動用IC15からの出力線17はRGB選択回路18
に接続し、RGB選択回路18はRGBそれぞれの遅延バッファ
−19R、19G、19Bに接続し、遅延バッファ−19R、19G、1
9Bは色補正回路20に接続され、色補正回路20から各色毎
の出力結果が出力される構成となっている。

各受光素子11″の一端は各受光素子アレイ列毎の共通
電極にはVB1、VB2、VB3の電圧が印加され、第１列の受
光素子アレイ11aに接続する電荷転送部12の薄膜トラン
ジスタ（TFT）から導かれる配線は、第２列、第３列の
受光素子アレイ11b、11cに接続する薄膜トランジスタへ
接続する構成となっており、共通の配線としてマトリッ
クス状の多層配線の配線群13に接続し、受光素子アレイ
11のブロック内の受光素子11″の数の共通信号線14に接
続するものである。また、受光素子アレイ11間の薄膜ト
ランジスタのゲ−ト電極はそれぞれブロック単位に接続
され、ブロック毎に三つのゲ−ト端子GR1〜GRN、GG1〜G
GN、GB1〜GBNが設けられている。

第２図に本実施例に係るカラ−イメ−ジセンサの受光
素子11″部分、薄膜トランジスタ部分、それに配線群13
の一部分の平面説明図を、第３図に本実施例に係るカラ
−イメ−ジセンサの断面説明図を示し、各構成部分を説
明する。

受光素子11″は、第３図の断面説明図に示すように、
ガラス等の基板21上に下部の共通電極となるクロム（C
r）等による帯状の金属電極22と、各受光素子11″毎に
分割形成された水素化アモルファスシリコン（ａ−Si:
H）から成る光導電層23と、同様に分割形成された酸化
インジウム・スズ（ITO）から成る上部の透明電極24と
が順次積層するサンドイッチ型を構成している。

尚、ここでは下部の金属電極22は主走査方向に帯状に
形成され、金属電極22の上に光導電層23が離散的に分割
して形成され、上部の透明電極24も同様に離散的に分割
して個別電極となるよう形成されることにより、光導電
層23を金属電極22と透明電極24とで挟んだ部分が各受光
素子11″を構成し、その集まりが受光素子アレイ11を形
成している。

そして、この受光素子アレイ11を副走査方向に３本配
置して受光素子アレイ列が形成される。透明電極24上の
位置には、画像情報を色分離するカラ−フィルタ（図示
せず）が配置されている。カラ−フィルタは、各受光素
子アレイ11で異なる色（例えば、受光素子11″ａ上に
赤，受光素子11″ｂ上に緑、受光素子11″ｃ上に青）が
配置されている。

また、離散的に分割形成されたそれぞれの透明電極24
の一端にはアルミニウム等の配線30aの一方が接続さ
れ、その配線30aの他方が電荷転送部12の薄膜トランジ
スタTi,j（ｉ＝１〜N,j＝１〜ｎ）のドレイン電極41に
接続されている。また、受光素子11″において、水素化
アモルファスシリコンの代わりに、CdSe（カドミウムセ
レン）等を光導電層とすることも可能である。このよう
に、光導電層23と透明電極24を個別化したのは、ａ−S
i:Hの光導電層23が共通層であると、その共通層のため
に隣接する電極間の干渉が起こるので、この干渉を少な
くするためである。

更に、受光素子11″の光導電層23にａ−Si:H.p−ｉ−
ｎを用いてもよいし、ａ−SiC、ａ−SiGeを用いてもよ
い。また、上記受光素子11′はフォトダイオ−ドである
が、フォトコンダクタ、フォトトランジスタであっても
構わない。

また、電荷転送部12を構成する薄膜トランジスタTi,j
は、前記基板21上にゲ−ト電極25としてのクロム（Cr
1）層、ゲ−ト絶縁層26としての窒化シリコン膜、半導
体活性層27としての水素化アモルファスシリコン（ａ−
Si:H）層、ゲ−ト電極25に対向するように設けられたト
ップ絶縁層29としての窒化シリコン膜、オ−ミックコン
タクト層28としてのn⁺水素化アモルファスシリコン（n⁺
a−Si:H）層、ドレイン電極41とソ−ス電極42としてク
ロム（Cr2）層を順次積層し、その上にポリイミド等の
絶縁層を介してアルミニウム層30の配線が接続する逆ス
タガ構造のトランジスタである。

ここで、オ−ミックコンタクト層28は、ドレイン電極
41に接触する部分28a層とソ−ス電極42に接触する部分2
8b層とに分離されて形成され、その上のクロム（Cr2）
層もドレイン電極41とソ−ス電極42とに分離して形成さ
れている。そして、ドレイン電極41には受光素子11″の
透明電極24からの配線30aが接続され、ソ−ス電極42に
は配線群13のアルミニウムの配線30bが接続されている
構成となっている。また、上記半導体活性層27としてpo
ly−Si等の別の材料を用いても同様の効果が得られる。

次に、マトリックス状の多層配線の配線群13及び負荷
容量C1〜Cnの構成を説明する。

多層配線の配線群13の構成は、下部の縦配線31をクロ
ム層で、上部の横配線32をアルミニウム層で形成され、
縦配線31と横配線32の間に窒化シリコンから成る第１の
絶縁層33とポリイミドから成る第２の絶縁層34を介し
て、配線層がマトリックス状に配置されている。第２の
絶縁層は更に二層にて形成する。絶縁層を多層にしたの
は、配線交差部でのクロスト−クを低減させるためであ
る。そして、上下配線の接続部分は、コンタクトホ−ル
35で接続されている。また、平行に配列された配線の間
にア−ス線を配置することで、隣接する配線間における
クロスト−クの発生を防止することもできる。

負荷容量C1〜Cnの構成は、負荷容量の下部電極31aと
なる個別電極を配線群13の一部を構成する縦配線31の延
長線上に縦配線31と一体にクロムで離散的に形成し、そ
の上に配線群13の第１の絶縁層33の窒化シリコンと第２
の絶縁層34のポリイミドを延長して絶縁層を形成する。
但し、ここでは第２の絶縁層34は一層のみで形成するこ
ととする。そして、絶縁層34上に配線群13のの上部の横
配線32と同時にアルミニウムで帯状の負荷容量C1〜Cnの
上部電極36部分を形成する。

上記の下部配線31と負荷容量C1〜Cnの下部部分の個別
電極31aは、同一のフォトリソ工程で作成され、また上
部配線32と負荷容量の上部部分の共通電極36も同一のフ
ォトリソ工程で作成されるものである。このようにして
作成された配線群13と負荷容量の上には保護膜が形成さ
れる。

ｎ本の共通信号線14は、配線群13の横の配線32の一部
から構成され、負荷容量C1〜Cnを途中に設置して駆動用
IC15内のアナログスイッチSW1〜SWnに接続するよう構成
されている。１〜ｎの共通信号線14は、例えば、受光素
子アレイ11aにおいてはブロック単位の受光素子P1,1〜P
1,n、P2,1〜P2,n、…,PN,1〜PN,nのそれぞれの電荷を読
み出すための共通の信号線としての役割を果たすもの
で、受光素子アレイ11b、11cにおいても同様の共通の信
号線となっている。そして負荷容量C1〜Cnに蓄積された
電荷によって共通信号線14の電位が変化し、この電位値
をアナログスイッチSWnの動作により出力線17（第１
図）に抽出するようになっている。

RGB選択回路18は、出力線17から出力された結果が入
力され、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の出力結果毎に
分離する回路である。遅延バッファ−19R、19G、19B
は、RGBそれぞれに対応した記憶装置（メモリ）となっ
ており、RGB選択回路18からの出力結果を一時的に記憶
し、原稿読取りの走査位置に整合するように各色の出力
結果を遅延させてパラレルに出力するものである。ま
た、色補正回路20は、遅延バッファ−19R、19G、19Bか
らパラレルに出力される各色の出力結果について、その
バランスを調整する補正回路となっており、更にRGB毎
にパラレルに出力するものである。

次に、本発明に係る一実施例のイメ−ジセンサの駆動
方法について説明する。

受光素子アレイ11上に配置された原稿（図示せず）に
光源（図示せず）からの光が照射されると、その反射光
が各受光素子アレイ列の受光素子11″（Ｐ）に照射し、
原稿の濃淡及び色彩に応じた電荷を発生させ、受光素子
11″の寄生容量等に蓄積される。各受光素子アレイ11
a、11b、11cには、特定の色（赤、緑、青）の波長のみ
を通過させるフィルタ−が設けられているため、第１の
受光素子アレイ11aでは赤色に反応して電荷を発生し、
第２の受光素子アレイ11bでは緑色に反応して電荷を発
生し、第３の受光素子アレイ11cでは青色に反応して電
荷を発生させるようになっている。

ゲ−トパルス発生回路（図示せず）からのゲ−トパル
スφＧに基づきTFTがオンの状態になると、フォトダイ
オ−ドＰと共通信号線14側を接続し、寄生容量等に蓄積
された電荷を負荷容量C1〜Cnに転送蓄積される。具体的
には、第１の受光素子アレイ（赤色対応）11aにおける
第１ブロックのフォトダイオ−ドP1,1〜P1,nに電荷が発
生した場合、ゲ−トパルス発生回路からゲ−トパルスφ
GR1が印加されると、TFTのT1,1〜T1,nがオンの状態にな
り、P1,1〜P1,nに発生した電荷がマトリックス状の多層
配線の配線群13を経由して、負荷容量C1〜Cnに転送蓄積
される。この後、TFTのT1,1〜T1,nがオフの状態にな
る。上記の場合、フォトダイオ−ドＰの寄生容量に比
べ、負荷容量の方が100倍以上大きいので、フォトダイ
オ−ドＰのリセットは不要となる。

次に、タイミング発生回路（図示せず）は、駆動用IC
15の読み出し用のスイッチSW1〜SWnに読み出しスイッチ
ング信号φs1〜φsnを順次印加するとともに、これに１
タイミングずつ遅れて駆動用IC15のリセット用スイッチ
ング素子RS1〜RSnにリセットスイッチング信号φR1〜φ
Rnを順次印加する。これにより、負荷容量にC1〜Cnに蓄
積されている電荷は画像信号として出力線17から出力
（T out）される。そして次のブロックのフォトダイオ
−ドＰに発生している電荷の転送が行われる。第１の受
光素子アレイ（赤色対応）11aの読み取りが終了する
と、上記同様に、第２の受光素子アレイ（緑色対応）11
bの読み取りを行い、そして、第３の受光素子アレイ
（青色対応）11cの読み取りを行う。

次に、読み取られた第１〜第３の受光素子アレイ11a
〜11cの画像信号（画像デ−タ）を１本の共通の出力線1
7からRGB選択回路18に出力し、RGB選択回路18で赤、
緑、青の各色の画像デ−タに分離し、遅延バッファ−19
R、19G、19Bに各色の画像デ−タ毎に記憶され、原稿読
取りの走査位置と画像デ−タが整合するように制御され
て遅延バッファ−19R、19G、19Bからパラレルに出力さ
れる。そして、パラレルに出力された画像データについ
て、各色のバランスの調整を色補正回路20で行い、各色
の画像デ−タをパラレルに出力する。

更に、遅延バッファ−19R、19G、19Bにおける原稿読
取りの走査位置と画像デ−タとの整合の制御処理につい
て、具体的に、第４図の受光素子、電荷転送部及び配線
群の一部の概略説明図と、第５図の読取り順位を表す図
と、第６図の出力線から出力される順位を表す図と、第
７図の遅延バッファ−に記憶される状態を表す図とを使
って、説明する。

受光素子と電荷転送部の構成は、第４図に示すよう
に、受光素子アレイ11aと受光素子アレイ11bの間及び受
光素子アレイ11bと受光素子アレイ11cの間には、電荷転
送部12の薄膜トランジスタが形成されているために、約
１走査分の空きエリアが形成される。そのため、例え
ば、受光素子アレイ11aが第１走査目を読む時には、受
光素子アレイ11bが第３走査目を読むことになり、また
受光素子アレイ11cが第５走査目を読むことになってし
まう。

そのため、第５図に示すように、受光素子アレイ11c
が第１走査目を読むためには、受光素子アレイ11aは４
走査分（Ｒ−4,R−3,R−2,R−１）の空読みをしなけれ
ばならず、受光素子アレイ11bは２走査分（Ｇ−2,G−
１）の空読みをしなければならない。また、受光素子ア
レイ11aが第Ｎ走査目を読むためには、受光素子アレイ1
1bは２走査分（GN＋2,GN＋１）の空読みをしなければな
らず、受光素子アレイ11cは４走査分（BN＋2,BN＋2,BN
＋2,BN＋１）の空読みをしなければならない。

本実施例のイメ−ジセンサにおいて、受光素子アレイ
11a、11b、11cの走査の順に原稿を読み取った場合に、
出力線17から出力される各色の１走査の画像デ−タの順
位は、第６図に示すようになる。つまり、原稿の第１走
査目に対して４走査分前の空読み走査を受光素子アレイ
11aが読み取って出力線17からＲ−４として出力し、次
に２走査分前の空読み走査を受光素子アレイ11bが読み
取って出力線17からＧ−２として出力し、次に原稿の第
１走査目を受光素子アレイ11cが読み取って出力線17か
らB1として出力する。そして、原稿の第Ｎ走査目を受光
素子アレイ11aが読み取って出力線17からRNとして出力
し、次に原稿の第Ｎ走査目に対して２走査分後の空読み
走査を受光素子アレイ11bが読み取って出力線17からGN
＋２として出力し、次に４走査分後の空読み走査を受光
素子アレイ11cが読み取って出力線17からBN＋４として
出力する。

このように出力線17から出力された画像デ−タは、RG
B選択回路18にて各色毎に分離されて、RGBそれぞれの遅
延バッファ−19R、19G、19Bに記憶される。遅延バッフ
ァ−19R、19G、19Bに画像デ−タが記憶される状態を表
しているのが第７図である。遅延バッファ−19Rにおい
ては、バッファ−先頭に４走査分不要な画像デ−タを保
持しており、遅延バッファ−19Gにおいては、バッファ
−先頭に２走査分不要な画像デ−タを保持している。そ
こで、遅延バッファ−19Rにおいては、先頭から４走査
分遅れて出力するようにし、遅延バッファ−19Gにおい
ては、先頭から２走査分遅れて出力するようにし、更に
遅延バッファ−19Gにおいては、末尾から２走査分を出
力しないようにし、遅延バッファ−19Bにおいては、末
尾から４走査分を出力しないようにする。これによっ
て、各色の画像デ−タと原稿読取りの走査位置とを揃え
て出力することができる。

本実施例のカラ−イメ−ジセンサによれば、受光素子
11″に発生した電荷をブロック単位に共通信号線14から
順次読み出すことができるため、１個の駆動用IC15で画
像信号を出力することが可能であり、駆動用ICか１個で
足りるためコスト高とならない効果があり、また１個の
駆動用IC15に共通信号線14をワイヤ−ボンディング等で
接続するようにしているのでワイヤ−ボンディングの本
数を少なくできて、イメ−ジセンサの信頼性を向上させ
ることができる効果があり、更に受光素子11″で発生し
た電荷を負荷容量C1〜Cnに転送して共通信号線14から読
み出すようにしているので、出力電圧にバラツキが生じ
ることが少ないとの効果がある。

また、本実施例のカラ−イメ−ジセンサの駆動方法に
よれば、受光素子アレイ11a、11b、11cで読み取った画
像信号（画像デ−タ）を遅延バッファ−19R、19G、19B
に記憶し、遅延バッファ−19Rにおいて４走査分遅らせ
て画像デ−タを出力し、遅延バッファ−19Gにおいて２
走査分遅らせて画像デ−タを出力するようにしているの
で、受光素子アレイ11a、11b、11cで読み取った走査位
置を揃えてパラレルに出力することができる効果があ
る。

本実施例のイメ−ジセンサの駆動方法においては、１
走査毎に１走査分を読み取って、遅延バッファ−に各色
毎に記憶し、遅延バッファ−で１走査分の出力タイミン
グを制御して、画像デ−タと原稿の読取り走査位置との
整合性を図るようにしていたが、別の実施例として、各
受光素子アレイのブロック単位に遅延バッファ−に記憶
し、ブロック単位に出力デ−タを制御して、出力デ−タ
と原稿の読取り走査位置との整合性を図るようにする駆
動方法も考えられる。この場合、各色の画像データをブ
ロック単位に遅延バッファーに記憶するので、各色の画
像データを１走査分記憶する例に比較して記憶容量が少
なくて済むという利点がある。

具体的には、第１列の受光素子アレイ11a（赤）の第
１ブロックの受光素子11″で発生した電荷を電荷転送部
12のスイッチング素子をオンにして、共通信号線14に転
送し、共通信号線14の電位を駆動用ICで読み取って出力
線17に出力し、RGB選択回路18を経由して遅延バッファ
−19Rに記憶し、次に第２列の受光素子アレイ11b（緑）
の第１ブロックについても同様の処理を行い、次に第３
列の受光素子アレイ11c（青）の第１ブロックについて
も同様の処理を行い、この動作を第１ブロックから第Ｎ
ブロックまで行うようにし、そして原稿を移動させて次
の走査位置についても第１ブロックから第Ｎブロックま
での読取り記憶処理を行う。

但し、受光素子アレイ11aと受光素子アレイ11bとの間
及び受光素子アレイ11bと受光素子アレイ11cとの間には
約１走査分の空きエリアが存在するため、受光素子アレ
イ11aが第１走査目の第１ブロックを読む時に、受光素
子アレイ11bは第３走査目の第１ブロックを読むことに
なり、受光素子アレイ11cは第５走査目の第１ブロック
を読むことになる。

従って、受光素子アレイ11aにおいては、４走査分の
空読みを第１ブロック〜第Ｎブロックまで行い、受光素
子アレイ11bにおいては、２走査分の空読みを第１ブロ
ック〜第Ｎブロックまで行い、遅延バッファ−19Rにお
いてバッファ−先頭から４走査分の第１ブロック〜第Ｎ
ブロックまでの出力デ−タを遅延させ、遅延バッファ−
19Gにおいてバッファ−先頭から２走査分の第１ブロッ
ク〜第Ｎブロックまでの出力デ−タを遅延させるように
し、更に遅延バッファ−19Gにおいてはバッファ−末尾
から２走査分を出力しないようにし、遅延バッファ−19
Bにおいてはバッファ−末尾から２走査分を出力しない
ようにすれば、出力デ−タと原稿の読取り走査位置との
整合性を図ることができる。そして、色補正回路20で出
力デ−タの色のバランスを調整し、ブロック単位でパラ
レルに出力するものである。

また、上記本実施例と別の実施例に示した２つのイメ
−ジセンサの駆動方法は、以下に説明する別の実施例の
イメ−ジセンサにも応用できる。

このイメ−ジセンサは、複数の受光素子を１ブロック
として複数ブロックを主走査方向にライン状に配列して
成る受光素子アレイを副走査方向に複数列並設した受光
素子アレイ列と、前記受光素子で発生した電荷をブロッ
ク毎に転送する複数のスイッチング素子と、前記電荷を
画像信号として出力する駆動用ICとを有するイメ−ジセ
ンサにおいて、前記１列の受光素子アレイのスイッチン
グ素子と別列の受光素子アレイのスイッチング素子とを
ブロック単位に副走査方向に対応するよう接続して共通
の配線とし、前記受光素子アレイ列の副走査方向に対応
するブロック内のスイッチング素子を接続する前記共通
の配線と隣接するブロック内のスイッチング素子を接続
する前記共通の配線とをそれぞれ距離の近い順に配線で
接続し、前記受光素子アレイ列におけるブロック内のス
イッチング素子に接続する前記共通の配線から隣接する
両方のブロック内のスイッチング素子に接続する前記共
通の配線への配線の接続は前記受光素子アレイ列の主走
査方向に対して互いに反対側に位置するように接続し、
前記接続された配線の長さの短い順に前記配線を前記受
光素子アレイ列に近い順で配置したことを特徴としてい
る。

次に、上記カラ−イメ−ジセンサの等価回路図を第８
図に示し、その構成を説明する。第１図と同様の構成を
とる部分については同一の符号を使って説明する。

第８図に示すように、このカラ−イメ−ジセンサは、
ガラス等の絶縁性の基板上に併設されたｎ個のサンドイ
ッチ型の受光素子（フォトダイオ−ドＰ）11″を１ブロ
ックとし、このブロックをＮ個有してなる受光素子アレ
イ11（P1,1〜PN,n）とし、この受光素子アレイ11を副走
査方向に受光素子アレイ11a、11b、11cと３本配置して
受光素子アレイ列を形成し、受光素子アレイ11aには赤
（Ｒ）色光を透過させるフィルタが設けられ、受光素子
アレイ11bには緑（Ｇ）色光を透過させるフィルタが設
けられ、受光素子アレイ11cには青（Ｂ）色光を透過さ
せるフィルタが設けられ、各受光素子11″に接続された
薄膜トランジスタ（T1,1〜TN,n）の電荷転送部12と、隣
接するブロック内の電荷転送部12相互を接続する配線群
13と、電荷転送部12から配線群13を介してブロック内の
受光素子群毎に対応するｎ本の共通信号線14と、共通信
号線14が接続する駆動用IC15と、駆動用IC15内でｎ本の
共通信号線14の電位を出力線17（COM）に時系列的に抽
出するためのアナログスイッチ（SW1〜SWn）とから構成
されている。

各受光素子11″の一端は各受光素子アレイ毎の共通電
極からVB1、VB2、VB3の電圧が印加され、第１列の受光
素子アレイ11aの各受光素子11″に接続する電荷転送部1
2の薄膜トランジスタ（TFT）から導かれる配線は、第２
列、第３列の受光素子アレイ11b、11cに接続する薄膜ト
ランジスタへ接続する構成となっており、共通の配線と
して配線群13に接続し、受光素子アレイ11のブロック内
の受光素子11″の数の共通信号線14に接続するものであ
る。また、受光素子アレイ11間の薄膜トランジスタのゲ
−ト電極はそれぞれブロック単位に接続され、ブロック
毎にゲ−ト端子が設けられ、３列の受光素子アレイ11
a、11b、11cに対応してゲ−ト端子GR1〜GRN、GR1〜GG
N、GB1〜GBNが設けられている。

第９図にカラ−イメ−ジセンサの受光素子11″部分、
薄膜トランジスタ部分、それに配線群13の一部分の平面
説明図を示し、各構成部分を説明する。尚、第２図と同
様の構成をとる部分については、同一の符号を付して説
明する。

受光素子11″の構成及び電荷転送部12を構成する薄膜
トランジスタ（Ti,j）の構成は、第１図〜第３図のイメ
−ジセンサにおいて説明したものと同様である。

ここで、第１列の受光素子アレイ11aの各受光素子1
1″に接続する電荷転送部12の薄膜トランジスタと、第
２列の受光素子アレイ11bにおける薄膜トランジスタ
と、それに第３列の受光素子アレイ11cにおける薄膜ト
ランジスタとの間の接続関係について第９図を使って説
明すると、第１列〜第３列の受光素子アレイ11a〜11c内
の電荷転送部12の薄膜トランジスタのソ−ス電極42は、
ブロック単位に副走査方向に対応するように、それぞれ
共通信号線14となるアルミニウムの配線30bで接続され
ている。つまり、共通信号線14が薄膜トランジスタのソ
−ス電極42に接続しながら通過していく形となってい
る。

第８図のイメ−ジセンサにおける配線群13の構成を、
第８図から第10図を参照しながら詳細に説明する。

配線群13の構成は、例えば第８図に示すように、第１
ブロックの下側に位置する駆動用IC15aから共通信号線1
4（信号線１′〜ｎ′）が導き出され、当該信号線１′
〜ｎ′には途中受光素子アレイ11a、11b、11cのそれぞ
れの第１ブロックの薄膜トランジスタT1,1〜T1,nのソ−
ス電極42がそれぞれ接続し、第９図の受光素子と薄膜ト
ランジスタ、それに配線群の一部の平面説明図に示すよ
うに、受光素子11″と隣接する受光素子11″の間をポリ
イミド等の絶縁層の上をアルミニウム（Al）の金属配線
で信号線１′〜ｎ′を通過させ、受光素子アレイ列の上
側を第２ブロック方向に信号線１′〜ｎ′が延び、更に
再び受光素子11″と隣接する受光素子11″の間をポリイ
ミド等の絶縁層の上をAlの金属配線で信号線１′〜ｎ′
を通過させ、途中受光素子アレイ11a、11b、11cのそれ
ぞれの第２ブロックの薄膜トランジスタT2,n〜T2,1のソ
−ス電極42がそれぞれ接続するようになっている。

具体的には、信号線１′には受光素子アレイ11c、11
b、11aの第１ブロックの薄膜トランジスタT1,1のソ−ス
電極42がそれぞれ接続し、そして受光素子アレイ11a、1
1b、11cの第２ブロックの薄膜トランジスタT2,nのソ−
ス電極42がそれぞれ接続し、また信号線２′には受光素
子アレイ11c、11b、11aの第１ブロックの薄膜トランジ
スタT1,2のソ−ス電極42がそれぞれ接続し、受光素子ア
レイ11a、11b、11cの第２ブロックの薄膜トランジスタT
2,n−１のソ−ス電極42がそれぞれ接続するように、隣
接するブロックにおいて遠い順に薄膜トランジスタＴの
ソ−ス電極42同士が信号線を経由して接続し、そして信
号線ｎ′には受光素子アレイ11c、11b、11aの第１ブロ
ックの薄膜トランジスタT1,nのソ−ス電極42がそれぞれ
接続し、受光素子アレイ11a、11b、11cの第２ブロック
の薄膜トランジスタT2,1のソ−ス電極42がそれぞれ接続
することとなる。逆に言えば、隣接するブロック間にお
いて距離の近い薄膜トランジスタＴのソ−ス電極42同士
が信号線で順次接続されるようにする。

この場合、第10図の配線群の概略図に示すように、第
１ブロックと第２ブロックの間を接続した信号線の配線
は、その距離が短い順に受光素子アレイ列に沿って（主
走査方向に）、受光素子アレイ列に近づけて受光素子ア
レイ11aの上側に配置するようにする。具体的に説明す
ると、最も短い信号線ｎ′が受光素子アレイ11aに最も
近くに配置され、次に信号線ｎ′−１が受光素子アレイ
11aに２番目に近く配置され、このようにして最も長い
信号線１′が配線群13の内で一番外側に配置されること
になる。以上のような構成になっているので、第１ブロ
ックと第２ブロックの間には信号線同士が交差すること
がなく、クロスト−クの心配がない。

次に、第２ブロックと第３ブロックとの間の配線群13
の具体的構成を説明する。受光素子アレイ列の第２ブロ
ックの薄膜トランジスタT2,1〜T2,nのそれぞれのソ−ス
電極42と、受光素子アレイ列の第３ブロックの薄膜トラ
ンジスタT3,n〜T3,1のそれぞれのソ−ス電極42とは受光
素子アレイ列の下側に配置された信号線ｎ′〜１′によ
ってそれぞれ接続されている。具体的には、信号線ｎ′
には受光素子アレイ11a、11b、11cの第２ブロックの薄
膜トランジスタT2,1のソ−ス電極42がそれぞれ接続し、
受光素子アレイ11c、11b、11aの第３ブロックの薄膜ト
ランジスタT3,nのソ−ス電極42がそれぞれ接続し、また
信号線ｎ′−１には受光素子アレイ11a、11b、11cの第
２ブロックの薄膜トランジスタT2,2のソ−ス電極42がそ
れぞれ接続し、受光素子アレイ11a、11b、11cの第３ブ
ロックの薄膜トランジスタT3,n−１のソ−ス電極42がそ
れぞれ接続する。このように隣接するブロックにおいて
遠い順に薄膜トランジスタＴのソ−ス電極42同士を信号
線で接続し、そして受光素子アレイ11c、11b、11aの第
２ブロックの薄膜トランジスタT2,nのソ−ス電極42と受
光素子アレイ11a、11b、11cの第３ブロックの薄膜トラ
ンジスタT3,1のソ−ス電極42とは信号線１′によってそ
れぞれ接続されることになる。逆に言えば、隣接するブ
ロック間において距離の近い薄膜トランジスタＴのソ−
ス電極42同士を信号線で順次接続されるようにする。

この場合、第10図に示すように、第２ブロックと第３
ブロックの間を接続した信号線の配線は、その距離が短
い順に受光素子アレイ列に沿って（主走査方向に）、受
光素子アレイ列に近づけて受光素子アレイ11cの下側に
配置するようにする。具体的に説明すると、最も短い信
号線１′が受光素子アレイ11cに最も近くに配置され、
次に信号線２′が受光素子アレイ11cに２番目に近く配
置され、このようにして最も長い信号線ｎ′が配線群13
の内で一番外側に配置されることになる。以上のような
構成になっているので、第２ブロックと第３ブロックの
間には信号線同士が交差することがなく、クロスト−ク
の心配がない。

全体の様子を第10図の概略図を示すと、奇数ブロック
から偶数ブロックへと配線群13の信号線で接続する場合
は、受光素子アレイ11aの上側に配置され、偶数ブロッ
クから奇数ブロックへと配線群13の信号線で接続する場
合は、受光素子アレイ11cの下側に配置される。そのた
め、奇数ブロックから偶数ブロックへの配線群13と偶数
ブロックから奇数ブロックへの配線群13とが交差するこ
とがなく、クロスト−クの心配がない。

本実施例においては、第Ｎブロックを偶数ブロックで
あるとすると、第１ブロックの下側に駆動用IC15aを設
けたのと同様に、偶数ブロックの第Ｎブロックの下側に
駆動用IC15bを設ける。ここで、駆動用IC15a内のアナロ
グスイッチSW1〜SWnには、信号線１′〜ｎ′の順で接続
されている。そして、第Ｎブロックの薄膜トランジスタ
TN,1〜TN,nのソ−ス電極42がそれぞれ接続する信号線は
駆動用IC15bに接続されるが、駆動用IC15b内のアナログ
スイッチSW1〜SWnには、駆動用IC15aから続いている信
号線が信号線ｎ′〜１′の順でそれぞれ接続されること
になる。

駆動用IC15a、15b内のアナログスイッチSW1〜SWnに接
続されるｎ本の共通信号線14は、配線群13から引き出さ
れ、この配線群13の信号線の配線中に蓄積された電荷に
よって共通信号線14の電位が変化し、この電位値をアナ
ログスイッチの動作により出力線17（COM1、２）に抽出
するようになっている。ここで、駆動用IC15a、15bにお
いては、アナログスイッチSW1〜SWnの順で信号線の電位
値を読み出すこととなっている。

次に、本発明に係る一実施例のイメ−ジセンサの駆動
方法について説明する。

受光素子アレイ11上に配置された原稿（図示せず）に
光源（図示せず）からの光が照射されると、その反射光
が受光素子（フォトダイオ−ドＰ）に照射し、原稿の濃
淡に応じた電荷を発生させ、受光素子11″の寄生容量等
に蓄積される。ゲ−トパルス発生回路（図示せず）から
ゲ−ト信号線Ｇを経由して伝達されたゲ−トパルスφＧ
に基づき薄膜トランジスタＴがオンの状態になると、フ
ォトダイオ−ドＰと共通信号線14側を接続して受光素子
11″の寄生容量等に蓄積された電荷を配線群13の配線容
量に転送蓄積される。

具体的に受光素子アレイ11aの第１ブロックのフォト
ダイオ−ドP1,1〜P1,nに電荷が発生した場合について説
明すると、ゲ−トパルス発生回路からゲ−トパルスφGR
1が印加されると、受光素子アレイ11aの第１のブロック
内の薄膜トランジスタT1,1〜T1,nがオンの状態になり、
受光素子アレイ11aのフォトダイオ−ドP1,1〜P1,nに発
生した電荷が共通信号線14全般に均一に分散して転送蓄
積される。つまり、フォトダイオ−ドP1,1の電荷は信号
線１′全般の配線容量へ、フォトダイオ−ドP1,2の電荷
は信号線２′全般の配線容量へ、そしてフォトダイオ−
ドP1,nの電荷は信号線ｎ′全般の配線容量へと転送蓄積
される。

そして、配線容量へ転送蓄積された電荷によって共通
信号線14の電位が変化し、これを駆動用IC15で読み出
し、このようにして、受光素子アレイ11aの第２〜第Ｎ
ブロックの電荷の転送、読み出しを行い、次に受光素子
アレイ11b、11cの出力を行うことになる。

次に、第８図と第10図に示す実施例では２個の駆動用
IC15a、15bを設けているため、２個の駆動用IC15a、15b
相互の動作関係を説明する。

２個の駆動用IC15a、15bは、第11図に示すようにそれ
ぞれ接続されていて、駆動用IC15aには外部より配線容
量に生じる電位の読み出しを開始するスタ−ト信号φｓ
を読み込む構成となっており、スタ−ト信号φｓを信号
読み込み端子ST1で読み込むと、第１ブロックに関する
配線容量の電位を駆動用IC15a内に読み込み、駆動用IC1
5a内のスイッチSW1〜SWnを順次オンにして第１ブロック
のフォトダイオ−ドP1,1〜P1,nで発生し、信号線１′〜
ｎ′の配線容量に蓄積された電荷をCOM1より読み出すこ
ととなる。

第１ブロックの読み出しが終了した場合、信号が駆動
用IC15a内の信号発生端子CR1から駆動用IC15b内の信号
読み込み端子ST2及びCS2に伝達され、当該信号を受け取
った駆動用IC15bは、駆動用IC15b内のスイッチSW1〜SWn
を順次オンにして第２ブロックのフォトダイオ−ドP2,1
〜P2,nで発生し、信号線１′〜ｎ′の配線容量に蓄積さ
れた電荷をCOM2より読み出すこととなる。端子ST2と端
子CS2は、内部でOR回路に接続されているため、いずれ
か一方に信号が入力されると、駆動用IC15bが動作可能
な状態となり、１ブロック（ここでは第２ブロック）の
電荷を読むよう作動する。

さらに、第２ブロックの読み出しが終了した場合、信
号が駆動用IC15b内の信号発生端子CR2から駆動用IC15a
内の信号読み込み端子CS1に伝達され、当該信号を受け
取った駆動用IC15aは、第３ブロックに関する電荷をCOM
1より読み出すこととなる。端子CS1も端子CS2と同様に
信号が伝えられると、１ブロック（ここでは第３ブロッ
ク）の電荷を読むよう作動する。

このようにして、受光素子アレイ11の第１ブロックか
ら第Ｎブロックまでの電荷を駆動用IC15aのCOM1と駆動
用IC15bのCOM2から交互にCOMに読み出すこととなってお
り、CR1から信号が発生した時は、COM1からの出力はCS1
に信号が入るまでオフの状態になり、同様に、CR2から
信号が発生した時は、COM2からの出力はCS2に信号が入
るまでオフの状態になる。

駆動用IC15a、15bには、外部から一定間隔でクロック
パルスφCkが送り込まれており、上記COM1とCOM2からの
交互の出力動作によって、第Ｎブロックの電荷の読取り
を行って、駆動用ICの動作が終了し、原稿の１ラインの
読取りが終了する。

そして、COM1とCOM2を連結させて、COM1とCOM2から交
互にCOMに出力された画像信号は、第１ブロックから第
Ｎブロックまでの全体の画像信号となる。

このように、駆動用IC15aで奇数ブロックに関する電
荷を読み出し、駆動用IC15bで偶数ブロックに関する電
荷を読み出すようにしているのは、第12図で示す奇数偶
数ブロックにおける電荷の読み出し順位（方向）が反対
になるからである。つまり、駆動用IC15aは、信号線
１′〜ｎ′に蓄積された電荷をアナログスイッチSW1〜S
Wnで信号線１′〜ｎ′の順で読み取り、COM1より出力す
るようになっているので、第１ブロック〜第Ｎブロック
の電荷を読み出そうとすれば、奇数ブロックではフォト
ダイオ−ドＰの１番目〜ｎ番目の電荷が信号線１′〜
ｎ′に蓄積されるため、信号線１′〜ｎ′の順で読み出
すようになっているが、偶数ブロックではフォトダイオ
−ドＰの１番目〜ｎ番目の電荷が信号線ｎ′〜１′に蓄
積されるため、信号線ｎ′〜１′の順で読み出すように
なるので、偶数ブロックでは信号の読み出し順序が逆に
なる。そこで、駆動用IC15aでは奇数ブロックでの電荷
のみを選択的に読み出すこととする。

その反対に、駆動用IC15bでは偶数ブロックでの電荷
を読み出しが正常に行われる。つまり、偶数ブロックで
はフォトダイオ−ドＰの１番目〜ｎ番目の電荷が信号線
ｎ′〜１′に蓄積されるが、駆動用IC15bでは信号線
ｎ′〜１′の電荷の順で読み取り、COM2で出力するよう
になっているので、COM2には、偶数ブロックのフォトダ
イオ−ドＰの１番目〜ｎ番目で発生した電荷を画像信号
として出力されることになる。逆に、奇数ブロックにお
いてはフォトダイオ−ドＰのｎ番目〜１番目で発生した
電荷を画像信号として出力されることになる。そのため
駆動用IC15bでは偶数ブロックでの電荷のみを選択的に
読み出すこととする。

以上のように駆動用IC15a、15bがそれぞれ奇数、偶数
ブロックを選択的にCOM1とCOM2から出力し、それらを交
互に総合してCOMより出力すると、第12図のCOMに示すよ
うに、第１ブロック〜第Ｎブロックの画像信号を順次出
力するができる。

このように出力された１走査分の画像信号（画像デ−
タ）は、マトリックス配線構造のカラ−イメ−ジセンサ
において説明したように、RGB選択回路18で各色のデ−
タに分離され、各色毎の遅延バッファ−19R、19G、19B
に記憶され、遅延バッファ−19Rを４走査分遅延させ、
遅延バッファ−19Gを２走査分遅延させて色補正回路20
にパラレルに出力し、色補正回路20にて各色のバランス
を調整してパラレルに出力するようにする。

これにより、各受光素子アレイ11で読み取られた画像
デ−タを原稿読取りの走査位置に整合させ、各色を揃え
てパラレルに出力できるようになる。

また、マトリックス配線構造のカラ−イメ−ジセンサ
の駆動方法において別の実施例として説明したように、
RGBの画像デ−タを１走査単位で処理するのではなく、
受光素子アレイ列のブロック単位にブロック毎のデ−タ
として遅延バッファ−19に記憶し、各受光素子アレイの
ブロック毎のデ−タをパラレルに出力するようにして
も、各受光素子アレイ11で読み取られた画像デ−タを原
稿読取りの走査位置に整合させて出力できる。

更に、上記実施例のカラ−イメ−ジセンサの駆動方法
においては、駆動用ICを２個設けて、一方の駆動用IC15
aで奇数ブロックで発生した電荷を読み出すようにし、
他方の駆動用IC15bで偶数ブロックで発生した電荷を読
み出すようにして、両方の駆動用ICからの出力を合成さ
せて画像信号としたが、第13図のイメ−ジセンサの概略
説明図に示すように、１個の駆動用ICを用いて画像信号
を出力することにし、出力線17からRGB選択回路18に接
続する前に信号順切換回路40を設け、この信号順切換回
路40にて偶数ブロックのｎ〜１ビット順に出力される信
号を逆順序にてRGB選択回路18に出力するようにすれ
ば、駆動用IC1個でセンサを駆動することが可能とな
る。

（発明の効果） 本発明によれば、各色読み取り用の受光素子アレイの
各アレイの電荷について、駆動用ICによりブロック毎に
時系列に出力し、この出力中において各色が混在する画
像情報を画像情報選択手段により色別に分離し、各色に
対応する数のバッファー手段により、分離された各色別
の画像情報をそれぞれ記憶し、各色についての読み取り
走査位置が整合するようそれぞれパラレルに出力される
ので、バッファー手段で遅延させるという簡単な構成
で、各色読み取り用の受光素子アレイの読取り走査位置
と出力結果との整合性を図ることができる。

【図面の簡単な説明】

第１図は本実施例に係るカラ−イメ−ジセンサの等価回
路図、第２図は本実施例に係るカラ−イメ−ジセンサの
受光素子、電荷転送部及び配線群の一部の平面説明図、
第３図は本実施例に係るカラ−イメ−ジセンサの断面説
明図、第４図は受光素子、電荷転送部及び配線群の一部
の概略説明図、第５図は読取り順位を表す図、第６図は
出力線から出力される順位を表す図、第７図は遅延バッ
ファ−に記憶される状態を表す図、第８図は別の実施例
のカラ−イメ−ジセンサの等価回路図、第９図は別の実
施例のカラ−イメ−ジセンサの受光素子部分、薄膜トラ
ンジスタ部分、配線群の一部の平面説明図、第10図は別
の実施例のカラ−イメ−ジセンサの配線群の概略図、第
11図は別の実施例のカラ−イメ−ジセンサの駆動用ICの
接続構成図、第12図は第11図の駆動用ICからの出力説明
図、第13図はもう一つ別のカラ−イメ−ジセンサの概略
説明図、第14図は従来のカラ−イメ−ジセンサの平面説
明図、第15図は第14図のＡ−Ａ′線断面説明図、第16図
は第14図のカラ−イメ−ジセンサの駆動回路説明図、第
17図は画像読み取り動作を説明するための図である。 11……受光素子アレイ 12……電荷転送部 13……配線群 14……共通信号線 15……駆動用IC 17……出力線 18……RGB選択回路 19……遅延バッファ− 20……色補正回路 21……基板 22……金属電極 23……光導電層 24……透明電極 25……ゲ−ト電極 26……ゲ−ト絶縁層 27……半導体活性層 28……オ−ミックコンタクト層 29……トップ絶縁層 30……アルミニウム層 31……縦配線 32……横配線 33……第１の絶縁層 34……第２の絶縁層 35……コンタクトホ−ル 36……上部電極 40……信号順位切換回路 41……ドレイン電極 42……ソ−ス電極

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−283356（ＪＰ，Ａ) 特開 昭58−107775（ＪＰ，Ａ) 特開 平２−202265（ＪＰ，Ａ) 実開 昭59−106256（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/04 - 1/207

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】複数の受光素子を１ブロックとして複数ブ
   ロックを主走査方向にライン状に配列した各色読み取り
   用の受光素子アレイを副走査方向に複数列並列に設けた
   受光素子アレイ列と、 前記受光素子にそれぞれ接続し前記受光素子で発生した
   電荷をブロック毎に転送する複数のスイッチング素子
   と、 前記スイッチング素子にそれぞれ接続し、前記転送され
   た電荷を蓄積するブロックを構成する受光素子に等しい
   数の配線と、 前記配線に接続し前記電荷をブロック毎に時系列に出力
   する駆動用ICと、 前記駆動用ICから出力される各色が混在する画像情報を
   色別に分離する画像情報選択手段と、 前記画像情報選択手段から出力される各色別の画像情報
   をそれぞれ記憶し、各色についての読み取り走査位置が
   整合するようそれぞれパラレルに出力する各色に対応す
   る数のバッファー手段とを具備する ことを特徴とするカラーイメージセンサ。
2. 【請求項２】請求項１に記載したカラーイメージセンサ
   の駆動方法であって、 前記受光素子で発生した電荷を前記受光素子アレイの１
   走査についてブロック単位に前記スイッチング素子をオ
   ンにして前記配線に転送し、 前記駆動用ICからブロック毎に順次時系列に出力する動
   作を複数の受光素子アレイについて複数回行い、 前記駆動用ICから出力される各色が混在する画像情報を
   色別に分離し、各色の１走査分の画像情報をそれぞれバ
   ッファー手段に記憶し、 各色についての読み取り走査位置が整合するよう前記バ
   ッファー手段から各色の１走査分の画像情報をそれぞれ
   パラレルに出力する ことを特徴とするカラーイメージセンサの駆動方法。
3. 【請求項３】請求項１に記載したカラーイメージセンサ
   の駆動方法であって、 前記受光素子で発生した電荷を前記受光素子アレイの１
   ブロックについて前記スイッチング素子をオンにして前
   記配線に転送し、 前記駆動用ICから１ブロック分の出力を行う動作を複数
   の受光素子アレイについて複数回行い、 前記駆動用ICから出力される各色が混在する画像情報を
   色別に分離し、各色の１ブロック分の画像情報をそれぞ
   れバッファー手段に記憶し、 各色についての読み取りブロック位置が整合するよう前
   記バッファー手段から各色の１ブロック分の画像情報を
   それぞれパラレルに出力する ことを特徴とするカラーイメージセンサの駆動方法。
4. 【請求項４】複数の受光素子を１ブロックとして複数ブ
   ロックを主走査方向にライン状に配列した各色読み取り
   用の受光素子アレイを副走査方向に複数列並列に設けた
   受光素子アレイ列と、 前記受光素子にそれぞれ接続し前記受光素子で発生した
   電荷をブロック毎に転送する複数のスイッチング素子
   と、 前記各受光素子アレイ内のスイッチング素子を副走査方
   向にブロック単位でそれぞれ接続し、副走査方向に対応
   するブロック内のスイッチング素子と隣接するブロック
   内のスイッチング素子とをそれぞれ距離の近い順に接続
   し、ブロック内のスイッチング素子から隣接する両方の
   ブロック内のスイッチング素子へは前記受光素子アレイ
   列の主走査方向に互いに反対側に位置するように接続
   し、接続の距離の短い順に前記受光素子アレイ列に近い
   順に配置し、前記転送された電荷を蓄積する複数の配線
   と、 前記配線に接続し前記電荷をブロック毎に時系列に出力
   する駆動用ICと、 前記駆動用ICから出力される各色が混在する画像情報を
   色別に分離する画像情報選択手段と、 前記画像情報選択手段から出力される各色別の画像情報
   をそれぞれ記憶し、各色についての読み取り走査位置が
   整合するようそれぞれパラレルに出力する各色に対応す
   る数のバッファー手段とを具備する ことを特徴とするカラーイメージセンサ。
5. 【請求項５】請求項４に記載したカラーイメージセンサ
   の駆動方法であって、 前記受光素子で発生した電荷を前記受光素子アレイの１
   走査についてブロック単位に前記スイッチング素子をオ
   ンにして前記配線に転送し、 前記駆動用ICからブロック毎に順次時系列に出力する動
   作を複数の受光素子アレイについて複数回行い、 前記駆動用ICから出力される各色が混在する画像情報を
   色別に分離し、各色の１走査分の画像情報をそれぞれバ
   ッファー手段に記憶し、 各色についての読み取り走査位置が整合するよう前記バ
   ッファー手段から各色の１走査分の画像情報をそれぞれ
   パラレルに出力する ことを特徴とするカラーイメージセンサの駆動方法。
6. 【請求項６】請求項４に記載したカラーイメージセンサ
   の駆動方法であって、 前記受光素子で発生した電荷を前記受光素子アレイの１
   ブロックについて前記スイッチング素子をオンにして前
   記配線に転送し、 前記駆動用ICから１ブロック分の出力を行う動作を複数
   の受光素子アレイについて複数回行い、 前記駆動用ICから出力される各色が混在する画像情報を
   色別に分離し、各色の１ブロック分の画像情報をそれぞ
   れバッファー手段に記憶し、 各色についての読み取りブロック位置が整合するよう前
   記バッファー手段から各色の１ブロック分の画像情報を
   それぞれパラレルに出力する ことを特徴とするカラーイメージセンサの駆動方法。