JPH04313947A - イメ−ジセンサ及びその駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はファクシミリやスキャナ
等に用いられるイメ−ジセンサに関し、特に各受光素子
に接続されたスイッチング素子を用いたマトリックス駆
動により、複数の受光素子から成るブロック単位で信号
検出を行なうイメ−ジセンサにおいて、各ブロック間で
の出力信号のばらつきを減少させるための構造及び駆動
方法に関する。

【０００２】

【従来の技術】従来、ファクシミリ等には、例えば原稿
等の画像情報を１対１に投影して電気信号に変換する密
着型イメ−ジセンサが使用されている。そして、投影し
た画像を受光素子に対応する多数の画素に分割し、各受
光素子で発生した電荷を薄膜トランジスタ（ＴＦＴ）か
ら成るスイッチング素子を使って特定のブロック単位で
配線容量に一時蓄積して、駆動ＩＣにより電気信号とし
て数百ＫＨｚから数ＭＨｚまでの速度で時系列的に順次
読み出すＴＦＴ駆動型イメ−ジセンサが提案されている
。このＴＦＴ駆動型イメ−ジセンサは、スイッチング素
子によるマトリックス動作を行なうことにより単一の駆
動用ＩＣで読み取りが可能となるので、イメ−ジセンサ
を駆動する駆動ＩＣの個数を少なくすることができる。

【０００３】ＴＦＴ駆動型イメ−ジセンサは、例えば、
その等価回路図を図５に示すように、複数の受光素子Ｐ
ｋ，ｎ　を一列にライン状に配設し原稿幅と略同じ長さ
とした受光素子アレイ１０１と、前記各受光素子Ｐｋ，
ｎ　に１：１に対応する複数個のスイッチング素子Ｔｋ
，ｎ　から成る電荷転送部１０２と、薄膜構造によりマ
トリックス状に形成された信号転送配線１０３とから構
成されている。

【０００４】前記受光素子アレイ１０１は、Ｋ個のブロ
ックの受光素子群に分割され、一つの受光素子群を形成
するｎ個の受光素子Ｐｋ，ｎ　は、フォトダイオ−ドＰ
Ｄと寄生容量Ｃｐにより等価的に表すことができる。各
受光素子Ｐｋ，ｎ　は各スイッチング素子Ｔｋ，ｎ　の
ドレイン電極にそれぞれ接続されている。そして、スイ
ッチング素子Ｔｋ，ｎ　のソ−ス電極は、信号転送配線
１０３を介して受光素子群毎に共通信号線１０４（ｎ本
）にそれぞれ接続され、更に共通信号線１０４は駆動Ｉ
Ｃ１０５に接続されている。各スイッチング素子Ｔｋ，
ｎ　のゲ−ト電極には、ブロック毎に導通するように制
御配線Ｇｋ　を介してＴＦＴ制御回路１０６に接続され
ている。また、前記各制御配線Ｇｋ　は、信号転送配線
１０３上に形成された層間絶縁膜（図示せず）上に形成
されている。

【０００５】各受光素子Ｐｋ，ｎ　で発生する光電荷は
一定時間受光素子Ｐｋ，ｎ　の寄生容量とスイッチング
素子Ｔｋ，ｎ　のドレイン・ゲ−ト間のオ−バ−ラップ
容量ＣＧＤに蓄積された後、スイッチング素子Ｔｋ，ｎ
　を電荷転送用のスイッチとして用いてブロック毎に順
次信号転送配線１０３の配線容量ＣＬ　とスイッチング
素子Ｔｋ，ｎ　のソ−ス・ゲ−ト間のオ−バ−ラップ容
量ＣＧＳとに再配分される。

【０００６】すなわち、ＴＦＴ制御回路１０６から制御
配線Ｇ１　を経由して伝達されたゲ−トパルスφＧ１が
、第１のブロックのスイッチング素子Ｔ１，１　〜Ｔ１
，ｎ　をオンにし、第１のブロックの各受光素子Ｐｋ，
ｎ　で発生した電荷が各配線容量ＣＬ　に転送蓄積され
る。そして、各配線容量ＣＬ　に蓄積された電荷により
各共通信号線１０４の電位が変化し、この電圧値を駆動
ＩＣ１０５内のアナログスイッチＳＷｎを順次オンして
時系列的に出力線１０７に抽出する。そして、ゲ−トパ
ルスφＧ２〜φＧｋにより第２〜第Ｋのブロックのスイ
ッチング素子Ｔ２，１　〜Ｔ２，ｎ　からＴｋ，１　〜
Ｔｋ，ｎ　までがそれぞれオンすることによりブロック
毎に受光素子側の電荷が転送される。すなわち、スイッ
チング素子Ｔｋ，ｎ　は制御線Ｇ１　〜Ｇｋ　によりオ
ン・オフ制御されるが、各ブロック毎にｎ個のスイッチ
ング素子が同時に制御されることにより、ｎ個の受光素
子を並列に駆動用ＩＣ１０５に導くことができる。そし
て、転送された電荷による共通信号線１０４の電位をブ
ロック毎に順次読み出すことにより原稿の主走査方向の
１ラインの画像信号を得、ロ−ラ等の原稿送り手段（図
示せず）により原稿を移動させて前記動作を繰り返し、
原稿全体の画像信号を得るものである（特開昭６３−９
３５８号公報参照）。尚、スイッチＲＳは、各配線容量
ＣＬ　の残留電荷を除去してリセットを行なうためのも
のである。

【０００７】

【発明が解決しようとする課題】上述したイメ−ジセン
サにおいて、暗及び中間出力を得る場合、ＴＦＴ制御回
路１０６からのゲ−トパルスφＧｋによりブロック単位
でスイッチング素子Ｔｋ，ｎのオン・オフ制御を行なう
際、図６に示すように、ゲ−ト動作開始後の数ブロック
の各受光素子Ｐｋ，ｎ　からの信号出力が、それ以降の
ブロックからの信号出力よりも大きい値（絶対値）とな
る傾向があり、特に高温高湿動作を繰り返して行なうと
その傾向が顕著になることが多くの信頼性試験において
確認されている。実験的に１〜４ブロックに対応するの
制御配線Ｇ１　〜Ｇ４　を切断し、５ブロックめからゲ
−ト動作を開始すると、図７に示すように、１ブロック
以降の出力傾向が５ブロック以降に再現されることが確
認できた。

【０００８】上記現象は、ゲ−ト動作開始後の初期の数
ブロックにおいて、制御配線Ｇｋ　にゲ−トパルスが印
加された際、制御配線Ｇｋ　と信号転送配線１０３とが
交差する層間絶縁膜（図示せず）において後者を移動す
る電荷の一部が蓄積され、見掛け上より多くの電荷転送
が行われたことになり、信号出力の上昇という現象を引
き起こすことに起因する。特に、長時間の高温高湿動作
を行なうと、層間絶縁膜の誘電率が大きくなるので上記
現象が顕著に現れる。

【０００９】その後、順次各ブロックのスイッチング素
子Ｔｋ，ｎ　のゲ−トが導通状態になるに従い、前記層
間絶縁膜に蓄積される電荷は飽和状態となり、新たに蓄
積される電荷量は減少し、駆動ＩＣ１０５側で読み取る
信号出力が受光素子Ｐｋ，ｎ　で発生した電荷量に近づ
いていくこととなる。

【００１０】図６及び図７においては、上述のイメ−ジ
センサによる暗出力の読取動作を、温度８５℃，湿度８
５％で約１００時間行なった後に測定したものであり、
初期状態より強調された出力上昇傾向を示している。 尚、ノイズレベルは除いた値を記入してある。従って上
述した構造のＴＦＴ駆動型イメ−ジセンサによれば、ゲ
−ト動作開始後の初期の数ブロックにおいては、見掛け
上信号出力が大きくなるため、各受光素子Ｐｋ，ｎ　で
発生した電荷量を正確に読み取ることができないという
問題点が生じる。また、このような信号出力の上昇は、
イメ−ジセンサの推定寿命を短くする原因となり、イメ
−ジセンサの信頼性を悪化させるという問題点があった
。

【００１１】本発明は上記実情に鑑みてなされたもので
、ブロック単位で信号出力を読み取るＴＦＴ駆動型イメ
−ジセンサにおいて、ブロック毎に導通させるスイッチ
ング素子にゲ−トパルスを印加する際、ゲ−ト動作開始
後の数ブロックの受光素子における信号出力の上昇を抑
えることができるイメ−ジセンサを提供することを目的
とする。

【００１２】

【課題を解決するための手段】上記従来例の問題点を解
決するため請求項１のイメ−ジセンサは、ｎ個の受光素
子を１ブロックとして複数ブロックをライン状に配列し
て成る受光素子アレイと、前記各受光素子に直列に接続
されたスイッチング素子と、該各スイッチング素子をブ
ロック毎にオンさせるためのブロック数に対応する制御
配線と、信号検出用駆動ＩＣに接続された信号転送配線
とを具備し、各受光素子で発生した電荷をブロック毎に
各信号転送配線が有する配線容量に転送して信号検出を
行なうイメ−ジセンサにおいて、前記制御配線は層間絶
縁膜を介して各信号転送配線と交差して形成するととも
に、該制御配線と同様に層間絶縁膜を介して各信号転送
配線と交差して形成し、パルス印加手段に接続された少
なくとも１本以上のダミ−制御配線を形成して成ること
を特徴としている。

【００１３】請求項２のイメ−ジセンサの駆動方法は、
多数の受光素子をｎ個の受光素子から成る複数ブロック
に分割し、各受光素子に接続されたスイッチング素子を
制御配線にゲ−トパルスを印加することによりブロック
単位で導通させ、ブロック毎に各受光素子で発生した電
荷を信号転送配線の各配線容量に転送し、転送された電
荷を信号検出用駆動ＩＣにより時系列的に読み取るイメ
−ジセンサの駆動方法において、各スイッチング素子を
ブロック単位に導通させるゲ−トパルスに先立ち、層間
絶縁膜を介して各信号転送配線と交差して形成されたダ
ミ−制御配線にパルスを印加し、前記信号転送配線と前
記制御配線との交差部に蓄積される電荷量を飽和状態と
することを特徴としている。

【００１４】

【作用】本発明によれば、層間絶縁膜を介して各信号転
送配線と交差するダミ−制御配線を形成し、各受光素子
に接続された各スイッチング素子をブロック単位に導通
させるために印加されるゲ−トパルスに先立ち、前記ダ
ミ−制御配線にパルスを印加し、前記信号転送配線と前
記制御配線との交差部に蓄積される電荷量を飽和状態と
し、各スイッチング素子をブロック単位に導通させるゲ
−トパルスによっては前記交差部に電荷が蓄積されない
ようにする。

【００１５】

【実施例】本発明の一実施例について図面を参照しなが
ら説明する。本実施例に係るイメ−ジセンサは、図１の
等価回路に示すように、６４個の受光素子Ｐを１ブロッ
クとし、このブロックを４０個有して成る受光素子アレ
イ（受光素子Ｐ１，１　〜Ｐ４０，６４　）と、各受光
素子Ｐｋ，ｎ　（ｋ＝１〜４０，ｎ＝１〜６４）　にそ
れぞれ接続され、電荷転送部として機能するスイッチン
グ素子Ｔｋ，ｎ　（ｋ＝１〜４０，ｎ＝１〜６４）　と
、スイッチング素子Ｔｋ，ｎ　の導通により受光素子Ｐ
に発生した電荷がブロック毎に転送される信号転送配線
１や後述するダミ−制御配線２６及び制御配線２７が形
成された多層配線１０と、前記信号転送配線１に転送さ
れた電荷による電位変化を出力線２（ＣＯＭ）に時系列
的に抽出するよう駆動する駆動ＩＣ３とを有している。

【００１６】各受光素子Ｐは、光導電部材（例えばアモ
ルファスシリコン）を金属電極（クロム等）と透明電極
（ＩＴＯ等）とで挟んだ薄膜サンドイッチ構造で構成さ
れている。信号転送配線１は、図１及び図２に示すよう
に、副走査方向に沿って各ブロック毎にｎ（６４）本形
成された縦配線２１，層間絶縁膜２２，主走査方向に沿
ったｋ（４０）本の横配線２３を絶縁基板２０上に積層
形成した薄膜構造で構成されている（第１ブロックの信
号転送配線１は縦配線２１のみで形成されている。）。 各縦配線２１と各横配線２３とは、所望箇所（第１図に
示すコンタクトホ−ル２４）において、層間絶縁膜２２
に形成したコンタクトホ−ル２４を介して接続すること
により、マトリックス状の配線を構成している。また、
信号転送配線１上には保護膜２５が形成されている。

【００１７】また、絶縁基板２０上には、ブロック数に
等しい数の制御配線２７（Ｇｋ　）及び、この制御配線
２７の外側位置に、制御配線２７と同様に層間絶縁膜２
２を介して信号転送配線１の一部となる各横配線２３と
交差する複数（実施例の場合５本）のダミ−制御配線２
６（Ｄ１　〜Ｄ５　）が形成されている。ダミ−制御配
線２６及び制御配線２７は、Ｄ１　…Ｄ５　Ｇ１　…Ｇ
４０の順にＴＦＴ制御回路４の各ビットに接続し、順次
ゲ−トパルスが印加するように構成されている。ダミ−
制御配線２６及び制御配線２７は、前記信号転送配線１
と同様に縦配線と横配線とから構成されている。すなわ
ち、図１において、ダミ−制御配線２６及び制御配線２
７の縦のラインは前記縦配線２１と同じ金属をパタ−ニ
ングする際に形成され、横のラインは前記横配線２３と
同じ金属をパタ−ニングする際に形成される。そして、
信号転送配線１と同様に、縦ラインと横ラインとを層間
絶縁膜２２に形成したコンタクトホ−ル２４により接続
するマトリックス構造としている。

【００１８】各スイッチング素子Ｔは、前記受光素子Ｐ
と同様に薄膜積層構造で形成され、ゲ−ト電極Ｇ，ソ−
ス電極Ｓ，ドレイン電極Ｄを有し、ドレイン電極Ｄは受
光素子Ｐ側に，ソ−ス電極Ｓは共通信号線側にそれぞれ
接続されている。また、スイッチング素子Ｔｋ，ｎ　の
ゲ−ト電極Ｇはブロック毎にそれぞれ前記制御配線Ｇｋ
　（ｋ＝１〜４０）に接続され、ＴＦＴ制御回路４から
の電圧ＶＧ　の印加によりブロック毎にオン・オフ制御
して６４個の受光素子Ｐに発生する電荷を順次並列に信
号転送配線１が有する各配線容量ＣＬ　に転送するよう
になっている。

【００１９】次に前記ダミ−制御配線２６の作用につい
て図３及び図４を参照して説明する。ダミ−制御配線２
６には、各受光素子Ｐｋ，ｎ　に接続された各スイッチ
ング素子Ｔｋ，ｎ　をブロック単位に導通させるために
印加されるゲ−トパルスに先立ち、ＴＦＴ制御回路４か
らゲ−トパルスと同様のパルスが印加される。そして、
５本のダミ−制御配線２６に順次パルスが印加された後
、各制御配線２７に各スイッチング素子ＴＴｋ，ｎ　を
ブロック毎にオン・オフ制御するゲ−トパルスが順次印
加される。

【００２０】図３は、ダミ−制御配線２６と、これと交
差する各信号転送配線１との間の層間絶縁膜２２に生じ
る総容量をモデル化したものであり、ダミ−制御配線２
６に順次パルスが印加されると、ダミ−制御配線２６と
信号転送配線１との交差部に蓄積される電荷が飽和状態
となっていくことを表している。図では第３ゲ−トにパ
ルスが印加した時点から交差部に蓄積される電荷が飽和
状態となり、以後はゲ−トパルスの印加によって交差部
に蓄積される電荷は変化しない。

【００２１】これをグラフで表現すると図４のようにな
り、ブロック数が３以後の制御配線（１〜５まではダミ
−の制御配線）に印加されるゲ−トパルスにより蓄積さ
れる電荷量は一定となる。ｋブロックめのゲ−トパルス
の印加の後は、蓄積電荷は放電されて初期状態に戻る。

【００２２】上記実施例では、ダミ−制御配線２６を制
御配線２７の外側位置に形成したが、層間絶縁膜２２を
介して信号転送配線１と交差する位置ならいずれに形成
してもよく、例えば、制御配線２７と制御配線２７との
間に形成してもよい。

【００２３】本実施例によれば、各スイッチング素子Ｔ
ｋ，ｎ　をブロック単位に導通させて電荷転送を行なう
ゲ−トパルスに先立ち、ダミ−制御配線２６にパルスを
印加させることにより、信号転送配線１と制御配線２７
との交差部に蓄積される電荷量を飽和状態とするので、
前記ゲ−トパルスによって前記交差部に電荷を蓄積させ
ない。

【００２４】また、実施例によれば、ダミ−制御配線２
６を５本設けることにより、各ブロックにおける出力上
昇は特性上問題のないレベルにすることができ、また、
高温，高湿動作試験　　（８５℃，８５％ＲＨ）で３０
０時間動作後においても、試験前の初期の特性を維持す
ることができた。

【００２５】実施例によればダミ−制御配線２６を５本
設けたが、ダミ−制御配線２６の本数は、各種イメ−ジ
センサのブロック間における出力上昇が生じないように
、適宜設計して定めればよい。

【００２６】

【発明の効果】本発明によれば、スイッチング素子を導
通させるゲ−トパルスによっては、制御配線と信号転送
配線との交差部に電荷が蓄積されないので、本来受光素
子で発生する電荷量を信号電荷として検出することがで
き、正確な画像信号を読み取ることができる。その結果
、イメ−ジセンサのＳ／Ｎ比を向上させることができる
。

【図面の簡単な説明】

【図１】本発明の一実施例に係るイメ−ジセンサの等価
回路説明図である。

【図２】本発明の実施例のイメ−ジセンサの多層配線の
一部分の断面説明図である。

【図３】ダミ−制御配線と信号転送配線とが交差する絶
縁層に生じる容量の変化を示すモデル図である。

【図４】ゲ−トパルスを順次印加する際に層間絶縁膜に
蓄積される電荷量を示したグラフである。

【図５】従来のＴＦＴ駆動型イメ−ジセンサの等価回路
図である。

【図６】ＴＦＴ駆動型イメ−ジセンサのゲ−ト動作開始
後の数ブロックについての暗出力を測定したグラフであ
る。

【図７】図６のＴＦＴ駆動型イメ−ジセンサにおいて、
第１〜第４ブロックに対応するスイッチング素子のオン
，オフ制御を行なう制御配線を切断した場合の暗出力を
測定したグラフである。

【符号の説明】

１　　信号転送配線 ２　　出力線 ３　　駆動ＩＣ ４　　ＴＦＴ駆動回路 １０　　多層配線 ２０　　絶縁基板 ２１　　縦配線 ２２　　層間絶縁膜 ２３　　横配線 ２５　　保護膜 ２６　　ダミ−制御配線 ２７　　制御配線 Ｐ　　受光素子 Ｔ　　スイッチング素子 ＣＬ　　　配線容量

Claims (2)

【特許請求の範囲】
1. 【請求項１】ｎ個の受光素子を１ブロックとして複数ブ
   ロックをライン状に配列して成る受光素子アレイと、前
   記各受光素子に直列に接続されたスイッチング素子と、
   該各スイッチング素子をブロック毎にオンさせるための
   ブロック数に対応する制御配線と、信号検出用駆動ＩＣ
   に接続された信号転送配線とを具備し、各受光素子で発
   生した電荷をブロック毎に各信号転送配線が有する配線
   容量に転送して信号検出を行なうイメ−ジセンサにおい
   て、前記制御配線は層間絶縁膜を介して各信号転送配線
   と交差して形成するとともに、該制御配線と同様に層間
   絶縁膜を介して各信号転送配線と交差して形成し、パル
   ス印加手段に接続された少なくとも１本以上のダミ−制
   御配線を形成して成ることを特徴とするイメ−ジセンサ
   。
2. 【請求項２】多数の受光素子をｎ個の受光素子から成る
   複数ブロックに分割し、各受光素子に接続されたスイッ
   チング素子を制御配線にゲ−トパルスを印加することに
   よりブロック単位で導通させ、ブロック毎に各受光素子
   で発生した電荷を信号転送配線の各配線容量に転送し、
   転送された電荷を信号検出用駆動ＩＣにより時系列的に
   読み取るイメ−ジセンサの駆動方法において、各スイッ
   チング素子をブロック単位に導通させるゲ−トパルスに
   先立ち、層間絶縁膜を介して各信号転送配線と交差して
   形成されたダミ−制御配線にパルスを印加し、前記信号
   転送配線と前記制御配線との交差部に蓄積される電荷量
   を飽和状態とすることを特徴とするイメ−ジセンサの駆
   動方法。