JPS6262533A - 半導体素子の高密度実装方法 - Google Patents

半導体素子の高密度実装方法

Info

Publication number
JPS6262533A
JPS6262533A JP60203068A JP20306885A JPS6262533A JP S6262533 A JPS6262533 A JP S6262533A JP 60203068 A JP60203068 A JP 60203068A JP 20306885 A JP20306885 A JP 20306885A JP S6262533 A JPS6262533 A JP S6262533A
Authority
JP
Japan
Prior art keywords
semiconductor element
printed circuit
circuit board
element package
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60203068A
Other languages
English (en)
Other versions
JPH0669052B2 (ja
Inventor
Kiyotaka Seyama
清隆 瀬山
Akio Murase
村瀬　曄生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60203068A priority Critical patent/JPH0669052B2/ja
Publication of JPS6262533A publication Critical patent/JPS6262533A/ja
Publication of JPH0669052B2 publication Critical patent/JPH0669052B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明の半導体素子の高密度実装方法は、プリント基板
に半導体素子パッケージが実装される際、両者間に所望
の間隔が形成される構造になっている。
このため該間隔を利用して、例えば改造ワイヤによる追
加配線等を行うことができるので、プリント板の高密度
実装化が実現できる。
〔産業上の利用分野〕
本発明は半導体素子パンケージの実装方法の改良に係り
、特にプリント板の高密度実装化を目的として開発され
た半導体素子の高密度実装方法に関する。
〔従来の技術〕
第３図の構造図に示すように従来型の半導体素子パッケ
ージ２は、プリント基板１のボンディングバソド１１と
対向して配設されたバンプ群３が、例えば電気炉等で加
熱されることによって溶融し、半導体素子パッケージ２
とプリント基板１間の電気回路を構成すると同時に機械
的にも両者が結合されるようになっている。
〔発明が解決しようとする問題点〕
一般にプリント基板１とバンプ接合によりボンディング
されるフリップチップタイプの半導体素子パッケージ２
は、他のボンディング方式よりも高密度の実装が可能で
ある。
しかしながら上記従来の半導体素子パッケージ２のバン
ブ接合方式には下記の問題点がある。
以下それらの問題点を第３図の構造図および第４図の実
装方法図によって説明する。
■半導体素子パッケージ２のサイズが大きくなるにつれ
てバンプ群３のピッチｐの累積誤差も大きくなり、基板
１側の回路パターンとの間に寸法ズレが生じて相互間の
接合信頼度が低下する。
■バンブ型式の実装では、半導体素子と基板との熱膨張
率差によって接合部に歪を生じ、接続部に大きな応力が
加わるため接続信頼度に問題がある。
■半導体素子パッケージ２とプリント基板１間に形成さ
れるギヤツブΔが微小であるため（Δは通常０．５　ｍ
ｍ程度）、該ギヤツブΔ内に、例えば改造用ワイヤ等を
挿入することができない。
このため、改造パッド１ａを半導体素子パッケージ２の
外周部に配置する必要が生じ、該改造バッド１ａのエリ
アが大きくなって実装密度が低下する。
■半導体素子パッケージ２のハンプ群３がＡＲＲＡＹ構
造配置（例えば基盤目のような配置）になると、半導体
素子パッケージ２の外周部に配置された改造パッド１ａ
とボンディングバソド１１とを接続するための再配線層
１ｂが必要となり、基板１の層数が増加する。
■浸漬沸騰冷却方式で半導体素子パッケージ２を冷却す
る場合、プリント基板１と半導体素子パッケージ２間の
ギャップΔが狭いので沸騰時に発生する泡が該ギヤツブ
Δ内に閉じ込められ、冷却効率を著しく悪化させる。
〔問題点を解決するための手段〕
本発明は、その実施例図面第１図に示すように、半導体
素子パッケージ２とプリント基板１との間隔りが、接続
用ワイヤ５の長さを調節することによって自在に選択で
きる構成になっている。
〔作用〕
このように構成されたものにおいては、プリント基板１
のボンディングパッド１１上に直立された接続用コンタ
クト５の先端を半導体素子パッケージ２上のバンプ群３
に位置決めして、例えばりフロー半田付けを行うことに
よりプリント基板１上に半導体素子パッケージ２が所望
の間隔りを保持した状態で実装される。
従って本発明によれば半導体素子パッケージ２と、プリ
ント基板１との間隔りが接続用コンタクト５の長さを調
節することにより自在に変えられるため、従来構造では
配役が不可能であった改造バッド１３の代替としての基
板内接続用パターン１２を半導体素子パッケージ２とプ
リント基板１間に設けることができる。
〔実施例〕
以下図面に示した実施例に基づいて本発明の詳細な説明
する。
第１図は本発明の一実施例を示す高密度実装方法の構成
図である。
なお企図を通じて同一符号は同一物を示す。
この図に示すように本発明の高密度実装方法は、先ずプ
リント基板１のボンディングパッド１１上に先端を偏平
型に形成された接続用コンタクト５がボンディングされ
る。
そしてボンディングされた接続用コンタクト５の他端側
に半導体素子パッケージ２のバンプ群３が位置決めされ
、これらを加熱してバンプ群３を溶融させる、例えばり
フロー半田付は法等により両者を結合する構成になって
いる。
従って本発明によれば２、半導体素子パッケージ２とプ
リント基板１間に所望の間隔りが自動的に形成されるこ
とになり、この間隔りを利用して基板内接続用パターン
１２を付設したり、第２図に示す改造ワイヤ１３の配線
を行うこと等が可能となる。
第２図は本発明の細部構造の一例を示す図であって、（
ａ）は要部平面図、（ｂ）は要部側断面図である。
同図は第１図に示した所望間隔りのスペースを利用して
改造ワイヤ１３の配線を行った例である。
改造がある場合は、同図に示すように基板内層接続パッ
ド１６を改造時のパターン力・７１・部エフでカットし
、改造ワイヤボンディングパソド１４から改造ワイヤ１
３を配線する。
以上述べた本発明による実装方法は、単にフリ７プチソ
プタイプの半導体素子パッケージに限らず、端子が表面
に突出している型式の所謂ＳＭＴ型の半導体素子パッケ
ージにも適用できる。
〔発明の効果〕
本発明は以上説明したように、半導体素子パッケージと
プリント基板間に所望のギャップが確保されるため、半
導体素子パッケージとプリント基板間に改造ワイヤを付
設することが可能となり、このため改造バンドや再配線
層が省略できるので超高密度の部品実装が実現できる。
また浸清沸騰冷却時における泡の付着問題も発生せず、
素子の冷却効率が著しく向上する。
【図面の簡単な説明】
第１図は本発明の一実施例を示す高密度実装方法の構成
図、 第２図は本発明の細部構造の一例を示す図であって、ｆ
ａ）は要部平面図、（ｂｌは要部側断面図、第３図は従
来の半導体素子パッケージの構造図、第４図は従来の半
導体素子パッケージの実装方法図である。 図中、１はプリント基板、１ａは改造パッド、１ｂは再
配線層、２は半導体素子パッケージ、３はバンプ群、５
は接続用コンタクト、１１はポンディングパッド、１２
は基板内接続用パターン、１３は改造ワイヤ、１４は改
造ワイヤボンディング用バンド、１６は基板内層接続バ
ンド、１７は改造時のパターンカプト部、ｐはハンプ間
のピッチ、Δは半導体素子パンケージとプリント基板間
に形成された微小間隔、Ｌは半導体素子パッケージとプ
リンｌ−基板＠　１　図 ｚ）Ａ’　ｅＥｑ　！ｍ；ξ戸イｉ、ｉイダＪ第２図

Claims (1)

    【特許請求の範囲】
  1. バンプ群（３）を介してプリント基板（１）に実装され
    る半導体素子パッケージ（２）の実装において、該半導
    体素子パッケージ（２）は、プリント基板（１）のボン
    ディングパッド（１１）上に配設された接続用コンタク
    ト（５）に融着するバンプ群（３）を有して成り、該バ
    ンプ群（３）を前記ボンディングパッド（１１）の所定
    の接続用ワイヤ（５）上に位置決めしてリフロー半田付
    けを行うことにより、実装された前記半導体素子パッケ
    ージ（２）とプリント基板（１）間に所望の間隔が形成
    されることを特徴とする半導体素子の高密度実装方法。
JP60203068A 1985-09-12 1985-09-12 半導体素子の高密度実装方法 Expired - Fee Related JPH0669052B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60203068A JPH0669052B2 (ja) 1985-09-12 1985-09-12 半導体素子の高密度実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60203068A JPH0669052B2 (ja) 1985-09-12 1985-09-12 半導体素子の高密度実装方法

Publications (2)

Publication Number Publication Date
JPS6262533A true JPS6262533A (ja) 1987-03-19
JPH0669052B2 JPH0669052B2 (ja) 1994-08-31

Family

ID=16467811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60203068A Expired - Fee Related JPH0669052B2 (ja) 1985-09-12 1985-09-12 半導体素子の高密度実装方法

Country Status (1)

Country Link
JP (1) JPH0669052B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2622741A1 (fr) * 1987-11-04 1989-05-05 Nec Corp Structure pour connexion de substrats a coefficients de dilatation thermique differents
JPH01170035A (ja) * 1987-12-02 1989-07-05 Amp Inc マイクロ入出力ピンおよびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5728337A (en) * 1980-07-28 1982-02-16 Hitachi Ltd Connecting constructin of semiconductor element
JPS6151838A (ja) * 1984-08-22 1986-03-14 Hitachi Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5728337A (en) * 1980-07-28 1982-02-16 Hitachi Ltd Connecting constructin of semiconductor element
JPS6151838A (ja) * 1984-08-22 1986-03-14 Hitachi Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2622741A1 (fr) * 1987-11-04 1989-05-05 Nec Corp Structure pour connexion de substrats a coefficients de dilatation thermique differents
JPH01170035A (ja) * 1987-12-02 1989-07-05 Amp Inc マイクロ入出力ピンおよびその製造方法

Also Published As

Publication number Publication date
JPH0669052B2 (ja) 1994-08-31

Similar Documents

Publication Publication Date Title
US5294039A (en) Plated compliant lead
KR100225334B1 (ko) 전자부품, 전자부품 조립체 및 전자부품유닛
JPH10256315A (ja) 半導体チップ付着パッドおよび形成方法
US4635093A (en) Electrical connection
JPH09260428A (ja) 半導体装置及びその実装方法
JP2907168B2 (ja) 半導体装置および半導体装置と基板の接合構造
JP2570468B2 (ja) Ｌｓｉモジュールの製造方法
JPS6262533A (ja) 半導体素子の高密度実装方法
WO1988005428A1 (en) Method for connecting leadless chip packages and articles
US4860443A (en) Method for connecting leadless chip package
JP3783754B2 (ja) 絶縁性基板および半導体装置および半導体実装装置
JPS63284890A (ja) 電子部品の実装方法
JPH05136201A (ja) 半導体装置用電極と実装体
JPH01152637A (ja) 半導体素子の実装方法
JPH0669075B2 (ja) 半導体装置
JPH01286430A (ja) 半導体チップの実装方法
JPS63211655A (ja) 半田埋め込みレジストシ−ト
JPS6362240A (ja) 多層セラミツク配線基板
JPH04129236A (ja) ワイヤ配線構造
JPH03156931A (ja) 半田バンプ電極の形成方法
JPH05167239A (ja) Ｔａｂパッケージの実装方法
JPH04127649U (ja) フリツプチツプ実装構造
JPS6156424A (ja) チツプキヤリアの実装方法
JP2000133920A (ja) プリント配線板及び印刷ユニット構造
JPH05136192A (ja) 電子部品の実装方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees