JPS6156424A - チツプキヤリアの実装方法 - Google Patents
チツプキヤリアの実装方法Info
- Publication number
- JPS6156424A JPS6156424A JP17861984A JP17861984A JPS6156424A JP S6156424 A JPS6156424 A JP S6156424A JP 17861984 A JP17861984 A JP 17861984A JP 17861984 A JP17861984 A JP 17861984A JP S6156424 A JPS6156424 A JP S6156424A
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- substrate
- pad
- electrode
- hybrid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体チップを搭載するチップキャリアを、ハ
イブリッドICI板に実装する方法に関する。
イブリッドICI板に実装する方法に関する。
半導体チップを信号、電源あるいは・アース等の電極パ
ターンが形成された角板状のセラミンク基台よりなるチ
ップキャリアに搭′a密封して、このチップキャリアを
、セラミックよりなるハイブリッドIC基板に直接半田
付は接続する実装方法が近年法〈実施されている。
ターンが形成された角板状のセラミンク基台よりなるチ
ップキャリアに搭′a密封して、このチップキャリアを
、セラミックよりなるハイブリッドIC基板に直接半田
付は接続する実装方法が近年法〈実施されている。
この際、この半田付けの信頼度が高いことが要求される
。
。
第3図は、ハイブリッドIC基板に実装したチップキャ
リアの封着部を除去したところを示す斜視図、第4図は
従来のチップキャリアの裏面部分を示す斜視図、第5図
は従来のチップキャリアの実装状態を示す断面図である
。
リアの封着部を除去したところを示す斜視図、第4図は
従来のチップキャリアの裏面部分を示す斜視図、第5図
は従来のチップキャリアの実装状態を示す断面図である
。
第3図及び第4図において、角数状のセラミック基台よ
りなるチップキャリア2は、上面にLSl、IC等の半
導体チップ4が埋設される角形の凹部5が設けられ、凹
部5の上方には凹部5よりも平面視が大きい角孔6が設
けられζいる。
りなるチップキャリア2は、上面にLSl、IC等の半
導体チップ4が埋設される角形の凹部5が設けられ、凹
部5の上方には凹部5よりも平面視が大きい角孔6が設
けられζいる。
角孔6の上周縁を含む面で、チップキャリア2の底面に
並行する境界面には、凹部5のそれぞれの辺に直交し、
チップキャリア2の側壁に並設された後述する端子部8
にそれぞれ通じる所望数の、金等の薄膜よりなる電極パ
ターン7が形成されている。この電極パターン7は、半
導体チップ4のそれぞれの電極に、例えばワイヤボンデ
ングなどされて接続されている。
並行する境界面には、凹部5のそれぞれの辺に直交し、
チップキャリア2の側壁に並設された後述する端子部8
にそれぞれ通じる所望数の、金等の薄膜よりなる電極パ
ターン7が形成されている。この電極パターン7は、半
導体チップ4のそれぞれの電極に、例えばワイヤボンデ
ングなどされて接続されている。
チップキャリア2の垂直のそれぞれの側壁には、側壁面
に垂直方向の深さが一定で、はぼ半円柱形に凹んでなる
リードレス形の端子部8が並列して設けられ、それぞれ
の端子部8の凹面には、金を藤着などして電極膜を形成
しである。。したがってそれぞれの端子部8と、電極パ
ターン7とは電気的に接続されている。
に垂直方向の深さが一定で、はぼ半円柱形に凹んでなる
リードレス形の端子部8が並列して設けられ、それぞれ
の端子部8の凹面には、金を藤着などして電極膜を形成
しである。。したがってそれぞれの端子部8と、電極パ
ターン7とは電気的に接続されている。
また、チップキャリア2の裏面には、それぞれの端子部
8の凹面に連結した角片状の電極パッド9が形成されて
いる。
8の凹面に連結した角片状の電極パッド9が形成されて
いる。
一方、セラミックよりなるハイブリッドIC基板1の上
面には、チップキャリア2の電極パッド9に対応して、
基板パッド10と、基板パッド10に接続された導体パ
ターン11が形成されている。
面には、チップキャリア2の電極パッド9に対応して、
基板パッド10と、基板パッド10に接続された導体パ
ターン11が形成されている。
上述のようなチップキャリア2を、ハイブリッドIC基
板1に実装するには、まずハイブリッドIC基板1の基
板パッド10の上面に半田ペーストを、例えばマスク印
刷などして塗布する。
板1に実装するには、まずハイブリッドIC基板1の基
板パッド10の上面に半田ペーストを、例えばマスク印
刷などして塗布する。
その後、基板パッド10に電極ノ々ソト9を位置合わセ
して、チップキャリア2を載置し、ハイブリッドIC基
板lをコンベア等に載せて、例えば赤外線加熱炉等に送
り加熱する。
して、チップキャリア2を載置し、ハイブリッドIC基
板lをコンベア等に載せて、例えば赤外線加熱炉等に送
り加熱する。
このように加熱すると半田ペーストがリフローして、電
極パッド9部分に第5図に示す半田i12となって溶着
する。またさらに、端子部8の凹面まで溶融状態の半田
が毛細管現象により上昇して確実に半田付けすることが
できる。
極パッド9部分に第5図に示す半田i12となって溶着
する。またさらに、端子部8の凹面まで溶融状態の半田
が毛細管現象により上昇して確実に半田付けすることが
できる。
しかしながら上記の如く実装したチップキャリ
゛!ア2は、搭載した半導体チップ4が稼動すると、
半導体チップ4の発熱により、チップキャリア2の上部
とハイブリッドI(JJ板1の表面の間に、10℃前後
の温度差が生ずる。したがって、チップキャリア2とバ
イブ9フ11054反lともに熱膨張するが、その膨張
量は第5図に示す如くに、異なる。しかもこの熱膨張量
差は、チップキャリア2の周辺程大きく、且つ半扉体チ
ップのオン。
゛!ア2は、搭載した半導体チップ4が稼動すると、
半導体チップ4の発熱により、チップキャリア2の上部
とハイブリッドI(JJ板1の表面の間に、10℃前後
の温度差が生ずる。したがって、チップキャリア2とバ
イブ9フ11054反lともに熱膨張するが、その膨張
量は第5図に示す如くに、異なる。しかもこの熱膨張量
差は、チップキャリア2の周辺程大きく、且つ半扉体チ
ップのオン。
オフに応じて変動する。
よって半田層12に、繰り返し剪断応力が付与され、こ
のため、半田層重2に亀裂13が発生し、半田付けの信
頼度が低下するという問題点がある。
のため、半田層重2に亀裂13が発生し、半田付けの信
頼度が低下するという問題点がある。
上記従来の問題点は、セラミック基台よりなるチップキ
ャリアの周辺に形成した第1の電極パッドと、該第1の
電極パッドにそれぞれ導体パターンで接続される第2の
電極パッドを裏面の中央部に設け、該チップキャリアを
実装するセラミックよりなるハイブリッドIC基板に、
前記第1の電極パッドに対応した第1の基板パッド、及
び該第1の基板パッドに、それぞれ感体パターンで接続
する第2の基板パッドをそれぞれ前記第2の電極パッド
に対応して設け、該第1の電極パッドと該第1の基板パ
ッド、及び該第2の電極パッドと該第2の基板パッドを
、それぞれ半田付は接着する、本発明のチップキャリア
の実装方法により解決される。
ャリアの周辺に形成した第1の電極パッドと、該第1の
電極パッドにそれぞれ導体パターンで接続される第2の
電極パッドを裏面の中央部に設け、該チップキャリアを
実装するセラミックよりなるハイブリッドIC基板に、
前記第1の電極パッドに対応した第1の基板パッド、及
び該第1の基板パッドに、それぞれ感体パターンで接続
する第2の基板パッドをそれぞれ前記第2の電極パッド
に対応して設け、該第1の電極パッドと該第1の基板パ
ッド、及び該第2の電極パッドと該第2の基板パッドを
、それぞれ半田付は接着する、本発明のチップキャリア
の実装方法により解決される。
上記本発明の手段によれば、第2の電極パッドと第2の
基板パッドがともに、チップキャリアの中央部近傍で半
田付けされている。よって、この部分のチップキャリア
とハイブリッドIC基板との熱膨張全の差は、チップキ
ャリアの周辺より小さい。したがって、第2の電極パッ
ドと第2の基板パッドを半田付けしている半田層に付与
される剪断応力が小さく、亀裂が発生することがない。
基板パッドがともに、チップキャリアの中央部近傍で半
田付けされている。よって、この部分のチップキャリア
とハイブリッドIC基板との熱膨張全の差は、チップキ
ャリアの周辺より小さい。したがって、第2の電極パッ
ドと第2の基板パッドを半田付けしている半田層に付与
される剪断応力が小さく、亀裂が発生することがない。
即ち、前記問題点は除去され、半田付けの信頼度が向上
する。
する。
以下図示実施例により、本発明の要旨を具体的に説明す
る。なお、企図を通じて同一符号は同一対象物を示す。
る。なお、企図を通じて同一符号は同一対象物を示す。
第1図は本発明の1実施例のチップキャリアの裏面部分
を示す斜視図、第2図はチップキャリアの実装状態を示
す断面図である。
を示す斜視図、第2図はチップキャリアの実装状態を示
す断面図である。
第1図及び第2図におい゛て、セラミック基台よりなる
チップキャリア2の側壁に設けられた、はぼ半円柱形に
凹んでなるそれぞれの内面には、金を蒸着などして電極
膜が形成され、電極パターン7に接読した端子部8が設
けられている。
チップキャリア2の側壁に設けられた、はぼ半円柱形に
凹んでなるそれぞれの内面には、金を蒸着などして電極
膜が形成され、電極パターン7に接読した端子部8が設
けられている。
そして、チップキャリア2の裏面には、それぞれの端子
部8の凹面に連結した角片状の第1の電極パッド29を
形成し、第1の電極パッド29に、それぞれ導体パター
ン30aで接続した第2の電極パッド30を、チップキ
ャリア2の裏面の中央部に四辺形に並列して設けである
。
部8の凹面に連結した角片状の第1の電極パッド29を
形成し、第1の電極パッド29に、それぞれ導体パター
ン30aで接続した第2の電極パッド30を、チップキ
ャリア2の裏面の中央部に四辺形に並列して設けである
。
一方、セラミックよりなるハイブリッドIC基板1の表
面には、第1の電極パッド29に対応して、第1の基板
パッド20を設けである。また第2の電極パッド30に
対応して第2の基板パッド21を設け、対応する第1の
基板パッド20と第2の基板パッド21とは、それぞれ
導体パターン21aで接続しである。
面には、第1の電極パッド29に対応して、第1の基板
パッド20を設けである。また第2の電極パッド30に
対応して第2の基板パッド21を設け、対応する第1の
基板パッド20と第2の基板パッド21とは、それぞれ
導体パターン21aで接続しである。
上述のようなチップキャリア2を、バイブリソFICi
板1に実装するには、まずハイブリッドIC基板1の第
1の基板パッド20及び第2の基板パッド21の上面に
半田ペーストを、例えばマスク印刷などして塗布する。
板1に実装するには、まずハイブリッドIC基板1の第
1の基板パッド20及び第2の基板パッド21の上面に
半田ペーストを、例えばマスク印刷などして塗布する。
その後、それぞれの基板パッドにそれぞれの電極パッド
を位置合わせして、チップキャリア2を載置し、ハイブ
リッドIC基板1をコン−17等に載せて、例えば赤外
線加熱炉、或いは加熱蒸気雰囲気中等に送り込み加熱す
る。
を位置合わせして、チップキャリア2を載置し、ハイブ
リッドIC基板1をコン−17等に載せて、例えば赤外
線加熱炉、或いは加熱蒸気雰囲気中等に送り込み加熱す
る。
このように加熱すると半田ペーストがリフロー゛して、
第1の基板パッド20と第1の電極パッド29とか、第
1の半田層22によって半田付けされ、さらに、端子部
8の凹面まで溶融状態の半田が毛細管現象により上昇し
て半田付けされる。
第1の基板パッド20と第1の電極パッド29とか、第
1の半田層22によって半田付けされ、さらに、端子部
8の凹面まで溶融状態の半田が毛細管現象により上昇し
て半田付けされる。
また、第2の基板バッド21部分の半田ペースト4″L
・“J7°−L″・第2″基板/”r゛′)21.Th
n”s?7) 。
・“J7°−L″・第2″基板/”r゛′)21.Th
n”s?7) 。
電極パッド30とが、第2の半田層23によって半田付
は接続される。
は接続される。
即ち、チップキャリア2とハイブリッドIC基板1とは
、チップキャリア2の裏面の中央部近傍で、第2の半田
層23によって半田付けされている。
、チップキャリア2の裏面の中央部近傍で、第2の半田
層23によって半田付けされている。
かかるが故に、第2の半田層23部分のチップキャリア
2とハイブリッドIC基板1との、熱膨張量の差は、第
1の半田層22部分に比較して、著しく小さい。
2とハイブリッドIC基板1との、熱膨張量の差は、第
1の半田層22部分に比較して、著しく小さい。
L7たがって、第2の半田F!J23に付与される繰り
返し@断部力は小さく、亀裂が発生することがない。即
ち、半田付けの信頼度が保証される。
返し@断部力は小さく、亀裂が発生することがない。即
ち、半田付けの信頼度が保証される。
以上説明したように本発明は、熱膨張量の差の小さいチ
ップキャリアの裏面の中央部で、半田付けすることによ
り、半田層に付与される繰り返し@断部力が小さく、半
田層に亀裂が発生することがなく、半田付けの信頼度が
高いという実用上で優れた効果がある。
ップキャリアの裏面の中央部で、半田付けすることによ
り、半田層に付与される繰り返し@断部力が小さく、半
田層に亀裂が発生することがなく、半田付けの信頼度が
高いという実用上で優れた効果がある。
第1図は本発明の1実施例のチップキャリアの裏面部分
を示す斜視図、 第2図はチップキャリアの実装状態を示す断面図、 第3図はハイブリッドIC基板に実装したチップキャリ
アの封着部除去した斜視図、 第4図は従来のチップキャリアの裏面部分を示す斜視図
、 第5図は従来のチップキャリアの実装状態を示す断面図
である。 図において、 1はハイブリッドIC基板、 2はチップキャリア、 4は半窩体チップ、7は電極
パターン、 8は端子部、9は電極パッド、
10は基板パッド、IL 21a、 30aは導体パタ
ーン、12は半田層、 13は亀裂、20は
第1の基板パッド、 21は第2の基板パッド、 22ば第1の半田層、 23は第2の半田層、29は
第1の電極パッド、 30は第2の電極パッドをそれぞれ示す。 草1区 第2z 茎3図 第4図
を示す斜視図、 第2図はチップキャリアの実装状態を示す断面図、 第3図はハイブリッドIC基板に実装したチップキャリ
アの封着部除去した斜視図、 第4図は従来のチップキャリアの裏面部分を示す斜視図
、 第5図は従来のチップキャリアの実装状態を示す断面図
である。 図において、 1はハイブリッドIC基板、 2はチップキャリア、 4は半窩体チップ、7は電極
パターン、 8は端子部、9は電極パッド、
10は基板パッド、IL 21a、 30aは導体パタ
ーン、12は半田層、 13は亀裂、20は
第1の基板パッド、 21は第2の基板パッド、 22ば第1の半田層、 23は第2の半田層、29は
第1の電極パッド、 30は第2の電極パッドをそれぞれ示す。 草1区 第2z 茎3図 第4図
Claims (1)
- セラミック基台よりなるチップキャリアの周辺に形成し
た第1の電極パッドと、該第1の電極パッドにそれぞれ
導体パターンで接続される第2の電極パッドを裏面の中
央部に設け、該チップキャリアを実装するセラミックよ
りなるハイブリッドIC基板に、前記第1の電極パッド
に対応した第1の基板パッド、及び該第1の基板パッド
にそれぞれ導体パターンで接続する第2の基板パッドを
それぞれ前記第2の電極パッドに対応して設け、該第1
の電極パッドと該第1の基板パッド、及び該第2の電極
パッドと該第2の基板パッドを、それぞれ半田付け接着
することを特徴とするチップキャリアの実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17861984A JPS6156424A (ja) | 1984-08-28 | 1984-08-28 | チツプキヤリアの実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17861984A JPS6156424A (ja) | 1984-08-28 | 1984-08-28 | チツプキヤリアの実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6156424A true JPS6156424A (ja) | 1986-03-22 |
Family
ID=16051608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17861984A Pending JPS6156424A (ja) | 1984-08-28 | 1984-08-28 | チツプキヤリアの実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6156424A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006005746A1 (de) * | 2006-02-07 | 2007-08-16 | Elbau Elektronik Bauelemente Gmbh Berlin | Anordnung eines elektrisch zu kontaktierenden Bauteils, insbesondere Anordnung eines Sensors, vorzugsweise eines MR-Sensors für Positions- und Winkelmesssysteme |
-
1984
- 1984-08-28 JP JP17861984A patent/JPS6156424A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006005746A1 (de) * | 2006-02-07 | 2007-08-16 | Elbau Elektronik Bauelemente Gmbh Berlin | Anordnung eines elektrisch zu kontaktierenden Bauteils, insbesondere Anordnung eines Sensors, vorzugsweise eines MR-Sensors für Positions- und Winkelmesssysteme |
DE102006005746B4 (de) * | 2006-02-07 | 2009-02-26 | Elbau Elektronik Bauelemente Gmbh Berlin | Elektronische Baugruppe, insbesondere elektronisches Sensorsystem, vorzugsweise für Positions- und Winkelmesssysteme |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59141249A (ja) | 電力チツプ・パツケ−ジ | |
JPH0239097B2 (ja) | ||
JP2003124262A5 (ja) | ||
JPH0669073B2 (ja) | リ−ドレス部品 | |
JPS6156424A (ja) | チツプキヤリアの実装方法 | |
US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
JPH0638458B2 (ja) | チツプキヤリアとその製造方法 | |
JPS62150837A (ja) | 半導体装置 | |
JPH0513603A (ja) | 半導体集積回路装置 | |
JPS63169749A (ja) | 半導体装置 | |
JPS6267829A (ja) | フリップチップの実装構造 | |
JPH0438522Y2 (ja) | ||
JP2000164757A (ja) | 半導体素子収納用パッケージおよびその実装構造 | |
JPH0669052B2 (ja) | 半導体素子の高密度実装方法 | |
JPS634350B2 (ja) | ||
JP3441170B2 (ja) | 配線基板 | |
JPS6236385B2 (ja) | ||
JP3325460B2 (ja) | 半導体装置の実装構造及びこれに用いる半導体素子収納用パッケージ | |
JPS63124557A (ja) | ハイブリツドic | |
JPH04245459A (ja) | 半導体装置 | |
JPH10189819A (ja) | 半導体装置及びその製造方法 | |
JPH03292761A (ja) | チップキャリヤ | |
JPH04159767A (ja) | 混成集積回路 | |
JPH098163A (ja) | 半導体気密封止パッケージ | |
JPH0444252A (ja) | 配線基板 |