JP3783754B2 - 絶縁性基板および半導体装置および半導体実装装置 - Google Patents
絶縁性基板および半導体装置および半導体実装装置 Download PDFInfo
- Publication number
- JP3783754B2 JP3783754B2 JP6436998A JP6436998A JP3783754B2 JP 3783754 B2 JP3783754 B2 JP 3783754B2 JP 6436998 A JP6436998 A JP 6436998A JP 6436998 A JP6436998 A JP 6436998A JP 3783754 B2 JP3783754 B2 JP 3783754B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- substrate
- insulating substrate
- electrode
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、絶縁性基板、半導体装置および半導体実装装置に係り、特に、インターポーザ基板として機能する絶縁性基板、および当該絶縁性基板の一方の主面に半導体素子が実装され、他方の主面に電極パッドが形成された半導体装置、および当該半導体装置が回路基板上に実装された半導体実装装置に関する。
【0002】
【従来の技術】
電子機器の高集積化に伴って様々な半導体装置が提案されているが、その中でも、BGA(ボール・グリッド・アレイ)あるいはLGA(ランド・グリッド・アレイ)と称される半導体装置が注目されている。
【0003】
これらの半導体装置では、インターポーザ(あるいはチップ・キャリア)基板の表面に半導体素子が搭載され、外部接続用電極パッドが裏面に形成されることから、従来の半導体装置であるQFP(クワッド・フラット・パッケージ)と比較した場合、そのサイズを大幅に縮小できるという利点がある。さらに、外部接続用電極パッドのピッチも、QFPの0.3〜0.5mmに対して1.27〜1.5mmと広くできるため、回路基板への実装が容易になるという利点もある。
【0004】
図7は、従来の一般的なBGAの実装状態における構成を示した断面図であり、図8は、その一部分を拡大した断面図である。BGA10は、インターポーザ基板2の表面に半導体素子1を搭載して構成され、BGA10が実装される回路基板8と前記インターポーザ基板2とは、インターポーザ基板2の裏面に予め形成された突起電極11を介して、電気的および機械的に接続される。インターポーザ基板2と突起電極11とは、インターポーザ基板2の裏面に形成された電極パッド5を介して接続され、回路基板8と突起電極11とは、回路基板8の表面に形成された電極パッド6を介して接続される。
【0005】
BGA10に関しては、その使用目的や要求性能によって多くのパッケージ構造が提案されている。その中でも、高発熱半導体素子に対応しなけれならないBGAや、インターポーザ基板2に高密度・高精細配線が要求されるBGAでは、インターポーザ基板2としてアルミナセラミックス等のセラミックス基板を用いることが提案されている。しかしながら、アルミナセラミックス等からなるインターポーザ基板2では、その熱膨張係数が6〜7ppm/℃程度であるのに対して、BGA10が実装される回路基板8は一般的にガラスエポキシから構成され、その熱膨張係数は15〜20ppm/℃程度である。
【0006】
このように両者の熱膨張係数が大きく異なると、BGA10を回路基板8に搭載した半導体実装装置では、半導体素子1の動作時に発生する熱により両者の熱膨張係数の差に起因した大きな熱応力が水平方向に発生する。この熱応力は、BGA10と回路基板8との間の突起電極11に集中し、最悪の場合は突起電極11の接合部およびその近傍に疲労破壊が生じる。一般的に、上記した熱応力は、BGA10および回路基板8と突起電極11との接合界面付近の外周部分に集中するため、疲労破壊もこの部分から生じることが多い。
【0007】
このような問題点を解決するためには、例えば特開平8−316628号公報では、突起電極11を鼓状に形成して変形し易くすることで接合界面付近の熱応力を緩和する方法が提案されている。
【0008】
【発明が解決しようとする課題】
上記した従来技術では、突起電極11をどのような形状にしようとも、各基板の熱膨張係数の差に起因する熱応力は常に接合面に対して平行方向に作用してしまう。換言すれば、応力の全てが接合部を破壊する方向に作用するため、疲労寿命や接合強度を十分に向上させることはできないという問題があった。
【0009】
本発明の目的は、上記した従来技術の問題点を解決し、突起電極の接合部およびその近傍の疲労寿命や接合強度が大幅に向上した絶縁性基板、半導体装置および半導体実装装置を提供することにある。
【0010】
【課題を解決するための手段】
上記した目的を達成するために、本発明では以下のような手段を講じた。
(1) 本発明の絶縁性基板は、その一方の主面と非平行な複数の傾斜領域を他方の主面を備え、前記各傾斜領域に電極パッドが形成されるようにした。
(2) 本発明の半導体装置は、前記(1) の絶縁性基板の一方の主面に半導体素子を搭載し、他方の主面の各傾斜領域に形成された第1の電極パッドと前記半導体素子とを電気的に接続した。
(3) 本発明の半導体実装装置は、前記(2) の半導体装置の第1の電極パッドを、その他方の主面側に対向配置された回路基板上の第2の電極パッドとボール状電極を介して接続することで構成した。
【0011】
上記した構成の絶縁性基板、半導体装置および半導体実装装置によれば、他方の主面側に対向配置される回路基板との接合部に、前記絶縁性基板と回路基板との熱膨脹係数の差に起因した応力により、接合を強める方向の力を作用させることができるので、接合部およびその近傍の疲労寿命や接合強度が向上する。
【0012】
【発明の実施の形態】
以下、図面を参照して本発明を詳細に説明する。図1は、本発明の第1実施形態である半導体実装装置の断面図であり、前記と同一の符号は同一または同等部分を表している。
【0013】
インターポーザ基板2の一方の主面(表面)には半導体素子1が実装され、当該半導体素子1およびそのボンディングワイヤ1aはモールド樹脂3によって覆われている。インターポーザ基板2の他方の主面(裏面)には、一方の主面と非平行な複数の傾斜面2aが洗濯板状に連続して形成され、各傾斜面2aには、前記半導体素子1と電気的に接続された電極パッド5がそれぞれ形成されている。各傾斜面2aは、基板の中央部から基板端部に向かって、それぞれの傾斜面が上り斜面となるように形成され、図中右半分に配置される傾斜面2aと左半分に形成される2aとは、その傾斜角度が相互に補角の関係を有する。
【0014】
前記インターポーザ基板2の他方の主面側には、当該インターポーザ基板2の一方の主面と平行に回路基板8が対向配置され、当該回路基板8の表面に形成された電極パッド6と前記傾斜面2aに形成された電極パッド5とは半田ボール電極7を介して相互に電気的および機械的に接続されている。
【0015】
次いで、前記傾斜面2aの作用について説明する。図2は、各電極パッド5、6と半田ボール電極7との接合部分の構成を拡大して示した図である。
【0016】
例えば、回路基板8の熱膨張係数がインターポーザ基板2の熱膨張係数よりも大きいと、回路基板8の各微小領域はインターポーザ基板2の中心位置から外側に向かって変位する。ここで、両者の熱膨張係数の差に起因して回路基板8が図中左方向へ変位する場合(すなわち、インターポーザ基板2の中心位置が図中右方向に存在する)を考えると、回路基板8の膨張に伴って半田ボール電極7も図中左方向へ変位しようとするので、電極パッド5と半田ボール電極7との接合面には左方向へ応力Fが発生する。
【0017】
ここで、前記傾斜面2aの回路基板8に対する傾斜角を角度θとすると、接合面に沿った方向の応力fはF・cosθとなって前記応力Fよりも小さくなる。さらに、電極パッド5と半田ボール電極7との接合面には、これと垂直方向に効力Nが作用し、半田ボール電極7が電極パッド5に対して押し付けられることになる。同様に、電極パッド6と半田ボール電極7との接合面においても、接合面と垂直方向に効力が作用して半田ボール電極7が電極パッド6に対して押し付けられる。
【0018】
このように、本実施形態によれば、各基板2、8の熱膨張係数の差に起因して生じる応力によって半田ボール電極7が各電極パッド5、6側に押し付けられる。換言すれば、半田ボール電極7と各電極パッド5、6との接合面には、両者の剥離や破断を妨げる方向に力が作用するので、各接合部の疲労寿命を向上させることができる。
【0019】
さらに、上記した構成によれば、半田ボール電極7と各電極パッド5、6との接合面に対して平行に作用して接合面を剥離・破断させる力fが、従来技術では応力Fそのものであったのに対して、本実施形態では応力Fとcosθ(<1)との積となって応力Fよりも小さくなるので、熱応力による接合破断や剥離の可能性が低減される。
【0020】
なお、上記した実施形態では、回路基板8の熱膨張係数がインターポーザ基板2の熱膨張係数よりも大きいという前提で、各傾斜面2aを、インターポーザ基板2の中央部から外側に向かって上り斜面となるように形成したが、これとは逆に、インターポーザ基板2の熱膨張係数が回路基板8の熱膨張係数よりも大きい場合には、前記各傾斜面2aを、基板の中央部から外側に向かって下り斜面となるように形成する必要がある。
【0021】
図3は、本発明の第2実施形態である半導体実装装置の断面図であり、前記と同一の符号は同一または同等部分を表している。上記した第1実施形態では、表面に半導体素子1が搭載されるインターポーザ基板2の裏面に傾斜面2aを形成したが、本実施形態では、対向配置される配線基板8の表面に傾斜面8aを逆向きに形成した点に特徴がある。本実施形態によっても前記と同様の効果が得られる。
【0022】
さらに、前記傾斜面は一方の基板のみに形成されるものではなく、図4に示した本発明の第3実施形態のように、前記インターポーザ基板2の裏面および前記配線基板8の表面の双方に、それぞれ傾斜面2a、8aを形成しても良い。
【0023】
図5は、上記したように一方の主面に傾斜面を有する基板の製造方法を示した断面図であり、ここでは、前記図1、4に関して介して説明したインターポーザ基板2の製造方法を例にして説明する。
【0024】
初めに、同図(a) に示したように、所望の傾斜面と同一形状に表面加工された支持基板31を用意する。次いで、所望の配線パターンと共に前記電極パッド5が形成されたポリイミド基板30を、前記支持基板31の表面に加圧接着する。この結果、同図(b) に示したように、一方の主面に傾斜面2aが形成され、その表面に電極パッド5が形成されたインターポーザ基板2が完成する。
【0025】
図6は、前記傾斜面を有する基板の他の製造方法を示した断面図であり、ここでは、前記図1、4に関して介して説明したインターポーザ基板2の製造方法を例にして説明する。
【0026】
はじめに、同図(a) に示したように、所望の傾斜面と逆形状に表面加工された型41を用意する。次いで、同図(b) に示したように、型41の表面にガラスエポキシ樹脂を塗布してガラスエポキシ基板42を形成する。次いで、同図(c) に示したように、予め電極431やビア432等が形成された基板43の表面に、前記ガラスエポキシ基板42を表裏反転させたうえで被着する。
【0027】
次いで、同図(d) に示したように、ガラスエポキシ基板42の所定の傾斜面42aに、前記基板43の表面に形成された電極431等に達する開口42bを形成する。次いで、同図(e) に示したように、ガラスエポキシ基板42の露出面に金属メッキ44を施し、さらに、電極パッド5等の領域を残して不要部分を除去することで、同図(f) に示したインターポーザ基板2を完成する。
【0028】
なお、前記傾斜面8aを有する配線基板8はグリーシートを積層することによっても形成することができる。配線基板8としてグリーシート多層基板を採用するのであれば、はじめに、アルミナグリーンシートにスルーホールを形成し、さらに、その表面にMo、W導体を印刷して配線パターンや電極を形成する。さらに、その表面にアルミナグリーンシートを積層して絶縁層とし、これらを交互に繰り返して生シート状の多層構造とする。次いで、前記生シート状の多層構造を、例えば、図6(a) に示した形41上に押し当て、さらに焼成して一体化する。これにより、表面および裏面の双方に傾斜面を有するグリーシート多層基板が完成する。
【0029】
【発明の効果】
本発明によれば、以下のような効果が達成される。
(1) ボール状電極によって相互に接合される各電極パッドが非平行に配置され、熱応力が発生すると、当該熱応力によってボール状電極が各電極パッド5、6側に押し付けられる。換言すれば、ボール状電極と各電極パッドとの接合面では、熱応力の一部が両者の剥離や破断を妨げる方向にも作用するので、各接合部の疲労寿命を向上させることができる。
(2) ボール状電極と各電極パッドとの接合面に対して平行に作用して接合面を剥離・破断させる力が、熱応力の一部だけとなるので、熱応力による接合破断や剥離の可能性が低減される。
【図面の簡単な説明】
【図1】本発明の第1実施形態である半導体実装装置の断面図である。
【図2】非平行に配置される電極パッドと半田ボール電極との接合部に作用する応力を模式的に示した図である。
【図3】本発明の第2実施形態である半導体実装装置の断面図である。
【図4】本発明の第3実施形態である半導体実装装置の断面図である。
【図5】主面に傾斜面を有する基板の製造方法を示した断面図である。
【図6】主面に傾斜面を有する基板の他の製造方法を示した断面図である。
【図7】従来の半導体実装装置の断面図である。
【図8】従来の半導体実装装置の主要部の拡大断面図である。
【符号の説明】
1…半導体素子、2…インターポーザ基板、2a、3a、8a…傾斜面、5、6…電極パッド、7…半田ボール電極、8…回路基板
Claims (9)
- 一方の主面と非平行な複数の傾斜領域を他方の主面に有し、前記各傾斜領域に電極パッドが形成され、
前記他方の主面には、傾斜角度が相互に補角の関係を有する第1および第2の傾斜領域が形成され、
前記第1および第2の傾斜領域は、他方の主面の中央部から基板端部に向かって、それぞれの傾斜領域が上り斜面となるように配置されたことを特徴とする絶縁性基板。 - 前記絶縁性基板は、一方の主面と非平行な複数の傾斜領域を他方の主面に有する支持基板と、表面に電極パッドを含む配線パターンが形成された配線基板とを具備し、前記配線基板は、その電極パッドが前記支持基板の各傾斜領域上に配置されるように、その裏面を支持基板の他方の主面に固着されたことを特徴とする請求項1に記載の絶縁性基板。
- 前記配線基板はポリイミド基板であることを特徴とする請求項2に記載の絶縁性基板。
- 前記絶縁性基板は、支持基板と、一方の主面と非平行な複数の傾斜領域を他方の主面に有し、前記各傾斜領域に電極パッドが形成された配線基板とを具備し、前記配線基板は、その一方の主面が支持基板の表面に固着されたことを特徴とする請求項1に記載の絶縁性基板。
- 前記配線基板はガラスエポキシ基板であることを特徴とする請求項4に記載の絶縁性基板。
- 一方の主面と非平行な複数の傾斜領域を他方の面に有し、前記傾斜領域に電極パッドが形成された絶縁性基板を具備し、
前記絶縁性基板の一方の主面に半導体素子が搭載され、他方の主面の各傾斜領域に形成された電極パッドと前記半導体素子とが電気的に接続され、
前記電極パッド上にボール状の突起電極が形成されたことを特徴とする半導体装置。 - 絶縁性基板の一方の主面に搭載された半導体素子と他方の主面に形成された第1の電極パッドとが電気的に接続され、前記第1の電極パッドが、前記絶縁性基板の他方の主面側に対向配置された回路基板上の第2の電極パッドとボール状電極を介して電気的かつ機械的に接続された半導体実装装置において、前記絶縁性基板は、その他方の主面に一方の主面と非平行な複数の傾斜領域を有し、前記各傾斜領域に前記第1の電極パッドが形成されたことを特徴とする半導体実装装置。
- 絶縁性基板の一方の主面に搭載された半導体素子と他方の主面に形成された第1の電極パッドとが電気的に接続され、前記第1の電極パッドが、前記絶縁性基板の他方の主面側に対向配置された回路基板上の第2の電極パッドとボール状電極を介して電気的かつ機械的に接続された半導体実装装置において、前記回路基板は、前記絶縁性基板側の主面に他方の主面と非平行な複数の傾斜領域を有し、前記各傾斜領域に前記第2の電極パッドが形成されたことを特徴とする半導体実装装置。
- 前記絶縁性基板および回路基板は、相互に接続される第1および第2の電極パッドが非平行となるように対向配置されたことを特徴とする請求項7または8に記載の半導体実装装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6436998A JP3783754B2 (ja) | 1998-02-27 | 1998-02-27 | 絶縁性基板および半導体装置および半導体実装装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6436998A JP3783754B2 (ja) | 1998-02-27 | 1998-02-27 | 絶縁性基板および半導体装置および半導体実装装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11251473A JPH11251473A (ja) | 1999-09-17 |
JP3783754B2 true JP3783754B2 (ja) | 2006-06-07 |
Family
ID=13256308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6436998A Expired - Fee Related JP3783754B2 (ja) | 1998-02-27 | 1998-02-27 | 絶縁性基板および半導体装置および半導体実装装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3783754B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012147480A1 (ja) * | 2011-04-27 | 2012-11-01 | 株式会社村田製作所 | 電子部品モジュールの製造方法及び電子部品モジュール |
CN110312363B (zh) * | 2019-06-24 | 2020-10-16 | 维沃移动通信有限公司 | 一种印刷电路板组件及终端 |
WO2022163598A1 (ja) * | 2021-01-29 | 2022-08-04 | 京セラ株式会社 | 電子素子実装用基板 |
-
1998
- 1998-02-27 JP JP6436998A patent/JP3783754B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11251473A (ja) | 1999-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6525414B2 (en) | Semiconductor device including a wiring board and semiconductor elements mounted thereon | |
JP5107959B2 (ja) | 基板 | |
JP3844032B2 (ja) | 半導体装置及びその製造方法 | |
US6034437A (en) | Semiconductor device having a matrix of bonding pads | |
JP2005101031A (ja) | 半導体集積回路装置、及び電子機器 | |
US6448106B1 (en) | Modules with pins and methods for making modules with pins | |
KR19990023153A (ko) | 반도체 장치 및 솔더범프의 형성방법 | |
JPH06291165A (ja) | フリップチップ接続構造 | |
JP2000068328A (ja) | フリップチップ実装用配線基板 | |
JP3783754B2 (ja) | 絶縁性基板および半導体装置および半導体実装装置 | |
JPH1187556A (ja) | 半導体装置 | |
JP3587043B2 (ja) | Bga型半導体装置及び該装置に用いるスティフナー | |
US6281437B1 (en) | Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection | |
JP3729487B2 (ja) | Bgaパッケージ実装基板 | |
US6504239B1 (en) | Semiconductor device having dummy pattern that relieves stress | |
JP2000133668A (ja) | 半導体装置および実装構造 | |
JP3394479B2 (ja) | 半導体装置 | |
JP3024596B2 (ja) | フィルムキャリアテープを用いたbga型半導体装置 | |
JP2001007236A (ja) | ウェハー状積層体および半導体素子パッケージならびにウェハー状積層体の製造方法 | |
JP2001127202A (ja) | Bga型半導体装置 | |
JPH04225296A (ja) | 銅回路付きセラミックス基板 | |
JP2661230B2 (ja) | 混成集積回路装置 | |
JP3766362B2 (ja) | 半導体装置の製造方法 | |
JPH09275271A (ja) | プリント配線板、その製造方法、およびプリント回路基板 | |
JP2005064274A (ja) | プリント回路板及びプリント回路板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060307 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |