JPH04129236A - ワイヤ配線構造 - Google Patents
ワイヤ配線構造Info
- Publication number
- JPH04129236A JPH04129236A JP2248698A JP24869890A JPH04129236A JP H04129236 A JPH04129236 A JP H04129236A JP 2248698 A JP2248698 A JP 2248698A JP 24869890 A JP24869890 A JP 24869890A JP H04129236 A JPH04129236 A JP H04129236A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wire
- wiring
- wires
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 abstract description 13
- 239000010409 thin film Substances 0.000 abstract description 11
- 229910000679 solder Inorganic materials 0.000 abstract description 9
- 238000004806 packaging method and process Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 241000220317 Rosa Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
- Insertion, Bundling And Securing Of Wires For Electric Apparatuses (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ワイヤ配線構造に係り、特に表面実装型の電子部品を搭
載しているプリント基板における改造用のワイヤのワイ
ヤ配線構造に関し、 隣接する部品同士のオーブン/ショートを解決し、より
高密度実装を実現できるワイヤ配線構造を擾供すること
を目的とし、 プリント基板と、該プリント基板上に搭載される電子部
品と、該プリント基板上に形成される所定膜厚を有する
絶縁層と、該絶縁層の表面に形成され、該電子部品と半
田接合する接合パッドと、該接合パッドを含む絶縁層の
所定の位置に形成されるワイヤ配線用溝と、該溝中に配
置されるワイヤと、を有するよう構成する。
載しているプリント基板における改造用のワイヤのワイ
ヤ配線構造に関し、 隣接する部品同士のオーブン/ショートを解決し、より
高密度実装を実現できるワイヤ配線構造を擾供すること
を目的とし、 プリント基板と、該プリント基板上に搭載される電子部
品と、該プリント基板上に形成される所定膜厚を有する
絶縁層と、該絶縁層の表面に形成され、該電子部品と半
田接合する接合パッドと、該接合パッドを含む絶縁層の
所定の位置に形成されるワイヤ配線用溝と、該溝中に配
置されるワイヤと、を有するよう構成する。
本発明は、ワイヤ配線構造に係り、特に表面実装型の電
子部品を搭載しているプリント基板における改造用のワ
イヤのワイヤ配線構造に関するものである。
子部品を搭載しているプリント基板における改造用のワ
イヤのワイヤ配線構造に関するものである。
近年の大型コンピュータに実装されるプリント基板(以
下、薄膜多層セラミック基板と称する)の高密度化の要
求に伴い、実装時のダメージ低減。
下、薄膜多層セラミック基板と称する)の高密度化の要
求に伴い、実装時のダメージ低減。
高密度実装が要求されている。
この為、ハンプ接合、PGA(Pin Gri(I
Array)の多段実装等が提供されているが、薄膜
多層セラミック基板の表面には改造等の目的で多数のワ
イヤが配線されているが、ますますの高密度実装に伴い
このワイヤの配Ii SI域をシビアになってきており
、また、ワイヤの浮遊防止対策も重要な課題となってい
る。
Array)の多段実装等が提供されているが、薄膜
多層セラミック基板の表面には改造等の目的で多数のワ
イヤが配線されているが、ますますの高密度実装に伴い
このワイヤの配Ii SI域をシビアになってきており
、また、ワイヤの浮遊防止対策も重要な課題となってい
る。
〔従来の技術]
従来は第7図および第8図に示すように、薄膜多層セラ
ミック基板上にポリイミド等の絶縁層を全体に塗布し、
その塗布した絶縁層の表面に接合パッドを形成しておく
。
ミック基板上にポリイミド等の絶縁層を全体に塗布し、
その塗布した絶縁層の表面に接合パッドを形成しておく
。
この接合パッドに対して、その上方から電子部品の当接
させる。
させる。
この電子部品の接合パッド側下面には接合パッドの形成
位置に対応して半田バンプが形成されている。
位置に対応して半田バンプが形成されている。
かかる状態において、薄膜多層セラミック基板をリフロ
ーすることで半田バンブを溶融させ、薄膜多層セラミッ
ク基板上に電子部品を実装していた。
ーすることで半田バンブを溶融させ、薄膜多層セラミッ
ク基板上に電子部品を実装していた。
一方、改造用のワイヤは、上述の高密度実装の観点から
一旦電子部品をリムーブした後、薄膜多層セラミック基
板と電子部品との隙間におけるその接合パッドと接合パ
ッドとの間に配線するようにしていた。
一旦電子部品をリムーブした後、薄膜多層セラミック基
板と電子部品との隙間におけるその接合パッドと接合パ
ッドとの間に配線するようにしていた。
しかしながら、第8図に示すように、接合パッドのピッ
チ間が狭(なると、ワイヤが半田溶融時にその半田バン
プ内に入り込み、オーブン/ショートが発生し、実装不
良増大という欠点があった。
チ間が狭(なると、ワイヤが半田溶融時にその半田バン
プ内に入り込み、オーブン/ショートが発生し、実装不
良増大という欠点があった。
従って、本発明は、隣接する部品同士のオーブン/ショ
ートを解決し、より高密度実装を実現できるワイヤ配線
構造を提供することを目的とするものである。
ートを解決し、より高密度実装を実現できるワイヤ配線
構造を提供することを目的とするものである。
上記目的は、プリント基板1と、
該プリント基板1上に搭載される電子部品2と、該プリ
ント基板1上に形成される所定膜厚を有する絶縁層4と
、 該絶縁層4の表面に形成され、該電子部品2と半田接合
する接合パッド3と、 該接合パッド3を含む絶縁層4の所定の位置に形成され
るワイヤ配線用溝5と、 該溝5中に配置されるワイヤ7と、 を有することを特徴とするワイヤ配線構造により達成さ
れる。
ント基板1上に形成される所定膜厚を有する絶縁層4と
、 該絶縁層4の表面に形成され、該電子部品2と半田接合
する接合パッド3と、 該接合パッド3を含む絶縁層4の所定の位置に形成され
るワイヤ配線用溝5と、 該溝5中に配置されるワイヤ7と、 を有することを特徴とするワイヤ配線構造により達成さ
れる。
即ち、接合パッドを含む絶縁層にワイヤ配線用の溝を形
成し、その接合パッドの下面に形成された溝にワイヤを
配線するようにし、且つその溝が絶縁層の膜厚により所
定の厚みを有しているため、ワイヤがバンプ接合時に悪
影響を及ぼすことがない。
成し、その接合パッドの下面に形成された溝にワイヤを
配線するようにし、且つその溝が絶縁層の膜厚により所
定の厚みを有しているため、ワイヤがバンプ接合時に悪
影響を及ぼすことがない。
尚、半田バンブは溶融するものの、そのバンプの表面張
力によってかかる溝内に入り込むことばない。
力によってかかる溝内に入り込むことばない。
以下、本発明の実施例を第1図乃至第4図を用いて詳細
に説明する。
に説明する。
第1図は、本発明の実施例を示す図であり、第2図は、
A−A″断面図であり、 第3図は、接合部拡大図であり、 第4図は、ワイヤの配線状態を示す図であり、図におい
て、lは薄膜多層セラミック基板、2は電子部品、2a
は電子部品実装領域、3は接合パッド、4は絶縁層、5
はワイヤ配線用溝、6は半田バンブをそれぞれ示す。
A−A″断面図であり、 第3図は、接合部拡大図であり、 第4図は、ワイヤの配線状態を示す図であり、図におい
て、lは薄膜多層セラミック基板、2は電子部品、2a
は電子部品実装領域、3は接合パッド、4は絶縁層、5
はワイヤ配線用溝、6は半田バンブをそれぞれ示す。
尚、第1図乃至第4図において、同一符号を付したもの
は同一対象物をそれぞれ示す。
は同一対象物をそれぞれ示す。
第1図に示すように、薄膜多層セラミック基板1の表面
にベタにポリイミド等の絶縁層4をブレード法等を用い
て塗布し、硬化させる。
にベタにポリイミド等の絶縁層4をブレード法等を用い
て塗布し、硬化させる。
その絶縁層4の表面に第1図で示す一点破線で示す電子
部品実装領域内2aに千鳥状に接合バンド3を形成する
。
部品実装領域内2aに千鳥状に接合バンド3を形成する
。
この接合バッド3の中心から十文字にワイヤ配線用溝5
を形成する。このワイヤ配線溝5は隣合う接合バッド3
を互いに結ぶようになっているので、ワイヤ配線用溝5
は格子状となついる。
を形成する。このワイヤ配線溝5は隣合う接合バッド3
を互いに結ぶようになっているので、ワイヤ配線用溝5
は格子状となついる。
尚、第1図において、電子部品2ば図示簡略化のため省
略しているが、電子部品実装領域2に実装されるもので
ある。
略しているが、電子部品実装領域2に実装されるもので
ある。
第2図は第1図におけるA−A″断面図であって、電子
部、品2の下面には接合バッド3の形成位置に対応して
半田バンブ6が形成されている。
部、品2の下面には接合バッド3の形成位置に対応して
半田バンブ6が形成されている。
上記のワイヤ配線用溝5ば接合パッド3下の絶縁N4を
貫(厚みを有している。
貫(厚みを有している。
第3図にその接合部を拡大してみると、薄膜多層セラミ
ック基板1の表面に塗布された絶縁層4および接合バラ
F″3を各々貫くようにして形成されたワイヤ配線溝5
内にワイヤ7を配線させる。
ック基板1の表面に塗布された絶縁層4および接合バラ
F″3を各々貫くようにして形成されたワイヤ配線溝5
内にワイヤ7を配線させる。
尚、第4図には、ワイヤ配線用溝5に配線されたワイヤ
7の配線状態を示し、ワイヤ配線用溝5内で自由にワイ
ヤ7が規則正しく配列されている。
7の配線状態を示し、ワイヤ配線用溝5内で自由にワイ
ヤ7が規則正しく配列されている。
その接合バッド3の表面に電子部品2の半田ハンプ6を
当接させる。
当接させる。
この状態でリフローすることで、ワイヤ7の浮遊を防止
しつつ、ワイヤ7をその電子部品2の下面に配置した状
態で電子部品2の実装を行うことができる。
しつつ、ワイヤ7をその電子部品2の下面に配置した状
態で電子部品2の実装を行うことができる。
上記の実施例においては、バンプ接合を行う電子部品2
についてその説明を行ったが、PCAのような接合バッ
ド54にリード52を当接させて電子部品51の実装を
行うようなものでは、第5図および第6図に示すように
、接合バッド54を分断して、その分断された位置にワ
イヤ配線用溝56を形成し、結果的にリード間にワイヤ
52を配線するようにしている。
についてその説明を行ったが、PCAのような接合バッ
ド54にリード52を当接させて電子部品51の実装を
行うようなものでは、第5図および第6図に示すように
、接合バッド54を分断して、その分断された位置にワ
イヤ配線用溝56を形成し、結果的にリード間にワイヤ
52を配線するようにしている。
本実施例では、絶縁層53の厚みおよびリード52の長
さによってワイヤ57が不用に′fii膜多層セラミッ
ク基板50から浮遊することがない。
さによってワイヤ57が不用に′fii膜多層セラミッ
ク基板50から浮遊することがない。
以上説明したように本発明においては、ワイヤのショー
ト/オーブンを防止しつつ高密度実装を行うことができ
るので、ワイヤ配線を行った薄膜多層セラミック基板の
性能向上、信軌性の向上に寄与することろが大きい。
ト/オーブンを防止しつつ高密度実装を行うことができ
るので、ワイヤ配線を行った薄膜多層セラミック基板の
性能向上、信軌性の向上に寄与することろが大きい。
第1図は、本発明の実施例を示す図であり、第2図は、
A−A″断面図であり、 第3図は、接合部拡大図であり、 第4図は、ワイヤの配線状態を示す図であり、第5図は
、本発明の他の実施例を示す図であり、第6図は、第5
図の要部拡大図であり、第7図は、従来例を示す図であ
り、 第8図は、課題を示す図である。 図において 1・−・−・−−−一−−−−−プリント基板(ml膜
多層セラミック基板)。 2・−・・・・・・・−・−・・・電子部品。 3・−−−−−−・−−−一一一一一接合パッド。 4−〜−−−−−−−−−−−−−−絶縁層。 5−−−−−−−−−−−一・・−ワイヤ配線用溝。 7−−−−−−−−−−−−−−−−ワイヤ。 をそれぞれ示す。
A−A″断面図であり、 第3図は、接合部拡大図であり、 第4図は、ワイヤの配線状態を示す図であり、第5図は
、本発明の他の実施例を示す図であり、第6図は、第5
図の要部拡大図であり、第7図は、従来例を示す図であ
り、 第8図は、課題を示す図である。 図において 1・−・−・−−−一−−−−−プリント基板(ml膜
多層セラミック基板)。 2・−・・・・・・・−・−・・・電子部品。 3・−−−−−−・−−−一一一一一接合パッド。 4−〜−−−−−−−−−−−−−−絶縁層。 5−−−−−−−−−−−一・・−ワイヤ配線用溝。 7−−−−−−−−−−−−−−−−ワイヤ。 をそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 プリント基板(1)と、 該プリント基板(1)上に搭載される電子部品(2)と
、 該プリント基板(1)上に形成される所定膜厚を有する
絶縁層(4)と、 該絶縁層(4)の表面に形成され、該電子部品(2)と
半田接合する接合パッド(3)と、該接合パッド(3)
を含む絶縁層(4)の所定の位置に形成されるワイヤ配
線用溝(5)と、該溝(5)中に配置されるワイヤ(7
)と、を有することを特徴とするワイヤ配線構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2248698A JPH04129236A (ja) | 1990-09-20 | 1990-09-20 | ワイヤ配線構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2248698A JPH04129236A (ja) | 1990-09-20 | 1990-09-20 | ワイヤ配線構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04129236A true JPH04129236A (ja) | 1992-04-30 |
Family
ID=17182005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2248698A Pending JPH04129236A (ja) | 1990-09-20 | 1990-09-20 | ワイヤ配線構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04129236A (ja) |
-
1990
- 1990-09-20 JP JP2248698A patent/JPH04129236A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6525414B2 (en) | Semiconductor device including a wiring board and semiconductor elements mounted thereon | |
JP2000077471A (ja) | フリップチップ実装基板及びフリップチップ実装構造 | |
US6181551B1 (en) | Pin soldering enhancement and method | |
JPS62136098A (ja) | 高密度配線基板 | |
JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
JP2881029B2 (ja) | プリント配線板 | |
JP3554650B2 (ja) | 回路基板 | |
JPH04137692A (ja) | プリント基板の改造方法 | |
JPH04129236A (ja) | ワイヤ配線構造 | |
JPH10313167A (ja) | 配線基板 | |
JP3410199B2 (ja) | 接続部材の橋絡防止装置並びにこれを有する半導体集積回路及び実装基板 | |
JP3862120B2 (ja) | 表面実装型電子部品及びその実装方法 | |
JP3897250B2 (ja) | 半導体パッケージ用基板とその製造方法 | |
JP2827965B2 (ja) | ボールグリッドアレイ実装方式 | |
JPH08191128A (ja) | 電子装置 | |
JP3175786B2 (ja) | フリップチップの実装方法 | |
JP2006041238A (ja) | 配線基板及び配線基板の製造方法 | |
JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
JP2007035731A (ja) | 配線基板 | |
JPS6262533A (ja) | 半導体素子の高密度実装方法 | |
JP2674394B2 (ja) | テープキャリアパッケージ実装装置 | |
JPS6386440A (ja) | フイルムキヤリア | |
JPH088510A (ja) | リードレスチップキャリア | |
JPS62193294A (ja) | 高密度実装基板 | |
JPH09275271A (ja) | プリント配線板、その製造方法、およびプリント回路基板 |