JPS6255301B2 - - Google Patents

Info

Publication number
JPS6255301B2
JPS6255301B2 JP55040505A JP4050580A JPS6255301B2 JP S6255301 B2 JPS6255301 B2 JP S6255301B2 JP 55040505 A JP55040505 A JP 55040505A JP 4050580 A JP4050580 A JP 4050580A JP S6255301 B2 JPS6255301 B2 JP S6255301B2
Authority
JP
Japan
Prior art keywords
semiconductor
package
semiconductor device
organic material
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55040505A
Other languages
English (en)
Other versions
JPS56137658A (en
Inventor
Kanji Ootsuka
Kunizo Sawara
Masao Sekihashi
Kazumichi Mitsusada
Katsumi Ogiue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Original Assignee
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHO ERU ESU AI GIJUTSU KENKYU KUMIAI filed Critical CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority to JP4050580A priority Critical patent/JPS56137658A/ja
Priority to DE19813112564 priority patent/DE3112564A1/de
Publication of JPS56137658A publication Critical patent/JPS56137658A/ja
Priority to US06/626,200 priority patent/US4630095A/en
Publication of JPS6255301B2 publication Critical patent/JPS6255301B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置、特にメモリー機能を有す
回路が構成された半導体ペレツト（半導体素子）
を封止して成る半導体装置に関する。
一般に、半導体ペレツトはセラミツク、ガラス
あるいはプラスチツク（樹脂）から成る封止体
（パツケージ）により封止される。
ところで、メモリー機能を有する回路、例えば
CCD（Charge Coupled Device）メモリー回
路、IMOS（Metal―Oxide―Semiconductor）ダ
イナミツクメモリー回路あるいはスタテイツクメ
モリー回路等を構成する半導体ペレツトをかかる
パツケージにより封止した場合、これらのパツケ
ージの影響によりメモリーの誤動作が生じるとい
う問題が知られている。すなわち、パツケージか
らα粒子を放出し、このα粒子によつてメモリー
回路が誤動作してしまうのである。
このようなα粒子によるメモリー回路の誤動作
防止を計るために半導体ペレツト表面にポリイミ
ド系樹脂等の低α粒子発生源の少くない有機物質
膜を被覆しておくことが本願出願人により特願昭
53−142375号あるいは特願昭54−35480号として
提案されている。
しかしながら、かかる処理が施された半導体装
置において、以下のような問題があることが本願
発明者等によつて明らかとされた。
すなわち、半導体ペレツトを封止する際の封止
温度によつてその有機物質膜が分解し、水分ある
いはCO2のようなガスを発生する。特にこの水分
により半導体ペレツト上に形成された低抵抗で安
価に形成できるアルミニウム配線層が侵蝕される
問題がある。ポリイミド系樹脂から成る有機物質
膜の耐熱温度は約380℃程度である。したがつ
て、特に380℃以上の温度で封止を行う場合には
その有機物質膜が分解し、問題となる。
したがつて、380℃以下の封止温度により半導
体ペレツトを封止する方法が考えられた。
具体的にはAu―Sn共晶合金ろう材による封止
もしくはシームウエルド封止法である。
しかし、これら封止法を採用するためには封止
部分に金属材を用いたパツケージ構造であること
が必要であり、具体的にはセラミツクパツケージ
部材表面に金属材を結合した積層型セラミツクパ
ツケージが必要とされる。
かかる積層型セラミツクパツケージにおいて
は、(1)パツケージ材の費用が他のパツケージのそ
れに比べて１桁も高い、(2)パツケージに半導体ペ
レツトを組込む加工費が高い等の問題がある。
一方、パツケージの低コスト化の手法の一つと
して低融点ガラス（PbO：60重量％以上）によつ
て封止した構造を使用する方法がある。この場合
は、例えば前記した積層型セラミツクパツケージ
において使用されるAu―Snの代りにコストの安
いガラスを使用している。しかも、パツケージ封
止部のメタライズも不要である。それゆえ、大幅
なコスト低減が可能である。
しかし、このガラスは約400〜450℃の加熱で溶
融するものである。それゆえ、封止温度は410℃
〜460℃となる。
したがつて、低コスト化を計ることができるに
もかかわらず有機物質膜の分解によるアルミニウ
ム配線層の腐蝕による素子特性の劣化を生ずるお
それがある。
本発明は上記した問題点を解決するために成さ
れたものである。
すなわち、本発明の目的とするところはメモリ
ー機能回路を構成する半導体ペレツトに適した封
止構造を有する半導体装置を提供することにあ
る。
本発明の他の目的はメモリー機能回路を構成す
る半導体ペレツトに適し、かつ安価な封止構造を
有する半導体装置を提供することにある。
上記目的を達成するための本発明の要旨は、複
数のセラミツク体をガラスにより固着して成るセ
ラミツクパツケージ内の半導体ペレツトが存在す
る半導体装置において、上記半導体ペレツト内に
はメモリー機能を有する回路が構成され、上記半
導体ペレツト表面には有機物質膜が被覆され、さ
らに、上記ガラスを加熱して封止する際に上記有
機物質膜から発生するガスを吸収するためのゲツ
ター剤が上記絶縁性パツケージ内に設けられてな
ることを特徴とする半導体装置にある。
以下、本発明の具体的実施例を図面を用いて説
明する。
第１図は本発明による半導体装置の一実施例の
断面図を示すものである。同図において、１は
CCDメモリー回路、1MOSダイナミツクメモリー
回路あるいはスタテイツクメモリー回路等を構成
する半導体チツプである。具体的には64Kビツト
1MOSダイナミツクRAM（Random Access
Memory）を構成する半導体ペレツトである。こ
の半導体ペレツト１はセラミツク（Al2O3：90重
量％以上）パツケージの下部部材（ベース）２に
固着されている。そして、セラミツクパツケージ
の上部部材（キヤツプ）３がPbO―B2O3系
（PbO：60重量％以上）の低融点ガラス４により
ベース２に固着され、半導体ペレツト１を気密封
止している。５は低α粒子発生材料であるポリイ
ミド系の有機物質膜、例えば、ポリイミド樹脂膜
あるいはポリイミド・イソインドロ・キナゾリン
ジオン樹脂膜である。この有機物質膜５の厚さは
10μｍ以上あればよい。すなわち、キヤツプ３か
ら照射したα粒子が半導体ペレツト（Si）１の表
面まで到達しない程度の膜厚を有していればよ
い。封止後の好ましい有機物質膜５の厚さとして
は60μｍ〜100μｍである。６はゲツター剤であ
る。例えばアルミナ系ゲル（デシカウントPD―
08：オーエンスイリノイ社商品名）、アルミナシ
リケート系ゲル、シリカ系ゲルあるいはバイコー
ルガラス（コーニング社商品名）を焼成したもの
が用いられる。このゲツター剤はH2O、CO2、O2
あるいはN2等の分子径に近い穴を有する粉末状
となつている。ここでは特に有害となるH2Oを吸
収するために上述したようなゲツター剤が選択さ
れる。
７はリード部材であつて、リードフレームの状
態でパツケージに組立てられ、低融点ガラス４に
より包囲されその内端がパツケージ内部に外端が
パツケージ外部に導出された状態で封止される。
リードフレームは封止後、個々のリードとなるよ
う外端部分で切り離される。８は半導体素子の各
電極とリードとの間でボンデイングされた金等の
ワイヤである。なお、上述した半導体装置は第２
図に示された斜面図の如く形成される。
上記した実施例の構造によれば下記の理由で前
記発明が達成できる。
上述した如く、リードフレームをセラミツクベ
ース及びセラミツクキヤツプからなる上下２体の
パツケージ部材でサンドイツチ状に挾み低融点ガ
ラスで封止して成る半導体装置は、Au―Sn共晶
合金ろう材を使用せず、また、何枚セラミツク板
を積層したベースを使用しないため極めて安価に
得られる。
さらに、本発明によれば有機物質膜が存在して
いるためガラスの封止温度が問題となるわけであ
るが、以下の理由によりアルミニウムから成るボ
ンデイングパツドあるいは配線層の腐蝕は生じな
い。すなわち、パツケージの封止に使用した低融
点ガラスは最も低い封止温度を持つもので410℃
である。好ましくは450℃で溶融される低融点ガ
ラスが使用される。この低融点ガラスを再溶融さ
せて封止作業を完成するためには410〜460℃10分
間程度の加熱が必要となる。このときα粒子の遮
断のため半導体ペレツト上に被覆された前記有機
物質膜が分解反応し、ガスを発生する。実験によ
れば、第３図に示す如く前記有機物質膜の一つで
あるポリイミド・イソインドロ・キナゾリンジオ
ン樹脂は400℃以上でガスの放出量が急激に増加
する。
しかしながら、本発明によれば、ゲツター剤が
パツケージ内に存在していることによりそのゲツ
ター剤がない場合に比べてパツケージの空間内に
存在する水蒸気（H2O）の量は大幅に減少する。
すなわち、ゲツター剤がない場合にはパツケージ
の空間内に存在する水蒸気の量は約3000〜
8000ppm位である。しかし、本発明の前記実施
例のように上述したようなゲツター剤（例えば、
デシカウント：PD―08（オーエンスイリノイ社
商品名）はその重量の18重量％の水蒸気を吸着す
る。）が存在していることにより内部の水蒸気量
は約500ppm以下になる。したがつて、本発明に
よれば米国軍用規格（500ppm以下）を満足する
高信頼性の半導体装置が得られる。
本発明は前記実施例に限定されず、基本的には
低融点ガラスにより気密封止するパツケージ方式
であること、絶縁性パツケージからのα粒子によ
る半導体ペレツト内に構成されたメモリー回路の
誤動作を防止するために有機物質膜を半導体ペレ
ツト上に被覆していること及びパツケージの内部
にゲツター剤を取付けることが満足すれば本発明
の第１の目的が達成される。
したがつて、上記構成要件がが満足していれば
以下のような変形例も考えられる。
(1) 第４図に示す如くベース２として積層セラミ
ツク板を使用した半導体装置であつてもよい。
図において、１はメモリー回路を構成する半導
体ペレツトであり、その表面に前記実施例のよ
うな有機物質膜５が被覆されている。２は半導
体ペレツト１を支持している積層セラミツク板
から成るベースである。３はセラミツクから成
るキヤツプであり、低融点ガラス４によりベー
ス２の上面に固着され、半導体ペレツト１を気
密封止している。このキヤツプ３の内面には前
記実施例のようなゲツター剤６が貼り付けられ
ている。９はMo等から成るメタライズ層であ
り、ワイヤー８およびリード７が接続される表
面部分９′にはAuメツキが施されている。
このような構造の半導体装置によれば、ベー
スが積層セラミツク板から成つているため製造
工数も増加し、かつセラミツク材料も多く必要
とするために前記実施例に比べてコスト高にな
る欠点は有するものの本発明の第１の目的は達
成することができる。
(2) 第１図に示された半導体装置において、キヤ
ツプ３およびベース２としてエポキシ樹脂を成
形したものを用いてもよい。
(3) 第１図および第４図に示された半導体装置に
おいて、半導体ペレツト１に被覆された有機物
質膜はワイヤボンデイングした後に被覆してい
る。しかし、第５図あるいは第６図のようにワ
イヤーボンデイング前に形成した構造であつて
もよい。第５図および第６図において、１０は
メモリー回路の一部を構成する基板１と反対導
電型の半導体領域、１１は例えばSiO2のよう
な酸化膜、１２はリン・シリケートガラス膜、
１３はアルミニウムより成る配線層、１４はア
ルミニウムより成るボンデイングパツドであ
る。そして、５は有機物質膜である。また、こ
の有機物質膜５は第７図に示す如くα粒子によ
つて障害を受ける部分、例えばセルマツト１５
上のみ被覆された構造であつてもよい。
【図面の簡単な説明】
第１図は本発明に係る半導体装置の断面図、第
２図は本発明による半導体装置の組立て形態を示
す斜視図、第３図はガス放出量と温度の関係を示
す曲線図、第４図は本発明に係る他の実施例を示
す半導体装置の断面図、第５図および第６図はそ
れぞれ本発明に係る半導体ペレツトの部分断面
図、第７図は本発明に係る半導体ペレツトの平面
図である。 １……半導体ペレツト、２……パツケージ（ベ
ース）、３……パツケージ（キヤツプ）、４……低
融点ガラス、５……有機物質膜、６……ゲツター
剤、７……リード、８……ワイヤ。

Claims (1)

  1. 【特許請求の範囲】 １ 複数のセラミツク体をガラスにより固着して
    成るセラミツクパツケージ内に半導体ペレツトが
    存在する半導体装置において、上記半導体ペレツ
    ト内にはメモリー機能を有する回路が構成され、
    上記半導体ペレツト表面には有機物質膜が被覆さ
    れ、さらに、上記ガラスを加熱して封止する際に
    上記有機物質膜から発生するガスを吸収するため
    のゲツター剤が上記絶縁性パツケージ内に設けら
    れてなることを特徴とする半導体装置。 ２ 上記有機物質膜はポリイミド系樹脂から成る
    ことを特徴とする特許請求の範囲第１項記載の半
    導体装置。 ３ 上記ガラスはPbO―B2O3系（PbO：60重量
    ％以上）ガラスより成ることを特徴とする特許請
    求の範囲第１項記載の半導体装置。
JP4050580A 1980-03-31 1980-03-31 Semiconductor device Granted JPS56137658A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4050580A JPS56137658A (en) 1980-03-31 1980-03-31 Semiconductor device
DE19813112564 DE3112564A1 (de) 1980-03-31 1981-03-30 Gekapselte halbleiteranordnung
US06/626,200 US4630095A (en) 1980-03-31 1984-06-29 Packaged semiconductor device structure including getter material for decreasing gas from a protective organic covering

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4050580A JPS56137658A (en) 1980-03-31 1980-03-31 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS56137658A JPS56137658A (en) 1981-10-27
JPS6255301B2 true JPS6255301B2 (ja) 1987-11-19

Family

ID=12582402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4050580A Granted JPS56137658A (en) 1980-03-31 1980-03-31 Semiconductor device

Country Status (3)

Country Link
US (1) US4630095A (ja)
JP (1) JPS56137658A (ja)
DE (1) DE3112564A1 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2538618B1 (fr) * 1982-12-28 1986-03-07 Inf Milit Spatiale Aeronaut Boitier pour composant electronique comportant un element fixant l'humidite
DE3575497D1 (de) * 1984-05-02 1990-02-22 Gte Prod Corp Verfahren zum herstellen eines gekapselten ic-plaettchens.
DE3566476D1 (en) * 1984-05-02 1988-12-29 Gte Prod Corp Packaged integrated circuit chip
JPH0237752Y2 (ja) * 1985-05-21 1990-10-12
JPH0783075B2 (ja) * 1986-03-14 1995-09-06 三菱電機株式会社 半導体装置の製造方法
US4769345A (en) * 1987-03-12 1988-09-06 Olin Corporation Process for producing a hermetically sealed package for an electrical component containing a low amount of oxygen and water vapor
US4958216A (en) * 1987-03-23 1990-09-18 Kyocera Corporation Package for housing semiconductor elements
US4961106A (en) * 1987-03-27 1990-10-02 Olin Corporation Metal packages having improved thermal dissipation
US5184208A (en) * 1987-06-30 1993-02-02 Hitachi, Ltd. Semiconductor device
US5365113A (en) * 1987-06-30 1994-11-15 Hitachi, Ltd. Semiconductor device
JPH0727921B2 (ja) * 1987-07-31 1995-03-29 日本電気株式会社 半導体装置の製造方法
US4953002A (en) * 1988-03-31 1990-08-28 Honeywell Inc. Semiconductor device housing with magnetic field protection
US5041396A (en) * 1989-07-18 1991-08-20 Vlsi Technology, Inc. Reusable package for holding a semiconductor chip and method for reusing the package
US5196919A (en) * 1990-12-07 1993-03-23 Kyocera America, Inc. Use of a contamination shield during the manufacture of semiconductor packages
US5308533A (en) * 1991-11-29 1994-05-03 The United States Of America As Represented By The Secretary Of The Air Force Aerogel mesh getter
US5360572A (en) * 1991-11-29 1994-11-01 The United States Of America As Represented By The Secretary Of The Air Force Aerogel mesh getter
US5244707A (en) * 1992-01-10 1993-09-14 Shores A Andrew Enclosure for electronic devices
US5734226A (en) * 1992-08-12 1998-03-31 Micron Technology, Inc. Wire-bonded getters useful in evacuated displays
JP2522186B2 (ja) * 1993-10-15 1996-08-07 日本電気株式会社 半導体パッケ―ジ
US5883429A (en) * 1995-04-25 1999-03-16 Siemens Aktiengesellschaft Chip cover
US5939785A (en) * 1996-04-12 1999-08-17 Texas Instruments Incorporated Micromechanical device including time-release passivant
US5929515A (en) * 1997-10-01 1999-07-27 The Charles Stark Draper Laboratory, Inc. Gettering enclosure for a semiconductor device
US6093302A (en) * 1998-01-05 2000-07-25 Combimatrix Corporation Electrochemical solid phase synthesis
AU2003200747B2 (en) * 1998-01-05 2006-11-23 Combimatrix Corporation Gettering device for ion capture
CA2251251A1 (en) * 1998-10-21 2000-04-21 Hualon Microelectronics Corporation A construction method of hybrid integrated circuit with charge coupled device for image sensing (ccdis)
US7091605B2 (en) * 2001-09-21 2006-08-15 Eastman Kodak Company Highly moisture-sensitive electronic device element and method for fabrication
US6543617B2 (en) * 2001-03-09 2003-04-08 International Business Machines Corporation Packaged radiation sensitive coated workpiece process for making and method of storing same
TW583049B (en) * 2001-07-20 2004-04-11 Getters Spa Support with integrated deposit of gas absorbing material for manufacturing microelectronic, microoptoelectronic or micromechanical devices
TW533188B (en) * 2001-07-20 2003-05-21 Getters Spa Support for microelectronic, microoptoelectronic or micromechanical devices
US6929974B2 (en) * 2002-10-18 2005-08-16 Motorola, Inc. Feedthrough design and method for a hermetically sealed microdevice
JP2005129735A (ja) * 2003-10-23 2005-05-19 Fujitsu Media Device Kk 電子部品
US7871660B2 (en) * 2003-11-14 2011-01-18 Saes Getters, S.P.A. Preparation of getter surfaces using caustic chemicals
US7042076B2 (en) * 2004-03-09 2006-05-09 Northrop Grumman Corporation Vacuum sealed microdevice packaging with getters
JP4885426B2 (ja) * 2004-03-12 2012-02-29 ルネサスエレクトロニクス株式会社 半導体記憶装置、半導体装置及びその製造方法
US7211881B2 (en) * 2004-03-24 2007-05-01 Hewlett-Packard Development Company, L.P. Structure for containing desiccant
JP4453546B2 (ja) * 2004-12-22 2010-04-21 日産自動車株式会社 パッケージ素子
WO2006067730A2 (en) * 2004-12-22 2006-06-29 Koninklijke Philips Electronics N.V. Device and method for holding a substrate
FR2956521B1 (fr) * 2010-02-16 2012-08-17 Thales Sa Dispositif comprenant des composants electriques, electroniques, electromecaniques ou electro-optiques, a sensibilite reduite a faible debit de dose
ITMI20111987A1 (it) 2011-11-03 2013-05-04 Getters Spa Getters compositi perfezionati
EP2736071B8 (en) 2012-11-22 2017-04-19 Tronic's Microsystems S.A. Wafer level package with getter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2686279A (en) * 1949-09-28 1954-08-10 Rca Corp Semiconductor device
JPS5258469A (en) * 1975-11-10 1977-05-13 Hitachi Ltd Resin-molded type semiconductor device
US4427992A (en) * 1975-12-17 1984-01-24 Motorola, Inc. Method for incorporating a desiccant in a semiconductor package
JPS55130149A (en) * 1979-03-30 1980-10-08 Hitachi Ltd Semiconductor device

Also Published As

Publication number Publication date
DE3112564A1 (de) 1982-06-03
JPS56137658A (en) 1981-10-27
US4630095A (en) 1986-12-16

Similar Documents

Publication Publication Date Title
JPS6255301B2 (ja)
JP2647194B2 (ja) 半導体用パッケージの封止方法
US4784974A (en) Method of making a hermetically sealed semiconductor casing
US7319051B2 (en) Thermally enhanced metal capped BGA package
US4764804A (en) Semiconductor device and process for producing the same
JP2531382B2 (ja) ボ―ルグリッドアレイ半導体装置およびその製造方法
US5334874A (en) Electronic device package
JPH0347673A (ja) 半田面接合方法およびそれを用いた半導体集積回路装置
JPS60257156A (ja) 熱伝導冷却モジユ−ル装置
JP3456257B2 (ja) 電子素子用パッケージ
JP2625236B2 (ja) 半導体パッケージの放熱構造
JPS6129162A (ja) 半導体装置
JP4567162B2 (ja) 光半導体装置用キャップとこれを用いた光半導体装置
JPH0661368A (ja) フリップチップ型半導体装置
JPH08274243A (ja) 半導体装置
JP3070929B2 (ja) パッケージの組立方法とパッケージ
JPH06252194A (ja) 半導体装置
JPH0448768A (ja) 半導体装置及びその製造方法
JPS6155254B2 (ja)
JPS598365Y2 (ja) 半導体装置
JPS6222456B2 (ja)
JPH1032275A (ja) 半導体装置およびその製造方法
JP3335657B2 (ja) 半導体パッケージ
JPS61171153A (ja) 半導体装置
JPH04315456A (ja) 半導体装置の製造方法