JPS6222456B2 - - Google Patents
Info
- Publication number
- JPS6222456B2 JPS6222456B2 JP54137659A JP13765979A JPS6222456B2 JP S6222456 B2 JPS6222456 B2 JP S6222456B2 JP 54137659 A JP54137659 A JP 54137659A JP 13765979 A JP13765979 A JP 13765979A JP S6222456 B2 JPS6222456 B2 JP S6222456B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- tab
- lower caps
- plating layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000008188 pellet Substances 0.000 claims description 16
- 238000007747 plating Methods 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 239000010931 gold Substances 0.000 claims description 10
- 229910052709 silver Inorganic materials 0.000 claims description 10
- 239000011135 tin Substances 0.000 claims description 10
- 229910052718 tin Inorganic materials 0.000 claims description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 9
- 239000004332 silver Substances 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 7
- 238000002844 melting Methods 0.000 claims description 7
- 230000005496 eutectics Effects 0.000 claims description 6
- 238000004806 packaging method and process Methods 0.000 claims description 2
- 238000003466 welding Methods 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 description 6
- POIUWJQBRNEFGX-XAMSXPGMSA-N cathelicidin Chemical compound C([C@@H](C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CO)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H]([C@@H](C)CC)C(=O)NCC(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H]([C@@H](C)CC)C(=O)N[C@@H](C(C)C)C(=O)N[C@@H](CCC(N)=O)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H]([C@@H](C)CC)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CC(O)=O)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H](CC(N)=O)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](C(C)C)C(=O)N1[C@@H](CCC1)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H]([C@@H](C)O)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](CO)C(O)=O)NC(=O)[C@H](CC=1C=CC=CC=1)NC(=O)[C@H](CC(O)=O)NC(=O)CNC(=O)[C@H](CC(C)C)NC(=O)[C@@H](N)CC(C)C)C1=CC=CC=C1 POIUWJQBRNEFGX-XAMSXPGMSA-N 0.000 description 5
- 230000004927 fusion Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 239000011888 foil Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/85411—Tin (Sn) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85439—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85444—Gold (Au) as principal constituent
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は放熱性及び気密性に優れ、しかも製作
コストが低いパツケージの半導体装置に関するも
のである。
コストが低いパツケージの半導体装置に関するも
のである。
半導体装置のパツケージの中でも、所謂キヤビ
テイパツケージは製作コストが低いという理由で
用いられている。このキヤビテイパツケージは、
第1図に示すように、リードフレーム1にダイボ
ンデイング及びワイヤボンデイング2した半導体
ペレツト3を、熱可塑性レジンからなる容器状の
上,下のキヤツプ4,5にて気密にパツケージし
たものである。このパツケージによれば、予め容
器状に形成した上,下のキヤツプ(同一形状でも
よい)4,5をパツケージ時にリードフレーム1
及びペレツト3を描むようにセツトし、その後リ
ードフレーム1との接触部1a,1aにおいてキ
ヤツプ4,5をリードフレーム1に溶融接着する
だけでパツケージが完成されるので、例えばトラ
ンスフアモールド法によるパツケージに比較して
設備の簡略化、工数の低減等の有利な点が多く、
半導体装置の製作コストを低くすることができる
のである。
テイパツケージは製作コストが低いという理由で
用いられている。このキヤビテイパツケージは、
第1図に示すように、リードフレーム1にダイボ
ンデイング及びワイヤボンデイング2した半導体
ペレツト3を、熱可塑性レジンからなる容器状の
上,下のキヤツプ4,5にて気密にパツケージし
たものである。このパツケージによれば、予め容
器状に形成した上,下のキヤツプ(同一形状でも
よい)4,5をパツケージ時にリードフレーム1
及びペレツト3を描むようにセツトし、その後リ
ードフレーム1との接触部1a,1aにおいてキ
ヤツプ4,5をリードフレーム1に溶融接着する
だけでパツケージが完成されるので、例えばトラ
ンスフアモールド法によるパツケージに比較して
設備の簡略化、工数の低減等の有利な点が多く、
半導体装置の製作コストを低くすることができる
のである。
しかしながら、このキヤビテイパツケージで
は、ペレツト3及びこれを固着したリードフレー
ム1と上,下のキヤツプ4,5との間には空気層
が介在されることになるため、ペレツト3にて発
生した熱はリードフレーム1に伝達されるものの
熱伝導率の小さい空気層によつてキヤツプ4,5
への熱伝達が妨げられ、放熱性が悪いという不具
合がある。放熱性が悪いとペレツトが過熱され、
ペレツトの動作寿命が短かくなる。また、また、
このパツケージでは、上,下のキヤツプ4,5が
リードフレームに固着された部位1a、つまり封
止部が単にレジンと金属との溶着構造であるのに
すぎないため、その接着の信頼性が低く、気密性
の面においても問題が生じているのが実情であ
る。
は、ペレツト3及びこれを固着したリードフレー
ム1と上,下のキヤツプ4,5との間には空気層
が介在されることになるため、ペレツト3にて発
生した熱はリードフレーム1に伝達されるものの
熱伝導率の小さい空気層によつてキヤツプ4,5
への熱伝達が妨げられ、放熱性が悪いという不具
合がある。放熱性が悪いとペレツトが過熱され、
ペレツトの動作寿命が短かくなる。また、また、
このパツケージでは、上,下のキヤツプ4,5が
リードフレームに固着された部位1a、つまり封
止部が単にレジンと金属との溶着構造であるのに
すぎないため、その接着の信頼性が低く、気密性
の面においても問題が生じているのが実情であ
る。
したがつて本発明の目的は放熱性に優れる一方
で気密性に優れ、しかも製作コストの低いパツケ
ージの半導体装置を提供することにある。
で気密性に優れ、しかも製作コストの低いパツケ
ージの半導体装置を提供することにある。
この目的を達成するために本発明は、リードフ
レームの表面に銀、金またはスズめつきを施す一
方、キヤビテイパツケージの上,下キヤツプの内
面に低融点金属や共晶反応をする金属をめつき
し、リードフレームとキヤツプ内面とを融着する
構成としたことを特徴とするものである。
レームの表面に銀、金またはスズめつきを施す一
方、キヤビテイパツケージの上,下キヤツプの内
面に低融点金属や共晶反応をする金属をめつき
し、リードフレームとキヤツプ内面とを融着する
構成としたことを特徴とするものである。
以下、本発明の実施例を図面に基づいて説明す
る。
る。
第2図は本発明の半導体装置の断面図である。
図において、リードフレーム10はいわゆる異形
条(断面形状が均一な厚さでなく一部に肉厚の大
小がある)部材にて、例えば打抜成形などによ
り、タブ11、インナーリード12、アウターリ
ード13を所定のパターンに形成している。そし
て、特にタブ11部には異形条の厚肉部を相当さ
せかつこれをインナーリード12の存在する平面
よりも下方に位置するように曲成している。ま
た、このリードフレーム10の表面(上,下面)
には金、銀或いは銀めつき層14を形成し、タブ
11上に半導体ペレツト15を固着すると共に、
ペレツト15と各インナーリード12との間には
ワイヤボンデイング16を施している。
図において、リードフレーム10はいわゆる異形
条(断面形状が均一な厚さでなく一部に肉厚の大
小がある)部材にて、例えば打抜成形などによ
り、タブ11、インナーリード12、アウターリ
ード13を所定のパターンに形成している。そし
て、特にタブ11部には異形条の厚肉部を相当さ
せかつこれをインナーリード12の存在する平面
よりも下方に位置するように曲成している。ま
た、このリードフレーム10の表面(上,下面)
には金、銀或いは銀めつき層14を形成し、タブ
11上に半導体ペレツト15を固着すると共に、
ペレツト15と各インナーリード12との間には
ワイヤボンデイング16を施している。
一方、キヤビテイパツケージを構成する上,下
の容器状のキヤツプ17,18はその主体を熱可
塑性レジンにて形成し、かつ各々の内面には、例
えばPb/Sn、Sn等の低融点金属や前記Ag,
Au,Snと共晶反応する金属の層19を形成して
いる。この金属層19はめつき或いは金属箔の接
着等により形成する。
の容器状のキヤツプ17,18はその主体を熱可
塑性レジンにて形成し、かつ各々の内面には、例
えばPb/Sn、Sn等の低融点金属や前記Ag,
Au,Snと共晶反応する金属の層19を形成して
いる。この金属層19はめつき或いは金属箔の接
着等により形成する。
したがつて、以上のように形成したリードフレ
ーム10と上,下のキヤツプ17,18を用い、
リードフレーム10上の半導体ペレツト15を覆
うように上,下のキヤツプ17,18をかぶせか
つこれらを熱融着することにより第2図のような
パツケージが形成されることになる。即ち、この
構成では、リードフレーム10のタブ11下面で
は金,銀或いはスズめつき層14と金属層19は
融着或いは共晶により一体化され、これによりタ
ブ11と下キヤツプ18とを一体化させる。ま
た、リードフレーム10のインナーリード12と
アウターリード13との境界部では、同様にめつ
き層14と金属層19が融着或いは共晶により一
体化されるので、両層14,19の間、換言すれ
ばリードフレーム10と上,下キヤツプ17,1
8の間の気密性が向上される。
ーム10と上,下のキヤツプ17,18を用い、
リードフレーム10上の半導体ペレツト15を覆
うように上,下のキヤツプ17,18をかぶせか
つこれらを熱融着することにより第2図のような
パツケージが形成されることになる。即ち、この
構成では、リードフレーム10のタブ11下面で
は金,銀或いはスズめつき層14と金属層19は
融着或いは共晶により一体化され、これによりタ
ブ11と下キヤツプ18とを一体化させる。ま
た、リードフレーム10のインナーリード12と
アウターリード13との境界部では、同様にめつ
き層14と金属層19が融着或いは共晶により一
体化されるので、両層14,19の間、換言すれ
ばリードフレーム10と上,下キヤツプ17,1
8の間の気密性が向上される。
この結果、半導体ペレツト15に生じた熱はタ
ブ11に伝達され、更に効率よく下キヤツプ18
に伝達されてパツケージ外に放散される。ここ
で、タブ11は他の部位よりも厚肉に形成してい
るためその熱容量が大きく、ペレツト15の熱は
極めて迅速にタブに伝達される。また、タブ11
に伝達された熱はタブ11と下キヤツプ18とが
直接接触してその間に空気層が介在されないた
め、これも良好に下キヤツプ18に伝達されるこ
とになり、結局パツケージ全体の放熱効果は極め
て高いものになる。
ブ11に伝達され、更に効率よく下キヤツプ18
に伝達されてパツケージ外に放散される。ここ
で、タブ11は他の部位よりも厚肉に形成してい
るためその熱容量が大きく、ペレツト15の熱は
極めて迅速にタブに伝達される。また、タブ11
に伝達された熱はタブ11と下キヤツプ18とが
直接接触してその間に空気層が介在されないた
め、これも良好に下キヤツプ18に伝達されるこ
とになり、結局パツケージ全体の放熱効果は極め
て高いものになる。
また、上,下キヤツプ17,18の周縁部は、
前述のように金属同志の融着によるためリードフ
レーム10と上,下キヤツプ17,18の間の気
密性は向上し、半導体ペレツトを湿気等から有効
に保護することができるのである。
前述のように金属同志の融着によるためリードフ
レーム10と上,下キヤツプ17,18の間の気
密性は向上し、半導体ペレツトを湿気等から有効
に保護することができるのである。
以上説明したように本発明の半導体装置によれ
ば、リードフレームの表面には金,銀またはスズ
のめつき層を形成し、かつキヤビテイパツケージ
を形成する上,下のキヤツプの内面には低融点金
属や共晶反応をする金属層を形成して、これらを
同時に融着した構成としているので、キヤビテイ
パツケージの有する低製作コストの利点をそのま
ま生かした上で、放熱効果の向上及び気密性の向
上を夫々達成することができるという大なる効果
を奏する。
ば、リードフレームの表面には金,銀またはスズ
のめつき層を形成し、かつキヤビテイパツケージ
を形成する上,下のキヤツプの内面には低融点金
属や共晶反応をする金属層を形成して、これらを
同時に融着した構成としているので、キヤビテイ
パツケージの有する低製作コストの利点をそのま
ま生かした上で、放熱効果の向上及び気密性の向
上を夫々達成することができるという大なる効果
を奏する。
第1図は従来の半導体装置の断面図、第2図は
本発明の半導体装置の断面図である。 10……リードフレーム、11……タブ、14
……Au,Agめつき層、15……半導体ペレツ
ト、17……上キヤツプ、18……下キヤツプ、
19……金属層。
本発明の半導体装置の断面図である。 10……リードフレーム、11……タブ、14
……Au,Agめつき層、15……半導体ペレツ
ト、17……上キヤツプ、18……下キヤツプ、
19……金属層。
Claims (1)
- 【特許請求の範囲】 1 リードフレームの表面に金または銀あるいは
スズめつき層を形成し、キヤビテイパツケージを
構成する上,下の各キヤツプの内面に低融点金属
または前記めつき層と共晶反応する金属層を形成
し、前記リードフレームを前記上,下キヤツプで
融着挾持してパツケージすることを特徴とする半
導体装置の製造方法。 2 リードフレームの表面に金または銀あるいは
スズめつき層を形成し、キヤビテイパツケージを
構成する上,下の各キヤツプの内面に低融点金属
または前記めつき層と共晶反応する金属層を形成
し、前記リードフレームを前記上,下キヤツプで
融着挾持すると共に、前記リードフレームのタブ
と前記一方のキヤツプ内面とを融着することを特
徴とする半導体装置の製造方法。 3 タブに固着された半導体ペレツトとリードを
電気的に接続し、前記半導体ペレツトを上,下の
キヤツプ内に配置し、かつ前記リードを前記上,
下キヤツプで挾持してなる半導体装置において、
前記リードの表面には金または銀あるいはスズめ
つき層が形成され、前記上,下キヤツプには低融
点金属または前記めつき層と共晶反応する金属層
が形成されていることを特徴とする半導体装置。 4 前記タブには表面に金または銀あるいはスズ
めつき層が形成され、前記タブは前記一方のキヤ
ツプ内面に固着されていることを特徴とする特許
請求の範囲第3項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13765979A JPS5662342A (en) | 1979-10-26 | 1979-10-26 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13765979A JPS5662342A (en) | 1979-10-26 | 1979-10-26 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5662342A JPS5662342A (en) | 1981-05-28 |
JPS6222456B2 true JPS6222456B2 (ja) | 1987-05-18 |
Family
ID=15203804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13765979A Granted JPS5662342A (en) | 1979-10-26 | 1979-10-26 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5662342A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62141742A (ja) * | 1985-12-17 | 1987-06-25 | Fujitsu Ltd | 半導体装置のパツケ−ジ |
US5408126A (en) * | 1993-12-17 | 1995-04-18 | At&T Corp. | Manufacture of semiconductor devices and novel lead frame assembly |
US7145254B2 (en) * | 2001-07-26 | 2006-12-05 | Denso Corporation | Transfer-molded power device and method for manufacturing transfer-molded power device |
-
1979
- 1979-10-26 JP JP13765979A patent/JPS5662342A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5662342A (en) | 1981-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2647194B2 (ja) | 半導体用パッケージの封止方法 | |
US4697203A (en) | Semiconductor device and manufacturing method therefor | |
JPS6255301B2 (ja) | ||
JPS598358Y2 (ja) | 半導体素子パツケ−ジ | |
US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
JPS6222456B2 (ja) | ||
JPH04158556A (ja) | 樹脂封止型半導体装置 | |
JPH03280453A (ja) | 半導体装置及びその製造方法 | |
JPS62174956A (ja) | プラスチツク・モ−ルド型半導体装置 | |
JPH0438859A (ja) | 電子部品組立構造及びその組立方法 | |
JPS5992552A (ja) | 半導体装置 | |
JPH0269945A (ja) | 半導体装置及びその製造方法 | |
JPH03105950A (ja) | 半導体集積回路のパッケージ | |
JPH01225140A (ja) | 半導体装置の製造方法 | |
JPH01191453A (ja) | 半導体装置 | |
KR100373891B1 (ko) | 반도체장치 | |
JPS59129445A (ja) | 半導体装置の製造方法 | |
JPH04107955A (ja) | 電子回路素子の封止方法 | |
JPS5932156A (ja) | 半導体装置のキヤツプ取付構造 | |
JPS6329555A (ja) | 封止電子装置 | |
JPS6354731A (ja) | 半導体装置 | |
JPH03108361A (ja) | 半導体集積回路装置 | |
JPS634350B2 (ja) | ||
JPS61101054A (ja) | 半導体装置およびその製造方法 | |
JPS63122250A (ja) | 半導体装置 |