DE3112564A1 - Gekapselte halbleiteranordnung - Google Patents

Gekapselte halbleiteranordnung

Info

Publication number
DE3112564A1
DE3112564A1 DE19813112564 DE3112564A DE3112564A1 DE 3112564 A1 DE3112564 A1 DE 3112564A1 DE 19813112564 DE19813112564 DE 19813112564 DE 3112564 A DE3112564 A DE 3112564A DE 3112564 A1 DE3112564 A1 DE 3112564A1
Authority
DE
Germany
Prior art keywords
encapsulation
arrangement according
coating
glass
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813112564
Other languages
English (en)
Inventor
Kazumichi Kodaira Mitsusada
Katsumi Nishitama Tokyo Ogiue
Kanji Higashiyamato Otsuka
Kunizou Kodaira Sahara
Masao Kunitachi Sekibata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VLSI Technology Research Association
Original Assignee
VLSI Technology Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VLSI Technology Research Association filed Critical VLSI Technology Research Association
Publication of DE3112564A1 publication Critical patent/DE3112564A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

VLSI Technology Research Association Takatsu-ku, Kawasaki-shi, Kanagawa-ken, Japan
Gekapselte Halbleiteranordnung
Die Erfindung bezieht sich auf eine gekapselte Halbleiteranordnung, in der ein Halbleiterplättchen mjt Halbleiterbauelementen, wie z. B. solchen mit Speicherfunktion, hermetisch eingekapselt ist.
Üblicherweise wird ein Halbleiterplättchen in einer Einkapselung aus einem keramischen Material, Glas oder Kunststoff (Kunstharz) dicht eingeschlossen.
Es istvbegannt, daß, wenn ein Halbleiterplättchen mit einem Speicherkreis, wie z. B. einem CCD(Ladungskopplungsanordnung)-Speicherkreis, einem dynamischen Ein-MOS-Speicherkreis oder einem statischen Speicherkreis, in einer solchen Einkapselung dicht eingeschlossen wird, eine Punktionsstörung des Speicher-
kreises wegen ungünstiger Einflüsse der Einkapselung auftritt. Insbesondere gibt die Einkapselung Alpha (^)-Teilchen oder Alpha (oC)-Strahlen ab, die eine Funktionsstörung des Speicherkreises verursachen.
Es wurde in der DE-OS 2 946 801 (entsprechend der JP-PA 1*2 575/78) beschrieben, die Oberfläche des in einer Einkapselung dicht einzuschließenden HaIbleiterplättchenSmit einer Schicht aus einem organischen Material, das weniger r;O -Teilchen abgibt, wie z. B. aus einem Polyimidkunstharz, zu überziehen, um die Funktionsstörung des Speicherkreises aufgrund der . oC -Teilchen zu vermeiden.
Die Erfinder stellten fest, daß die in der vorstehend beschriebenen Weise behandelte, eingekapselte Halbleiteranordnung noch die folgenden Nachteile aufweist.
Die Schicht aus organischem Material zersetzt sich unter Freigabe von Feuchtigkeit und/oder Gas, wie z. B. CO2-GaS, bei einer Temperatur, die beim Einkapseln des Halbleiterplättchens auftritt. Die Feuchtigkeit erodiert insbesondere eine mit niedrigem Aufwand auf dem Halbleiterplättchen gebildete Aluminiummetallisierschicht niedrigen Widerstandes. Die organische Polyimidschicht kann Temperaturen bis zu angenähert j58O 0C aushalten. Demgemäß wird, wenn das Halbleiterplättchen bei einer Temperatur über 380 °C eingekapselt wird, die Schicht aus organischem Material zersetzt, sobaß das oben erläuterte Problem auftritt.
Um das Halbleiterplättchen bei einer Einkapselungstemperatur unter 38O C einzukapseln, kann eine Abdichtung mit einem Lotmaterial aus einer eutektisehen Au-Sn-Legierung oder eine Nahtschweißung verwendet werden. Jedoch müssen, wenn ein solches Abdichtungsverfahren angewandt werdensoll, die Abdichtungsteile der Einkapselung ein metallisches Material aufweisen. Insbesondere wird eine laminierte keramische Einkapselung benötigt, um solche keramischewEinkapselungsteite aufzuweisen, die ein mit ihren Verbindungs- oder Abdichtungsflächen verbundenes oder daran haftendes metallisches Material haben. Außerdem wurde festgestellt, daß bei einer solchen laminierten keramischen Einkapselung (l) die Kosten des Einkapselungsmaterials um eine Größenordnung höher als die eines anderen Einkapselungsmaterials sind und (2) die Arbeitskosten zur Montage des Halbleiterplättchens in der Einkapselung hoch sind.
Als Möglichkeit einer Verringerung der Einkapselungskosten kann die Verwendung einer Einkapselung in Betracht gezogen werden, die mit einem Glas niedrigen Schmelzpunktes (mit wenigstens 60 Gew. ^ PbO) abgedichtet wird. Bei diesem Verfahren kann ein im Vergleich mit der bei der laminierten keramischen Einkapselung verwendeten Au-Sn-Legierung billigeres Glas verwendet werden, und es ist keine Metallisierung des Abdichtungsteils der Einkapselung erforderlich. Daher können die Kosten wesentlich gesenkt werden. Jedoch schmilzt das Glas bei einer Temperatur von angenähert 400-450 °C. Die Abdichtungstemperatur müßte
daher etwa 4lO-46o 0C sein. Als Ergebnis kann dieses Verfahren trotz des Vorteils der Kostenverminderung die Funktion der Anordnung durch die Erosion der Aluminiumraetallisierung infolge der Zersetzung des Überzugs aus dem organischen Material auf dem HaIbleiterplättchen gemäß obiger Erläuterung verschlechtern.
Die Erfinder stellten außerdem fest, daß die Verwendung eines Glases niedrigen Schmelzpunktes zum Abdichten oder Verbinden der Einkapselungsteile, wobei eine solch hohe wie die vorstehend erwähnte Abdichtungstemperatur benötigt wird, einen erheblichen Anstieg des Gasdrucks innerhalb der Einkapselung aufgrund der durch die Schicht aus organischem Material auf dem Halbleiterplättchen erzeugten, oben erwähnten Gase verursacht und daß das Glas niedrigen Schmelzpunktes dazu neigt, durch den Gasdruckanstieg verformt zu werden, wodurch die mechanische Festigkeit der Abdichtung verringert wird.
Der Erfindung liegt die Aufgabe zugrunde, eine gekapselte Halbleiteranordnung zu entwickeln, in der ein Halbleiterplättchen mit einem Speicherkreis derart einkapselbar ist, daß Funktionsstörungen durch 0^- -Teilchen und =6 -Strahlen und Korrosionsschäden durch einen organischen Überzug mit mögliehst geringem Aufwand vermieden werden.
Gegenstand der Erfindung, womit diese Aufgabe gelöst wird, ist eine gekapselte Halbleiteranordnung mit einem Halbleiterplättchen, einem auf wenigstens einem Teil der Oberfläche des Halbleiterplättchens
gebildeten Überzug aus organischem Material und einer das Halbleiterplättchen mit dem Überzug aus organischem Material enthaltenden Einkapselung aus einem Unter-• teil und einem Haubenteil, die mittels einer Zwischenschicht hermetisch miteinander verbunden sind, mit demjCennzeionen, daß die den Unterteil und den Haubenteil verbindende Zwischenschicht aus einem Glasmaterial niedrigen Schmelzpunktes besteht und daß ein Gettermaterial in der Einkapselung angebracht ist.
Zweckmäßig ist das Halbleiterplättchen auf der Oberfläche des Unterteils in der Einkapselung angebracht, und das Gettermaterial kann auf wenigstens einem Teil der Oberfläche des Haubenteils in der Einkapselung abgeschieden sein.
Eine andere Möglichkeit besteht darin, daß das Gettermaterial wenigstens auf dem Überzug aus organischem Material ausgebildet ist.
Vorzugsweise enthält das Gettermaterial wenigstens ein aus der aus einem Aluminiumoxidgel, einem Aluminiumsilikatgel, einem Kieselsäuregel und einem silikatreichen Glas bestehenden Gruppe gewähltes Material.
Der Überzug aus organischem Material besteht vorteilhaft aus'einem organischen Polyimidmaterial.
Der Unterteil und der Haubenteil können aus einem Epoxyharz bestehen, und das Glasmaterial nMrigen
Schmelzpunktes der Zwischenschicht ist vorzugsweise ein PbO-B2O^.-Glas.
Der Unterteil und der Haubenteil der Einkapselung können auch aus einem keramischen Material bestehen.
Dabei kann der Unterteil zwei laminierte keramische Schichten aufweisen.
Anderersejts können der Unterteil und der Haubenteil der Einkapselung auch aus einem Glas bestehen.
Zweckmäßig enthält das Gettermaterial ein Material in der Form von Granalien oder Pulver, wobei die Granalien- oder Pulverteilchen offene Hohlräume im wesentlichen so geringer Abmessungen wie des Moleküldurehmessers von HpO, C0_, Op oder N enthalten.
Die Dicke des Überzugs aus organischem Material beträgt vorzugsweise wenigstens 10/um.
Die Erfindung wird anhand der in der Zeichnung veranschaulichten Ausführungsbelspiele näher erläutert; darin zeigen:
Fig. 1 eine Schnittansicht einer .gekapselten
Halbleiteranordnung nach einem Ausführungsbeispiel der Erfindung;
Fig. 2 einen Zusammenbauschritt für die Anordnung nach Fig. 1 in Perspektivdarstellung;
β ·
• tt
• · m ν · »
3112554
- io-
Fig. 3 ein Diagramm zur Darstellung der Beziehung zwischen der von einem organischen Material abgegebenen Gasmenge und der Temperatur;
Fig. 4 und 8 Schnittansichten von Agekapselten Halbleiteranordnungen nach weiteren Ausführungsbeispieleri der Erfindung;
Fig. 5 und 6 Teilschnittansichten von zu ..kapselnden Halbleiterplättchen abgewandelten Aufbaus; und
Fig. 7 eine Aufsicht eines anderen zu kapselnden Halbleiterplättchens.
Fig. 1 ist eine Schnittansicht einas Ausführungsbeispiels der gekapselten Halbleiteranordnung gemäß der Erfindung, und man erkennt ein Halbleiterplättchen 1, das einen CCD-Speicherkreis, einen dynamischen Ein-MOS-Speicherkreis oder einen statischen Speicherkreis enthält. Insbesondere kann es ein Halbleiterplättchen mit einem dynamischen 64 K-bit-Ein-MOS-RAM (Speicher mit wahlfreiem Zugriff) sein. Das Halbleiterplättchen 1 ist an der Innenoberfläche eines Unterteils 2 einer keramischen Einkapselung (mit wenigstens 90 Gew. % AIpO ) Befestigt. Ein Haubenteil 3 der keramischen Einkapselung ist mit dem Unterteil 2 mittels einer PbO-BpO -Glaszwischenschicht (mit wenigstens 60 Gew. % PbO) niedrigen Schmelzpunktes zur hermetischen Abdichtung des Halbleiterplättchens 1 in der Einkapselung fest verbunden. Man erkennt weiter einen Überzug 5 aus einem organischen Polyimidmaterial, das nur eine geringe Menge von c^ -Teilchen abgibt, z. B. -einen Poljimidharzüberzug oder einen Polyimid-Isoindol-Chinazolindion-Kunststoffüberzug. Die Dicke des Überzugs 5 aus dem
- ii -
organischen Material sollte 10 /um oder mehr betragen. Er muß dick genug Bein, um zu verhindern, daß die vom Haubenteil 2 abgegebenen -^-Teilchen die Oberfläche des Halbleiterplättchens 1 (aus z. B. Si) erreichen. Eine bevorzugte Dicke des Überzugs 5 aus dem organischen Material nach dem Abdichten ist 60-100 /Um. Man erkennt weiter ein Gettermaterial 6, das auf der Oberfläche des Haubenteils J> in der Einkapselung abgeschieden ist, um die Erosion der Aluminiummetallisierungsschicht und/oder den Anstieg des Gasdrucks innerhalb der Einkapselung zu verhindern. Es kann ein Sinterprodukt aus Aluminiumoxidgel (z. B. Sikkativ "PD-08"), Aluminiumsilikatgel, Kieselsäuregel oder "Vycor"-Glas, das ein silikatreiches Glas ist, sein. Das Gettermaterial ist in der Form von Granalien, Körnern oder Pulver und besteht aus Teilchen, die Poren oder offene Hohlräume einer Abmessung aufweisen, die einem MoIeWi!durchmesser von HpO, CO2, Op oder Np nahe ist. Um HpO zu adsorbieren, das in diesem Fall besonders schädlich ist, wird vorzugsweise das vorstehend erwähnte Gettermaterial gewählt. Kalziumoxid kann als Gettermaterial zur Adsorption von COp und H„0 verwendet werden. Weiter kann Phosphorsäureanhydrid als ein H O-Gettermaterial verwendet werden.
Man erkannt außerdem Anschlußleiter 7, die in der Einkapselung zunächst in der Form eines Anschlußleiterrahmens verbunden und zwischen den Verbindungs- oder Abdichtungstellen des Haubenteils
zwischenschicht
und des Unterteils von der Glas/4 niedrigen Schmelzpunktes umgeben sind, wobei sich deren ersten Enden in die Einkapselung erstrecken und sich deren . zweiten Enden nach außerhalb der Einkapselung erstrecken. Der Anschlußleiterrahmen wird nach der dichten Einbettung an seinem Ende, wo die äußeren Enden der Anschlußleiter untereinander, verbunden waren, aufgeschnitten, um getrennte Anschlußleiter zu bilden. Drähte 8 aus Gold od. dgl. sind fest angebracht, um die Elektroden der auf dem Halbleiterplättchen 1 gebildeten Halbleiterbauelemente und die Anschlußleiter 7 zu verbinden. Die vorstehend angedeuteten Halbleiterbauelemente sind in der durch die Perspektivdarstellung in Fig. 2 veranschaulichten Weise ausgebildet.
Gemäß Fig. 2.haften die Anschlußleiter 7 durch die
schicht K
Glaszwischen! / niedrigen Schmelzpunktes fest am
Unterteil 2. Nach der Montage des Halbleiterplättchens 1 auf dem Unterteil 2 erfolgt die feste Anbringung der Drähte 8 zur elektrischen Verbindung der Anschlußleiter 7 mit dem Halbleiterplättchen 1, und dann wird der Überzug 5 aus dem organischen Material auf dem Halbleiterplättchen 1 ausgebildet. Dann wird der Haubenteil J5 mit dem darauf angebrachten Gettermaterial 6 und mit dem auf seiner Verbindungsfläche angebrachten Glas niedrigen Schmelzpunktes zum Unterteil 2 unter gegenseitigem Kontakt der Verbindungsflächen der Teile 2 und 5 ausgerichtet.
311256 A
Durch Erhitzen der so erhaltenen Baueinheit zwecks Schmelzens des Glases niedrigen Schmelzpunktes werden der Haubenteil 3 und der Unterteil 2 hermetisch untereinander zur Bildung der z. B. in Fig. 1 gezeigten gekapselten Halbleiteranordnung verbunden.
Gemäß dem Aufbau des abgestellten Ausführungsbeispiels wird der Anschlußleiterrahmen durch den oberen Haubenteil und den Unterteil der Einkapselung, d. h. den keramischen Unterteil und den keramischen Haubenteil eingefaßt und durch das Glas niedrigen Schmelzpunktes abgedichtet. So läßt sich, da weder das Lotmaterial aus der eutektischen Au-Sn-Legierung noch die laminierte Keramikplatte verwendet werden, die Anordnung mit sehr geringem Aufwand zusammenbauen.
Weiter werden trotz der Anwesenheit des Überzugs aus dem organischen Material auf dem Halbleiterplättchen 1 die Aluminiumanschlußsockel oder -metallisierungsschicht am Halbleiterplättchen bei der Temperatur der Glasschmelzdichtung nicht erodiert. Das zur hermetischen Abdichtung der Einkapselung verwendete Glas niedrigen Schmelzpunktes hat eine Abdichtungstemperatur von wenigstens 410 0C. Ein Glas niedrigen Schmelzpunktes, das bei etwa 450 0C schmilzt, wird bevorzugt. Um das Glas niedrigen Schmelzpunktes zur Durchführung des Abdichtungsvorganges aufzuschmelzen, ist sine Erhitzung von etwa 10 min auf etwa ^10-^60 0C erforderlich. Bei diesem Verfahrensschritt zersetzt sich der Überzug aus dem organischen Material, der auf dem Halbleiter-
plättchen 1 ausgebildet ist, um eine Sperre gegen die vom Haubenteil 3 abgegebenen oC-Teilchen zu bilden, und gibt Gas ab. Ein Versuch der Erfinder zeigte, daß im Fall des Polyimid-Isoindol-Chinazo-
es
lindion-Harz, das einer der oben erwähnten organischen Überzugsmaterialien ist, die Menge des erzeugten Gases, wie z. B. HgO oder CO3, bei 400 0C oder darüber scharf ansteigt, wie Fig. 3 zeigt. Die Erfinder stellten fest, daß der HpO-Gehalt des Gases die Metallisierungsschicht erodiert, was seinerseits die Funktion der Halbleiteranordnung verschlechtert. Das Gettermaterial dient zum "Gettern" nicht nur des von dem Überzug aus organischem Material abgegebenen HpO und CO2, sondern auch des im Raum innerhalb der Einkapselung vorhandenen O2 und Np, so daß ein Anstieg des Gasdrucks innerhalb der Einkapselung vermieden werden kann. Diese Tatsache führt zur wirksamen Vermeidung der Verringerung der mechanischen Festigkeit der Abdichtung der Einkapselung.
Erfindungsgemäß wird durch die Anwesenheit des Gettermaterials in der Einkapselung die im Raum der Einkapselung auftretende Menge von Wasserdampf (HpO) im Vergleich mit dem Fall, wo "kein .Gettermaterial verwendet wird, erheblieh gesenkt. Bei Abwesenheit des Gettermaterials ist die im Raum der Einkapselung bleibende Wasserdampfmenge angenähert 3ΟΟΟ-8ΟΟΟ ppm. Wenn das Gettermaterial (z. B. Sikkativ nPD-08", das l8 Gew. % Wasserdampf adsorbiert) wie im vorstend beschriebenen Ausfürungs-
beispiel anwesend ist, sinkt die Wasserdampfmenge in der Einkapselung auf angenähert 500 ppm oder weniger. Dies bedeutet, daß eine hochverläßliche Halbleiteranordnung, die die US-"MIL-Vorschrift (nicht mehr als 5OO ppm) erfüllt, erhalten wird.
Die Erfindung ist auf das vorstehend beschriebene Ausführungsbeispiel nicht beschränkt, sondern verlangt grundsätzlich, daß die Einkapselung mit einem Glas niedrigen Schmelzpunktes hermetisch abgedichtet wird, der Überzug aus dem organischen Material auf wenigstens einem Teil der Oberfläche des Halbleiterplättchens ausgebildet wird, um ungünstige Einflüsse der von der isolierenden Einkapselung abgegebenen oC -Teilchen auf die Bauelemente des Halbleiterplättchens zu vermeiden, und das Gettermaterial innerhalb der Einkapselung angebracht 1st.
Soweit die obigen Anforderungen erfüllt werden, sind die folgenden Abänderungen möglich.
Wie in Fig. 4 gezeigt ist, kann die gekapselte Halbleiteranordnung einen Unterteil 42 aus einer laminierten Keramikplatte aufweisen, die z. B. zwei Keramikplatten und dazwischen geschichtete Metallisierungssehichten enthält. Man erkennt in Fig. 4 ein Halbleiterplättchen 1 mit z. B. einem Speicherkreis, dessen Oberfläche wie im Fall des vorigen Ausführungsbeispiels mit einem Überzug 5 aus organischem Material bedeckt ist. Das Halbleiterplättchen 1 wird vom Unterteil 42 der laminierten Keramikplatte getragen. Man erkennt außerdem einen
- 16 -
Haubenteil 3 aus keramischem Material, der auf. der , Oberseite des Unterteils 42 mittels einer Glaszwischeuniedrigen Schmelzpunktes befestigt ist, um das schicht Halbleiterplättchen 1 in der Einkapselung hermetisch einzuschließen. Ein Gettermaterial 6 ist auf einem Teil der Innenoberfläche des Haubenteils j5 wie im Fall des vorigen Ausführungsbeispiels angebracht. Man erkennt außerdem die Metallisierungsschichten aus z. B. Mo, deren Oberflächenteile 9', mit denen Drähte 8 und Anschlußleiter 7 verbunden werden, mit einer Au-Auflage versehen sind.
Der Haubenteil 3 und der Unterteil 2 in der in Fig. 1 dargestellten gekapselten Halbleiteranordnung können aus einem Epoxyharz oder einem Glas mit einem höheren Schmelzpunkt als dem des Glases niedrigen Schmelzpunktes bestehen.
In der in Fig. 1 und 4 dargestellten gekapselten Halbleiteranordnung wird der Überzug 5 aus dem organischen Material auf dem Halbleiterplättchen 1 nach der Drahtverbindung ausgebildet. Alternativ kann er vor der Drahtverbindung ausgebildet werden, wie in den Fig.5 oder 6 gezeigt ist. In den Fig. 5 und 6 erkennt man einen in einem Substrat 51 gebildeten Halbleiterbereich 60 mit einem entgegengesetzten Leitfähigkeitstyp wie dem des Substrats 51, der einen Teil des Speicherkreises bildet, eine Oxidschicht 6l (61'), wie z. B. eine SiO^Schicht, die die Oberfläche des Substrats 51 mit Ausnahme des Bereichs 60 bedeckt, eine auf der Schicht 6l gebildete Phosphorsilikatglassehicht 62 (Fig. 5),
eine Aluminiummetallisierungsschicht 63 (6j5!) zur elektrischen Verbindung mit dem Bereich 60 und einen Aluminiumanschlußsockel 64 (64') in elektrischem Kontakt mit der Metallisierungsschicht 63 (63'). Weiter ist ein Überzug 55 (55') aus organischem Material vorgesehen. Der Überzug 55 (55') aus dem organischen Material kann auch auf nur einem Teil der Anordnung, der von den cO-Teilchen beeinträchtigt wird, z, B. nur auf aktiven Bereichen 15 eines Halbleiterplättchens 1 ausgebildet werden, wie in Fig. 7 gezeigt ist.
Außerdem kann, wie Fig. 8 zeigt, das Gettermaterial 6 so abgeschieden sein, daß es das Halbleiterplättchen bedeckt, das vorher mit dem überzug 5 aus dem organischen Material versehen wurde.
Es versteht sich, daß die gekapselte Halbleiteranordnung mit irgendeiner Kombination der Lage und der Art des Gettermaterials, des Materials der Einkapselung, des Materials der Zwischenschicht zum hermetischen Abdichten der Einkapselung und der Lage und des Materials des Überzugs aus dem organischen Material zum Verhindern der Beeinträchtigung durch die c6 -Teilchen ( oC -Strahlen), wie sie im Zusammenhang mit den Ausführungsbeispielen der Erfindung beschrieben wurden, die wesentlichen Merkmale der Erfindung verkörpert.
it
Leerseite

Claims (11)

  1. Ansprüche
    I Gekapselte Halbleiteranordnung mit einem Halbleiterplättchen, einem auf wenigstens einem Teil der Oberfläche des Halbleiterpl&ttchens gebildeten Überzug aus organischem Material und einer das Halbleiterplättehen mit dem Überzug aus organischem Material enthaltenden Einkapselung aus einem Unterteil und einem Haubenteil, die mittels einer Zwischenschicht hermetisch miteinander verbunden sind, dadurch gekennzeichnet, daß die den Unterteil (2; 42) und den Haubenteil (3) verbindende Zwischenschicht (4) aus einem Glasmaterial niedrigen Schmelzpunktes besteht und
    daß ein Gettermaterial (6) in der Einkapselung (2, 3; 42, 3) angebracht ist.
  2. 2. Anordnung nach Anspruch 1,
    dadurch gekennzeichnet,
    daß das Halbleiterplättchen (l) auf der Oberfläche des Unterteils (2; 42) in der Einkapselung (2, 3; 42, 3) angebracht ist und das Gettermaterial (6) auf wenigstens einem Teil der Oberfläche des Haubenteils (3) in der Einkapselung (2, 3; 42, 3) abgeschieden ist.
  3. 3. Anordnung nach Anspruch 1,
    dadurch gekennzeichnet,
    daß das Gettermaterial (6) wenigstens auf dem Überzug (5) ausjorganlsehem Material ausgebildet ist.
    81-Ca 5243-02)-TP
  4. 4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Gettermaterial (6) wenigstens ein aus der aus einem Aluminiumoxidgel, einem Aluminiumsilikatgel, einem Kieselsäuregel und einem •silikatreichen Glas bestehenden Gruppe gewähltes Material enthält.
  5. 5. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Überzug (5; 55; 55') aus organischem Material aus einem organischen Polyimidmaterial besteht.
  6. 6. Anordnung nach den Ansprüchen 4 und 5, dadurch gekennzeichnet, daß der Unterteil (2) und der Haubenteil (3) aus einem Epoxyharz bestehen und das Glasmaterial niedrigen Schmelzpunktes der Zwischenschicht (4) ein PbO-BpO,-Glas ist.
  7. 7. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Unterteil (2; 42) und der Haubenteil (3) der Einkapselung (2, 3; .4j2, 3) aus einem keramischen Material bestehen.
  8. 8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß der Unterteil (^2) zwei laminierte keramische Schichten (42) aufweist.
    Q
    12564
  9. 9. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Unterteil (2) und der Haubenteil (3) der Einkapselung (2, 3) aus einem Glas bestehen.
  10. 10. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Gettermaterial (6) ein Material in der Form von Granalien oder Pulver enthält, wobei die Granalienoder Pulverteilchen offene Hohlräume im wesentlichen so geringer Abmessungen wie des MolekUldurchmessers von HO, CCg, 0 oder Np enthalten.
  11. 11. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Dicke des Überzugs (5s 55; 55') aus organischem Material wenigstens 10 /um beträgt.
DE19813112564 1980-03-31 1981-03-30 Gekapselte halbleiteranordnung Withdrawn DE3112564A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4050580A JPS56137658A (en) 1980-03-31 1980-03-31 Semiconductor device

Publications (1)

Publication Number Publication Date
DE3112564A1 true DE3112564A1 (de) 1982-06-03

Family

ID=12582402

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813112564 Withdrawn DE3112564A1 (de) 1980-03-31 1981-03-30 Gekapselte halbleiteranordnung

Country Status (3)

Country Link
US (1) US4630095A (de)
JP (1) JPS56137658A (de)
DE (1) DE3112564A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2538618A1 (fr) * 1982-12-28 1984-06-29 Inf Milit Spatiale Aeronaut Boitier pour composant electronique comportant un element fixant l'humidite
EP0163081A1 (de) * 1984-05-02 1985-12-04 GTE Products Corporation Verfahren zum Herstellen eines gekapselten IC-Plättchens
EP0163082A1 (de) * 1984-05-02 1985-12-04 GTE Products Corporation In einem Gehäuse montiertes integriertes Schaltungsplättchen

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0237752Y2 (de) * 1985-05-21 1990-10-12
JPH0783075B2 (ja) * 1986-03-14 1995-09-06 三菱電機株式会社 半導体装置の製造方法
US4769345A (en) * 1987-03-12 1988-09-06 Olin Corporation Process for producing a hermetically sealed package for an electrical component containing a low amount of oxygen and water vapor
US4958216A (en) * 1987-03-23 1990-09-18 Kyocera Corporation Package for housing semiconductor elements
US4961106A (en) * 1987-03-27 1990-10-02 Olin Corporation Metal packages having improved thermal dissipation
US5184208A (en) * 1987-06-30 1993-02-02 Hitachi, Ltd. Semiconductor device
US5365113A (en) * 1987-06-30 1994-11-15 Hitachi, Ltd. Semiconductor device
JPH0727921B2 (ja) * 1987-07-31 1995-03-29 日本電気株式会社 半導体装置の製造方法
US4953002A (en) * 1988-03-31 1990-08-28 Honeywell Inc. Semiconductor device housing with magnetic field protection
US5041396A (en) * 1989-07-18 1991-08-20 Vlsi Technology, Inc. Reusable package for holding a semiconductor chip and method for reusing the package
US5196919A (en) * 1990-12-07 1993-03-23 Kyocera America, Inc. Use of a contamination shield during the manufacture of semiconductor packages
US5308533A (en) * 1991-11-29 1994-05-03 The United States Of America As Represented By The Secretary Of The Air Force Aerogel mesh getter
US5360572A (en) * 1991-11-29 1994-11-01 The United States Of America As Represented By The Secretary Of The Air Force Aerogel mesh getter
US5244707A (en) * 1992-01-10 1993-09-14 Shores A Andrew Enclosure for electronic devices
US5734226A (en) * 1992-08-12 1998-03-31 Micron Technology, Inc. Wire-bonded getters useful in evacuated displays
JP2522186B2 (ja) * 1993-10-15 1996-08-07 日本電気株式会社 半導体パッケ―ジ
US5883429A (en) * 1995-04-25 1999-03-16 Siemens Aktiengesellschaft Chip cover
US5939785A (en) * 1996-04-12 1999-08-17 Texas Instruments Incorporated Micromechanical device including time-release passivant
US5929515A (en) * 1997-10-01 1999-07-27 The Charles Stark Draper Laboratory, Inc. Gettering enclosure for a semiconductor device
US6093302A (en) * 1998-01-05 2000-07-25 Combimatrix Corporation Electrochemical solid phase synthesis
AU2003200747B2 (en) * 1998-01-05 2006-11-23 Combimatrix Corporation Gettering device for ion capture
CA2251251A1 (en) * 1998-10-21 2000-04-21 Hualon Microelectronics Corporation A construction method of hybrid integrated circuit with charge coupled device for image sensing (ccdis)
US7091605B2 (en) * 2001-09-21 2006-08-15 Eastman Kodak Company Highly moisture-sensitive electronic device element and method for fabrication
US6543617B2 (en) * 2001-03-09 2003-04-08 International Business Machines Corporation Packaged radiation sensitive coated workpiece process for making and method of storing same
TW583049B (en) * 2001-07-20 2004-04-11 Getters Spa Support with integrated deposit of gas absorbing material for manufacturing microelectronic, microoptoelectronic or micromechanical devices
TW533188B (en) * 2001-07-20 2003-05-21 Getters Spa Support for microelectronic, microoptoelectronic or micromechanical devices
US6929974B2 (en) * 2002-10-18 2005-08-16 Motorola, Inc. Feedthrough design and method for a hermetically sealed microdevice
JP2005129735A (ja) * 2003-10-23 2005-05-19 Fujitsu Media Device Kk 電子部品
US7871660B2 (en) * 2003-11-14 2011-01-18 Saes Getters, S.P.A. Preparation of getter surfaces using caustic chemicals
US7042076B2 (en) * 2004-03-09 2006-05-09 Northrop Grumman Corporation Vacuum sealed microdevice packaging with getters
JP4885426B2 (ja) * 2004-03-12 2012-02-29 ルネサスエレクトロニクス株式会社 半導体記憶装置、半導体装置及びその製造方法
US7211881B2 (en) * 2004-03-24 2007-05-01 Hewlett-Packard Development Company, L.P. Structure for containing desiccant
JP4453546B2 (ja) * 2004-12-22 2010-04-21 日産自動車株式会社 パッケージ素子
WO2006067730A2 (en) * 2004-12-22 2006-06-29 Koninklijke Philips Electronics N.V. Device and method for holding a substrate
FR2956521B1 (fr) * 2010-02-16 2012-08-17 Thales Sa Dispositif comprenant des composants electriques, electroniques, electromecaniques ou electro-optiques, a sensibilite reduite a faible debit de dose
ITMI20111987A1 (it) 2011-11-03 2013-05-04 Getters Spa Getters compositi perfezionati
EP2736071B8 (de) 2012-11-22 2017-04-19 Tronic's Microsystems S.A. Verkapselung mit Getter auf Waferebene

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2686279A (en) * 1949-09-28 1954-08-10 Rca Corp Semiconductor device
JPS5258469A (en) * 1975-11-10 1977-05-13 Hitachi Ltd Resin-molded type semiconductor device
US4427992A (en) * 1975-12-17 1984-01-24 Motorola, Inc. Method for incorporating a desiccant in a semiconductor package
JPS55130149A (en) * 1979-03-30 1980-10-08 Hitachi Ltd Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2538618A1 (fr) * 1982-12-28 1984-06-29 Inf Milit Spatiale Aeronaut Boitier pour composant electronique comportant un element fixant l'humidite
EP0113282A1 (de) * 1982-12-28 1984-07-11 Thomson-Csf Gehäuse für einen elektronischen Baustein mit einem feuchtigkeitsfixierenden Element
US4553020A (en) * 1982-12-28 1985-11-12 Compagnie D'informatique Militaire, Spatiale Et Aeronautique Electronic component package comprising a moisture-retention element
EP0163081A1 (de) * 1984-05-02 1985-12-04 GTE Products Corporation Verfahren zum Herstellen eines gekapselten IC-Plättchens
EP0163082A1 (de) * 1984-05-02 1985-12-04 GTE Products Corporation In einem Gehäuse montiertes integriertes Schaltungsplättchen

Also Published As

Publication number Publication date
JPS6255301B2 (de) 1987-11-19
JPS56137658A (en) 1981-10-27
US4630095A (en) 1986-12-16

Similar Documents

Publication Publication Date Title
DE3112564A1 (de) Gekapselte halbleiteranordnung
DE69023091T2 (de) Gehäuse für in Plastik eingebettete integrierte Schaltungen und Herstellungsverfahren.
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE69430513T2 (de) Harzvergossenes Halbleiterbauteil und dessen Herstellungsverfahren
DE19518753A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3877544T2 (de) Halter fuer elektronische komponenten, insbesondere fuer speicherkarten und auf solche weise hergestelltes produkt.
DE10217747A1 (de) Verfahren zur Herstellung eines akustischen Oberflächenwellenfilterpakets
WO1999043084A1 (de) Verfahren zur herstellung eines elektronischen bauelements, insbesondere eines mit akustischen oberflächenwellen arbeitenden ofw-bauelements
DE4126043C2 (de) Gekapseltes Halbleiterbauelement
WO1998015004A1 (de) Chipmodul insbesondere zur implantation in einen chipkartenkörper
DE2945972A1 (de) Halbleiterbaueinheit mit einer oberen kammer zur erhoehung der festigkeit und zum abdichten
DE10222608B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102009055691A1 (de) Leistungshalbleitermodul
DE69417329T2 (de) In Harz versiegelte Halbleiteranordnung
DE3913066C2 (de)
DE19709259A1 (de) Gehäuse mit mehrlagigen Bodenleiter
DE3243689C2 (de)
DE3046375C2 (de) Halbleiterbauelement
DE3432449C2 (de)
DE10162676A1 (de) Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben
DE2824426C2 (de) Gehäuse zur Kapselung von elektrischen und/oder elektronischen Bauelementen
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung
DE3113850C2 (de) Halbleiterbauelement
DE69114757T2 (de) Kunststoffummantelte Halbleiteranordnung.
DE1589862B2 (de) Gekapselte halbleiteranordnung

Legal Events

Date Code Title Description
8141 Disposal/no request for examination