JPS6248068A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6248068A JPS6248068A JP19069985A JP19069985A JPS6248068A JP S6248068 A JPS6248068 A JP S6248068A JP 19069985 A JP19069985 A JP 19069985A JP 19069985 A JP19069985 A JP 19069985A JP S6248068 A JPS6248068 A JP S6248068A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- conductivity type
- silicon film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置に関し、特に特性劣化の
ない信頼性の高いバイポーラ半導体集積回路装置に関す
る。
ない信頼性の高いバイポーラ半導体集積回路装置に関す
る。
従来、Ｎａ＋イオンなどのアルカリ不純物が、シリコン
基板上の絶縁膜を汚染し、コレクタ、ベース領域にチャ
ンネルを発生させ、その結果ＢＶＣＢＯ（コレクタ・ベ
ース耐圧）、 ＢＶｇａｏ（エミッタ・ペース耐圧）
が劣化するのを防止するために第３図に示すように基板
上に窒化シリコン膜３０７を形成し、金属電極３０８を
窒化シリコン膜３０７上に延在させることにより、パッ
ンベーション効果を高め、アルカリ不純物がシリコン基
板上の絶縁膜３０６へ拡散するのを抑えていた。ところ
が近年素子の微細化にともなってシリコン基板から直接
金属電極を引出すことが困難となったため、第４図のと
おり多結晶シリコン膜４０９，４１０゜４１１を用いた
引出し′電極を形成し上記多結晶シリコン膜上にＣＶＤ
二酸化シリコン膜４１２を介して金属電極４１３を形成
するようになってきた。
基板上の絶縁膜を汚染し、コレクタ、ベース領域にチャ
ンネルを発生させ、その結果ＢＶＣＢＯ（コレクタ・ベ
ース耐圧）、 ＢＶｇａｏ（エミッタ・ペース耐圧）
が劣化するのを防止するために第３図に示すように基板
上に窒化シリコン膜３０７を形成し、金属電極３０８を
窒化シリコン膜３０７上に延在させることにより、パッ
ンベーション効果を高め、アルカリ不純物がシリコン基
板上の絶縁膜３０６へ拡散するのを抑えていた。ところ
が近年素子の微細化にともなってシリコン基板から直接
金属電極を引出すことが困難となったため、第４図のと
おり多結晶シリコン膜４０９，４１０゜４１１を用いた
引出し′電極を形成し上記多結晶シリコン膜上にＣＶＤ
二酸化シリコン膜４１２を介して金属電極４１３を形成
するようになってきた。
上述した従来の第３図の半導体装置は、金属電極３０８
がコレクタ領域３０３．ベース領域３０４エミツタ領域
３０５に直接接続しているためにトランジスタ面積を縮
少することが困難であるため装置の微細化には障害とな
る。
がコレクタ領域３０３．ベース領域３０４エミツタ領域
３０５に直接接続しているためにトランジスタ面積を縮
少することが困難であるため装置の微細化には障害とな
る。
一方、従来の第４図の半導体装置は多結晶シリコン引出
電極４０９，４１０，４１１を使用しているためにトラ
ンジスタ面積の縮少が可能となり装置の微細化には可動
である。しかしこの半導体装置では窒化シリコン膜上に
多結晶シリコン膜を介して金に！極を形成するために第
３図の半導体装置のように金Ｗ％電極３０８と窒化シリ
コン膜３０７を接触させてシリコン基板上表面に形成し
パッシベーション効果を高める構造が採れないため矢印
Ａの、ｆｌｌ−１５等を通りＮａ＋イオン等のアルカリ
不純物が７リコン基板の素子領域に拡散し、その結果と
して第２図曲１１ｉＱ（＋））に示すとおりＢＶＣＢＯ
が時間とともに劣化するという欠点が生じている。
電極４０９，４１０，４１１を使用しているためにトラ
ンジスタ面積の縮少が可能となり装置の微細化には可動
である。しかしこの半導体装置では窒化シリコン膜上に
多結晶シリコン膜を介して金に！極を形成するために第
３図の半導体装置のように金Ｗ％電極３０８と窒化シリ
コン膜３０７を接触させてシリコン基板上表面に形成し
パッシベーション効果を高める構造が採れないため矢印
Ａの、ｆｌｌ−１５等を通りＮａ＋イオン等のアルカリ
不純物が７リコン基板の素子領域に拡散し、その結果と
して第２図曲１１ｉＱ（＋））に示すとおりＢＶＣＢＯ
が時間とともに劣化するという欠点が生じている。
本発明は、上記欠点を除去し特性劣化のない多結晶シリ
コン引出し電極を有する半導体集積回路装置を提供する
ことを目的とする。
コン引出し電極を有する半導体集積回路装置を提供する
ことを目的とする。
本発明の半導体集積回路装置は、半導体基板の一主面上
に形成された第一導電型のコレクタ領域と、該ベース領
域内に形成された第一導電型のエミッタ領域と、前記半
導体基板上に形成され選択的に開孔部を有する絶縁膜と
、前記ベース領域の一部に接続されるとともに上記絶縁
膜上に延在する第二導電型の多結晶シリコン膜と、前記
エミッタ領域の一部に接続された第一導電型の多結晶シ
リコン膜とを有する半導体集積回路装置において、前記
絶縁膜上及び前記第二導電型の多結晶シリコン膜上及び
前記第一導電型の多結、！＆シリコン膜上に形成された
リン珪酸ガラス膜と、前記第二導電型の多結晶シリコン
膜上に接続されたベース電極と、前記第一導電型の多結
晶シリコン膜上に接続されたエミッタ電極とを備えて構
成される。
に形成された第一導電型のコレクタ領域と、該ベース領
域内に形成された第一導電型のエミッタ領域と、前記半
導体基板上に形成され選択的に開孔部を有する絶縁膜と
、前記ベース領域の一部に接続されるとともに上記絶縁
膜上に延在する第二導電型の多結晶シリコン膜と、前記
エミッタ領域の一部に接続された第一導電型の多結晶シ
リコン膜とを有する半導体集積回路装置において、前記
絶縁膜上及び前記第二導電型の多結晶シリコン膜上及び
前記第一導電型の多結、！＆シリコン膜上に形成された
リン珪酸ガラス膜と、前記第二導電型の多結晶シリコン
膜上に接続されたベース電極と、前記第一導電型の多結
晶シリコン膜上に接続されたエミッタ電極とを備えて構
成される。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｆ）は本発明の一実施例及びその製造
方法を説明するために工程順に示した断面図である。
方法を説明するために工程順に示した断面図である。
本実施例は次の工程により製造することができる。
まず、第１図（ａ）に示すように、Ｐ型シリコン基板１
００にＮ型不純物を拡散しＮ＋型不純物拡散層１０１を
形成する。次いで、Ｎ型エピタキシャル層１０２を堆積
した後、表面を酸化し５０００Ａから２００ＯＡ厚に二
酸化シリコン膜１０３を形成し、写真蝕刻法により選択
的に二酸化シリコン膜を蝕刻し開孔部を設け、開孔部を
通してリン原子を拡散しＮ＋型コレクタ引出し層１０４
を形成する。
００にＮ型不純物を拡散しＮ＋型不純物拡散層１０１を
形成する。次いで、Ｎ型エピタキシャル層１０２を堆積
した後、表面を酸化し５０００Ａから２００ＯＡ厚に二
酸化シリコン膜１０３を形成し、写真蝕刻法により選択
的に二酸化シリコン膜を蝕刻し開孔部を設け、開孔部を
通してリン原子を拡散しＮ＋型コレクタ引出し層１０４
を形成する。
次に、第１図中）に示すように、二酸化シリコン膜１０
３を除去した後、新たに二酸化シリコン膜１０５を１０
０ ＯＡ 厚形成し、次いでイオン注入法によりホウ素
イオン（Ｂ＋）を選択的にＮ型エピタキシャルｒ＠ １
０２に添加し、Ｐ−型ベース領域１０７を形成する。次
いで、ＣＶＤ法により１０００Ａ の窒化シリコン膜１
０６を堆積する。
３を除去した後、新たに二酸化シリコン膜１０５を１０
０ ＯＡ 厚形成し、次いでイオン注入法によりホウ素
イオン（Ｂ＋）を選択的にＮ型エピタキシャルｒ＠ １
０２に添加し、Ｐ−型ベース領域１０７を形成する。次
いで、ＣＶＤ法により１０００Ａ の窒化シリコン膜１
０６を堆積する。
次に、第１図（Ｃ）に示すように、写真蝕刻法により窒
化シリコン膜１０６と二酸化シリコン膜１０５を選択的
に開孔し、ペース電極取出し孔１０８゜エミッタ電極取
出し孔１０９．コレクタ電極取り出し孔１１０を形成す
る。
化シリコン膜１０６と二酸化シリコン膜１０５を選択的
に開孔し、ペース電極取出し孔１０８゜エミッタ電極取
出し孔１０９．コレクタ電極取り出し孔１１０を形成す
る。
次に、第１図（ｄ）に示すように、多結晶シリコン膜を
１００ＯＡ 〜３０００Ａ厚にＣＶＤ法により堆積し
、写真蝕刻法により選択的に蝕刻した後、まずホウ素イ
オン（Ｂ＋）をイオン注入法により選択的に添加しＰ＋
型多結晶シリコン膜ｉｌｌを形成し９５０°Ｃの熱処理
でベース領域１０７中にホウ素原子を拡散しＰ＋型不純
物拡散層１１４を形成する。次いでヒ素イオン（Ａｓ＋
）をイオン注入法により選択的に添加しＮ＋型エミッタ
引出し多結晶シリコン膜１１２及びコレクタ引出し多結
晶シリコン膜１１３を形成し、９００°Ｃの熱処理でＮ
＋型多結晶シリコン膜１１２よりヒ素原子をベース領域
に拡散しＮ＋型のエミツタ層１１５を形成する。
１００ＯＡ 〜３０００Ａ厚にＣＶＤ法により堆積し
、写真蝕刻法により選択的に蝕刻した後、まずホウ素イ
オン（Ｂ＋）をイオン注入法により選択的に添加しＰ＋
型多結晶シリコン膜ｉｌｌを形成し９５０°Ｃの熱処理
でベース領域１０７中にホウ素原子を拡散しＰ＋型不純
物拡散層１１４を形成する。次いでヒ素イオン（Ａｓ＋
）をイオン注入法により選択的に添加しＮ＋型エミッタ
引出し多結晶シリコン膜１１２及びコレクタ引出し多結
晶シリコン膜１１３を形成し、９００°Ｃの熱処理でＮ
＋型多結晶シリコン膜１１２よりヒ素原子をベース領域
に拡散しＮ＋型のエミツタ層１１５を形成する。
次に、第４図（ｅ）に示すように、ＣＶＤ法によシリン
珪酸ガラス膜１１６を３０００Ａ 〜５０００ Ａ厚
に堆積する。この後リン珪酸ガラス膜のパッシベーショ
ン効果を高めるために９００°Ｃで熱処理を行なっても
よい。次いで、リン珪酸ガラス膜１１６に写真蝕刻法に
より選択的に開孔する。
珪酸ガラス膜１１６を３０００Ａ 〜５０００ Ａ厚
に堆積する。この後リン珪酸ガラス膜のパッシベーショ
ン効果を高めるために９００°Ｃで熱処理を行なっても
よい。次いで、リン珪酸ガラス膜１１６に写真蝕刻法に
より選択的に開孔する。
次に、第１図（ｆ）に示すように、アルミニウム電極１
１７ａ、１１７ｂ、１１７Ｃを形成すると本実施例は完
成する。
１７ａ、１１７ｂ、１１７Ｃを形成すると本実施例は完
成する。
すなわち、本実施例は、半導体基板の一生面上に形成さ
れた第一導電型のコレクタ領域と、該コレクタ領域内に
形成された第二導電型のベース領域１０７と、該ベース
領域１０７内に形成された第一導電型のエミッタ領域１
１５と、前記半導体基板上に形成され選択的に開孔部を
有する絶縁膜１０５．１０６と、前記ベース領域１０７
の一部に接続されるとともに該絶縁膜上に延在する第二
導電型の多結晶シリコン膜１１１と、前記エミッタ領域
１１５に接続された第一導電型の多結晶シリコン膜１１
３とを有する半導体集積回路装置において、前記絶縁膜
１０６上及び前記第二導電型の多結晶シリコン膜１１１
上及び前記第一導電型の多結晶シリコン膜１１３上にリ
ン珪酸ガラス膜１１６と、前記第二導電型の多結晶シリ
コン膜１１１上に接続されたベース電極１１７ａと、前
記第一導電型の多結晶シリコン膜１１３上に接続された
エミッタ電極１１７ｂとを備えて構成されている。
れた第一導電型のコレクタ領域と、該コレクタ領域内に
形成された第二導電型のベース領域１０７と、該ベース
領域１０７内に形成された第一導電型のエミッタ領域１
１５と、前記半導体基板上に形成され選択的に開孔部を
有する絶縁膜１０５．１０６と、前記ベース領域１０７
の一部に接続されるとともに該絶縁膜上に延在する第二
導電型の多結晶シリコン膜１１１と、前記エミッタ領域
１１５に接続された第一導電型の多結晶シリコン膜１１
３とを有する半導体集積回路装置において、前記絶縁膜
１０６上及び前記第二導電型の多結晶シリコン膜１１１
上及び前記第一導電型の多結晶シリコン膜１１３上にリ
ン珪酸ガラス膜１１６と、前記第二導電型の多結晶シリ
コン膜１１１上に接続されたベース電極１１７ａと、前
記第一導電型の多結晶シリコン膜１１３上に接続された
エミッタ電極１１７ｂとを備えて構成されている。
以上説明したように、本実施例はシリコン基板上の絶縁
膜上とペース領域、エミッタ領域からの多結晶シリコン
膜より成る電極引出層上にリン珪酸ガラス層を形成する
ことにより、リン珪酸ガラス膜のリン原子のゲッタリン
グ効果によりＮａ＋イオンなどのアルカリ不純物を除去
することが可能となる。
膜上とペース領域、エミッタ領域からの多結晶シリコン
膜より成る電極引出層上にリン珪酸ガラス層を形成する
ことにより、リン珪酸ガラス膜のリン原子のゲッタリン
グ効果によりＮａ＋イオンなどのアルカリ不純物を除去
することが可能となる。
第２図は本発明の一実施例と従来例のコレクタ・ベース
間のリーク電流（ＩＣＩＩＯ）と時間との関係を示す図
である。第２図に示すように従来例のＣＶＤ二酸化シリ
コン膜を用いた（ｂ）曲線ではＩＣＢＯは時間とともに
増加しコレクタ・ベース耐圧の劣化が生じていたのに対
し、本実施例の（ａ）曲線ではＩＣＢＯに変化はなく一
定値を示しており素子の特性劣化を抑制できることを示
している。
間のリーク電流（ＩＣＩＩＯ）と時間との関係を示す図
である。第２図に示すように従来例のＣＶＤ二酸化シリ
コン膜を用いた（ｂ）曲線ではＩＣＢＯは時間とともに
増加しコレクタ・ベース耐圧の劣化が生じていたのに対
し、本実施例の（ａ）曲線ではＩＣＢＯに変化はなく一
定値を示しており素子の特性劣化を抑制できることを示
している。
以上説明したように本発明によれば、多結晶シリコン膜
及び絶縁膜上にリン珪酸ガラス膜を形成しているために
、リン珪酸ガラス中のリン原子のゲッタリング効果によ
りアルカリ不純物を除去できる。従って、特性劣化のな
い多結晶シリコン引出し電極を有する半導体集積回路を
得ることができる。
及び絶縁膜上にリン珪酸ガラス膜を形成しているために
、リン珪酸ガラス中のリン原子のゲッタリング効果によ
りアルカリ不純物を除去できる。従って、特性劣化のな
い多結晶シリコン引出し電極を有する半導体集積回路を
得ることができる。
第１図（ａ）〜（ｆ）は本発明の一実施例及びその製造
方法を説明するために工程順に示した断面図、第２図は
本発明の一実施例と従来例のコレクタ・ベース間リーク
電流（Ｉｃｎｏ）と時間との関係を示す図、第３図及び
第４図は何れも半導体集積回路の従来例の断面図である
。 １００．３００，４００・・・・−・Ｐ型シリコン基板
、１０１．３０１，４０１・・・・・・Ｎ＋型不純物拡
散層、１０２．３０２，４０２・・・・・・Ｎ型エピタ
キシャル層、１０３・・・・・・二酸化シリコン膜、１
０４．３０３４０３・・・・・・Ｎ″型コレクタ引出層
、１０７，３０４゜４０４・・・・・・Ｐ−型ベース領
域、１１４，４０５・・・・−・Ｐ＋型不純物拡散屓、
１１５，３０５，４０６・・・・・・Ｎ＋型エミッタ領
域、１０５，３０６，４０７・・・・・・二酸化シリコ
ン膜、１０６，３０７，４０８・・・・・・窒化シリコ
ン膜、１１１，４０９・・・・・・Ｐ＋型多結晶シリコ
ン膜、１１２，１１３，４１０゜４１１・・・・・・Ｎ
＋ ｕ多結晶シリコン膜、 １１６・・・・・・リン
珪酸ガラス膜、４１２−・・ＣＶＤ二酸化シリコン膜、
１１７ａ、１１７ｂ、１１７ｃ、３０８，４１３アルミ
ニウム電極。 代理人 弁理士 内 原 １・′日Ｊ 粂１ 菌 勇 ｌ 習 ／ ＩＱ ／の ／θ００跨間 （
ｈｏｕｒｓ ） 第 ２ 図
方法を説明するために工程順に示した断面図、第２図は
本発明の一実施例と従来例のコレクタ・ベース間リーク
電流（Ｉｃｎｏ）と時間との関係を示す図、第３図及び
第４図は何れも半導体集積回路の従来例の断面図である
。 １００．３００，４００・・・・−・Ｐ型シリコン基板
、１０１．３０１，４０１・・・・・・Ｎ＋型不純物拡
散層、１０２．３０２，４０２・・・・・・Ｎ型エピタ
キシャル層、１０３・・・・・・二酸化シリコン膜、１
０４．３０３４０３・・・・・・Ｎ″型コレクタ引出層
、１０７，３０４゜４０４・・・・・・Ｐ−型ベース領
域、１１４，４０５・・・・−・Ｐ＋型不純物拡散屓、
１１５，３０５，４０６・・・・・・Ｎ＋型エミッタ領
域、１０５，３０６，４０７・・・・・・二酸化シリコ
ン膜、１０６，３０７，４０８・・・・・・窒化シリコ
ン膜、１１１，４０９・・・・・・Ｐ＋型多結晶シリコ
ン膜、１１２，１１３，４１０゜４１１・・・・・・Ｎ
＋ ｕ多結晶シリコン膜、 １１６・・・・・・リン
珪酸ガラス膜、４１２−・・ＣＶＤ二酸化シリコン膜、
１１７ａ、１１７ｂ、１１７ｃ、３０８，４１３アルミ
ニウム電極。 代理人 弁理士 内 原 １・′日Ｊ 粂１ 菌 勇 ｌ 習 ／ ＩＱ ／の ／θ００跨間 （
ｈｏｕｒｓ ） 第 ２ 図
Claims (1)
- 半導体基板の一主面上に形成された第一導電型のコレク
タ領域と、該コレクタ領域内に形成された第二導電型の
ベース領域と、該ベース領域内に形成された第一導電型
のエミッタ領域と、前記半導体基板上に形成され、選択
的に開孔部を有する絶縁膜と、前記ベース領域の一部に
接続されるとともに該絶縁膜上に延在する第二導電型の
多結晶シリコン膜と、前記エミッタ領域に接続された第
一導電型の多結晶シリコン膜とを有する半導体集積回路
装置において、前記絶縁膜上及び前記第二導電型の多結
晶シリコン膜上及び前記第一導電型の多結晶シリコン膜
上に形成されたリン珪酸ガラス膜と、前記第二導電型の
多結晶シリコン膜上に接続されたベース電極と、前記第
一導電型の多結晶シリコン膜上に接続されたエミッタ電
極とを備えたことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19069985A JPS6248068A (ja) | 1985-08-28 | 1985-08-28 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19069985A JPS6248068A (ja) | 1985-08-28 | 1985-08-28 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6248068A true JPS6248068A (ja) | 1987-03-02 |
Family
ID=16262380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19069985A Pending JPS6248068A (ja) | 1985-08-28 | 1985-08-28 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6248068A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01155631A (ja) * | 1987-11-02 | 1989-06-19 | American Teleph & Telegr Co <Att> | 集積デバイスの製造方法 |
-
1985
- 1985-08-28 JP JP19069985A patent/JPS6248068A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01155631A (ja) * | 1987-11-02 | 1989-06-19 | American Teleph & Telegr Co <Att> | 集積デバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0123949B2 (ja) | ||
| JPS60202965A (ja) | 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体 | |
| JPS6097659A (ja) | 半導体集積回路 | |
| JPS6248068A (ja) | 半導体集積回路装置 | |
| JP3703427B2 (ja) | Ｍｏｓ電界効果トランジスタ | |
| JPS63199454A (ja) | 半導体装置 | |
| JPH0366815B2 (ja) | ||
| JPH02153534A (ja) | 半導体装置の製造方法 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JPH02278736A (ja) | 半導体装置 | |
| JPS61269377A (ja) | 半導体装置 | |
| JPH01147864A (ja) | 半導体装置 | |
| JPS62111459A (ja) | 半導体装置の製造方法 | |
| JPS62189752A (ja) | 半導体装置 | |
| JPS6336567A (ja) | 半導体装置及びその製造方法 | |
| JPH04192336A (ja) | 半導体装置及びその製造方法 | |
| JPH02265247A (ja) | 半導体装置 | |
| JPS5929458A (ja) | 半導体装置 | |
| JPS6020555A (ja) | 半導体装置 | |
| JPH03246947A (ja) | 半導体装置 | |
| JPS61290763A (ja) | 半導体装置の製造方法 | |
| JPH04357841A (ja) | バイポーラ・トランジスタの構造および製造方法 | |
| JPS63228754A (ja) | 半導体装置の製造方法 | |
| JPS5947768A (ja) | 半導体装置及びその製造方法 | |
| JPH0294633A (ja) | バイポーラトランジスタの製造方法 |