JPS62111459A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はウォッシュドエミッタ方式のトランジスタをよ
む半導体装置において、面積は小さいが大容量のＭＩＳ
（金属・誘電体・半導体）容量を形成する製造方法に関
する。

〔背景技術〕

モノシリツク形ＩＣにおいて、コンデンサを形成する場
合、第８図に示すように誘電体ケ半導体基体のたとえば
エミッタ拡散層と金属！極ではさんだＭＩＳ容量が多く
採用され、誘電体には熱酸化による半導体酸化物（Ｓｉ
Ｏｚ）膜１３が主として利用されている。誘電体の比誘
電率をεｒ、厚さをｄ、電極の対向面積をＡとすれば、
容量の値Ｃは、 Ｃ＝Ａ・ε。εｒ／ｄ で与えられる。

■コロナ社発行集積回路工学（１）　ｐ　１３０−１３
１ところで、微細化の傾向にあるリニアＩＣにおいては
、トランジスタのエミッタ拡散後、拡散時にエミッタ表
面に生じた薄い酸化膜をエッチ液で洗って電極窓開し、
直接にＡ２等の電極を七の上に形成するウォッシュドエ
ミッタ方式が、電極窓開のためホトレジストマスク合わ
せ余裕を必要とせず、工程数を低減させ、かつ、集積度
を向上させる上で有利であるため多く採用されている。

このようなウォッシュドエミッタ方式を採用したＩＣプ
ロセスでは、エミッタ拡散層上の酸化膜は極めて薄いた
め、これを利用して通常の方法でＭＩＳ容量を形成する
ことは困難である。そこで、エミッタ拡散後、エミッタ
と同時に窓開した容量形成部に熱酸化膜を形成して容量
部としているが。

エミッタ拡散後にいくつもの熱処理工程があるため、ｈ
ｒａのばらつきが大きくなるという問題がある。

又、エミッタの代りにベース形成のためのＢＲ拡散層を
利用してＭＩＳ容量を形成することも考えられるが、Ｂ
Ｒ拡散層上の酸化膜は寄生ＭＯ８のしきい値ｖｔｈを高
くする必要からあまり薄くはできない。したがって、ト
ランジスタ等の他の素子に比べて、容量は面積縮小が困
難であり、チップ上にしめる容量の面積比は増大しつつ
あるのが現状である。

〔発明の目的〕

本発明は上記した間＠を克服するためになされたもので
あり、その目的は、ウォッシュドエミッタ方式の半導体
装置において、最小限の工程増で面積効率のよいＭＩＳ
容量を形成する方法を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。

ｊ　なりち、ウォッシュドエミッタ方式を利用して基体
表面にトランジスタと形式する工程を含む半導体装置の
製造方法において、エミッタ形成と同じ拡散工程によっ
て基体表面の一部に高濃度拡散層を形成し、この上に誘
電体膜を形成し、この誘電体膜上に導体膜を形成するこ
とにより工程をそれほど増やすことなく、面積効率のよ
いＭＩＳ容量が得られ、前記目的を達成することができ
る。

〔実施例〕

第１図第７図は本発明の一実施例を示すものであって、
一つのＳｔ基板の上にウォッシュドエミッタ方式による
ｎｐｎ　）ランジスタとＭＩＳ容量とを共存させる製造
プロセスの工程面図である。

以下各工程にそって詳述する。

（１）　　高比抵抗ｐ−型Ｓｔ基板（サブストレート）
ｌの表面の一部にｎ　層２を埋め込んでエピタキシャル
ｎ一層３を生成し、このｎ一層３をいくつかの島領域に
分離するようにｐ分離層４を形成した後、表面酸化によ
って酸化膜を生成し、このうち。

ｎｐｎトランジスタの能動領域とＭＩＳ容量となる部分
の酸化膜をエッチ除去し、フィールド部となる厚い酸化
膜５を残す。（第１図） 分離された島領域のうち、工はｎｐｎトランジスタの形
成される領域、■はＭＩＳ容量の形成される領域である
。

（２）領域Ｉの一部及び領域■の全部をホトレジスト膜
６で覆い、このホトレジスト膜６と酸化膜５とをマスク
にしてベース形成のためのＢ　（ボロン）イオン注入（
ＢＲ拡散）を行う。（第２回）（３）全面にＣＶＤ（化
学的気相堆積）法によるＰＳＧ（リン・シリケート・ガ
ラス）膜７を形成し。

引き伸ばし拡散によりベース２層８を形成した後、エミ
ッタホトエッチを行う。このエミッタホトエッチは同時
にｎｐｎ）’ランジスタのコレクタ部及びＭＩＳ容量部
のＰＳＧ膜及び酸化膜をエッチして取除く。この後、Ａ
ｓ　　イオン注入を行なう。

（第３図） （４）続いて全面に誘電膜９を生成する。この誘電膜９
は、タトエｋｆ、　ＣＶＤ−８ｉ　Ｏｘ　、ＣＶＤ−Ｓ
　ｉｓ　Ｎ４゜又はプラズマＳｉＮを使用し、使用目的
に適合した厚さとなるようにコントロールされる。（第
４図） （５）ホトレジストマスクを使用し、ｎｐｎトランジス
タ側の全部の誘電膜７及びＭＩＳ容量側の一部の誘電膜
をエッチ除去する。（第５図）（６）エミッタ・アニー
ルを行い、工程（３）で注入されたＡｓを拡散してｎｐ
ｎトランジスタのエミッタｎ＋層１０及びコレクタｎ＋
層１１を形成する。

（第６図） （７）　　ホトレジストマスクを使用しベースコンタク
トを形成、エミッタ部その他の表面の薄い５ｉＯ１膜を
ＨＦ等でライトエッチすることによりエミッタ部、コレ
クタ部、ＭＩＳ容量の１１　層表面の一部を露出し、Ａ
Ａスパッタ（蒸着）、バターニングエッチすることによ
り各領域にオーミックコンタクトするｉ配線（を極）及
びＭＩＳ容量の両電極１２を形成する。（第７図） これらのＡ２電極のうち、ｎｐｎトランジスタ側におい
ては、ベースを極Ｂ、エミッタ電極Ｅ。

コレクタ電極Ｃが形成される。ＭＩＳ容量側では一方の
電極となるｎ　層にオーミンクコンタクトするｔ極Ａと
誘電体表面に他の一方の電極として形成される電極Ｂと
が形成される。

〔発明の効果〕

以上実施例で説明した本発明によれば下記の効果が得ら
れる。

（１）エミッタ形成のための不純物イオン注入とエミッ
タ引伸し拡散の間に２〜３工程追加するのみで、ウォッ
シュドエミッタを用いるプロセスであっても、エミッタ
ＭＩＳ容量を形成することが可能となる。

（２＋ＭＩＳ容量のための誘電膜をエミッタとは別に形
成するために膜厚、誘電率を自由に選ぶことができる。

（３）誘電膜に熱酸化膜を使用するのではないから。

熱処理のばらつきによるｈｒａのばらつき等の悪影響は
ない。

（４）誘ｔｉの選択によって大きな容量をチップ面積を
それほど広く使うことなく使用でき、回路の自由度を増
加することができる。

（５）　　追加の工程はすべてエミッタ形成のための不
純物イオン打込み工程とエミッタ引伸し拡散工程との間
にあるため、エミッタ引伸し拡散により最終的な素子特
性が決定してしまい、その後の不安定な変化はない。

以上発明者によってなされた発明を実施例にもとづき、
具体的に説明したが１本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能である。

たとえば、工程（４）でデポジションした誘電体に必要
な熱処理はエミッタ拡散のための熱処理をそのまま利用
するか、又はエミッタ拡散より以前の工程で行うとよい
。

〔利用分野〕

本発明はウォッシュドエミッタを採用したプロセス全般
に適用できる。

本発明は特に微細化されたリニア用プロセスに応用した
場合量も効果がある。

【図面の簡単な説明】

第１図乃至第７図は本発明の一実施例を示すリニアＩＣ
プロセスの工程断面図である。 第８図はＭＩＳ容量の一例を示す断面図である。 １・・・ｐ−８ｔ基板、２・・・ｎ＋埋込層、３・・・
エピタキシャルｎ一層、４・・・ｐ分離層、５・・・フ
ィールド酸化膜、６・・・ホトレジスト膜、７・・・Ｃ
ＶＤ　−ＰＳＧ膜、８・・ベース９層、９・・誘電膜、
１０・・エミッタｎ　　層、　１１　・・・コレクタｎ
　　層、　ｘｚ・・・Ａ、ｇ電極、１３・・・熱酸化膜
。 第　　１　　図 ！ 第　　２　　図 第　　３　　図 第６図 第　　７　　図 第　　８　　図　（アブ乎Ｙジ・］） 、・　　　　　・・″

Claims (1)

【特許請求の範囲】
1. １、一つの半導体基体一主表面にウォッシュドエミッタ
   方式を利用したトランジスタを含む半導体集積回路装置
   の製造方法であって、エミッタ形成と同じ拡散工程によ
   って基体表面の一部に高濃度拡散層を形成し、このうえ
   に誘電体膜を介して導体膜を形成することによるＭＩＳ
   容量形成工程を含むことを特徴とする半導体装置の製造
   方法。