JPS6236402B2 - - Google Patents
Info
- Publication number
- JPS6236402B2 JPS6236402B2 JP59164643A JP16464384A JPS6236402B2 JP S6236402 B2 JPS6236402 B2 JP S6236402B2 JP 59164643 A JP59164643 A JP 59164643A JP 16464384 A JP16464384 A JP 16464384A JP S6236402 B2 JPS6236402 B2 JP S6236402B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistor
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明はトランジスタ回路、特に集積回路で多
く用いられている定電流回路を用いた出力切換回
路に係り、少くとも二つ以上の定電流回路の組合
わせによつて、出力電流の量の制御、或は出力電
流の切換を行う回路に関する。
く用いられている定電流回路を用いた出力切換回
路に係り、少くとも二つ以上の定電流回路の組合
わせによつて、出力電流の量の制御、或は出力電
流の切換を行う回路に関する。
定電流回路は、定められた電流値に等しい電流
又は定められた電流値と比例する電流等の相関を
もつ電流を形成し、電流源として供給するもの
で、第１図に示すトランジスタ回路が従来から用
いられている。第１図ａ〜ｃは従来の代表的な定
電流回路の三つの例を示す回路接続図で１は入力
端子、２は出力端子、３は電流供給端子である。
第１図ａにおいて、入力端子１に供給された入力
電流I1はダイオード４に流れる電流とトランジス
タ５のベース電流とになり、トランジスタ５には
ダイオード４の順方向電位降下に応じたコレクタ
電流が流れて、出力端子２への出力電流I2を与え
る。第１図ｂは第１図ａにおけるダイオード４を
コレクタとベースと結合したトランジスタ６に置
き換えたもので、トランジスタ５とトランジスタ
６の特性が揃つていればそのエミツタ電流密度に
ほぼ比例した電流が夫々のトランジスタに流れ
る。従つて集積回路においてはトランジスタ５と
トランジスタ６の形状、即ちエミツタ面積比を適
当に選ぶことによつて、入力電流I1と出力電流I2
の関係を設定することができる。第１図ｃはマル
チコレクタ構造のラテラルPNPトランジスタ７を
用いた定電流回路で、この場合は、夫々のコレク
タのコレクターエミツタ対向面積比によつて電流
比が決まることが知られている。第１図ｂにおい
ては、トランジスタ５とトランジスタ６の各々の
エミツタと電流供給端子３との間に抵抗を挿入し
て動作の安定化を図つたものも用いられており、
また極性を逆にしてNPNトランジスタで構成し
たものも全く同様に使われている。
又は定められた電流値と比例する電流等の相関を
もつ電流を形成し、電流源として供給するもの
で、第１図に示すトランジスタ回路が従来から用
いられている。第１図ａ〜ｃは従来の代表的な定
電流回路の三つの例を示す回路接続図で１は入力
端子、２は出力端子、３は電流供給端子である。
第１図ａにおいて、入力端子１に供給された入力
電流I1はダイオード４に流れる電流とトランジス
タ５のベース電流とになり、トランジスタ５には
ダイオード４の順方向電位降下に応じたコレクタ
電流が流れて、出力端子２への出力電流I2を与え
る。第１図ｂは第１図ａにおけるダイオード４を
コレクタとベースと結合したトランジスタ６に置
き換えたもので、トランジスタ５とトランジスタ
６の特性が揃つていればそのエミツタ電流密度に
ほぼ比例した電流が夫々のトランジスタに流れ
る。従つて集積回路においてはトランジスタ５と
トランジスタ６の形状、即ちエミツタ面積比を適
当に選ぶことによつて、入力電流I1と出力電流I2
の関係を設定することができる。第１図ｃはマル
チコレクタ構造のラテラルPNPトランジスタ７を
用いた定電流回路で、この場合は、夫々のコレク
タのコレクターエミツタ対向面積比によつて電流
比が決まることが知られている。第１図ｂにおい
ては、トランジスタ５とトランジスタ６の各々の
エミツタと電流供給端子３との間に抵抗を挿入し
て動作の安定化を図つたものも用いられており、
また極性を逆にしてNPNトランジスタで構成し
たものも全く同様に使われている。
以上説明したように従来の集積回路などに用い
られている定電流回路においては、出力電流は定
電流回路の設計によつてほぼきまつた値となり、
外部から自由に制御する手段を備えていない。
られている定電流回路においては、出力電流は定
電流回路の設計によつてほぼきまつた値となり、
外部から自由に制御する手段を備えていない。
本発明は出力電流を外部から制御でき、かつ集
積回路化に適した出力切換回路を提供することを
目的とする。
積回路化に適した出力切換回路を提供することを
目的とする。
以下実施例により図面を参照して本発明を詳細
に説明する。
に説明する。
第２図は、本発明に用いる電流回路のブロツク
図であり、１１は第１の定電流回路、１２は第２
の定電流回路で、各々第１図で示したような定電
流回路で構成されている。１３は第２の定電流回
路１２の入力端子１６へ電流I13を供給する第２
の電流源、１４は第１の定電流回路１１の入力端
子１８と第２の定電流回路１２の出力端子１７へ
接続されて電流I14を供給する第１の電流源、１
５は第１の定電流回路１１の出力端子１９へ接続
され出力電流I15が流れる負荷回路又は次段回路
ブロツクである。
図であり、１１は第１の定電流回路、１２は第２
の定電流回路で、各々第１図で示したような定電
流回路で構成されている。１３は第２の定電流回
路１２の入力端子１６へ電流I13を供給する第２
の電流源、１４は第１の定電流回路１１の入力端
子１８と第２の定電流回路１２の出力端子１７へ
接続されて電流I14を供給する第１の電流源、１
５は第１の定電流回路１１の出力端子１９へ接続
され出力電流I15が流れる負荷回路又は次段回路
ブロツクである。
第１の定電流回路１１の入力端子１８は第２の
定電流回路１２の出力端子１７と結合された上で
第１の電流源１４へ接続されているので、電流
I14は入力端子１８に流れる電流I11と出力端子１
７に流れる電流I12との和となり次の式が成り立
つ。
定電流回路１２の出力端子１７と結合された上で
第１の電流源１４へ接続されているので、電流
I14は入力端子１８に流れる電流I11と出力端子１
７に流れる電流I12との和となり次の式が成り立
つ。
I14＝I11＋I12
即ちI11＝I14−I12 (1)
一例として、第１の電流源１４を入力回路と
し、電流I14を第１の定電流回路１１を介して電
流I15へ伝達する回路系を想定すると、前述のよ
うに電流I15は電流I11、即ち、上記(1)式より（I14
−I12）で決定されるので、電流I12を定める第２の
電流源１３に流す電流I13を変化させることによ
り、出力回路１５への電流I15を制御することが
できる。これは、入力回路となる第１の電源源１
４の動作には全く影響を与えずに、出力回路１５
への電流伝達量を外部から自由に制御できること
を意味し、第１の定電流回路１１と第２の定電流
回路１２との関係及び、第１の電流源１４と第２
の電流源１３との関係を適当に設定すれば、電流
I15の電流I13による制御利得およびまたは制御範
囲を選択できることになる。また第２の電流源１
３を入力回路とし、第１の電流源１４の電流I14
を変化させて、出力電流I15を制御する場合も同
様のことがいえる。第２図のブロツク図に更に第
３の定電流回路と第３の電流源を追加したものも
応用が可能で、少くとも２つ以上の定電流回路の
縦列接続によつて、構成することができる。
し、電流I14を第１の定電流回路１１を介して電
流I15へ伝達する回路系を想定すると、前述のよ
うに電流I15は電流I11、即ち、上記(1)式より（I14
−I12）で決定されるので、電流I12を定める第２の
電流源１３に流す電流I13を変化させることによ
り、出力回路１５への電流I15を制御することが
できる。これは、入力回路となる第１の電源源１
４の動作には全く影響を与えずに、出力回路１５
への電流伝達量を外部から自由に制御できること
を意味し、第１の定電流回路１１と第２の定電流
回路１２との関係及び、第１の電流源１４と第２
の電流源１３との関係を適当に設定すれば、電流
I15の電流I13による制御利得およびまたは制御範
囲を選択できることになる。また第２の電流源１
３を入力回路とし、第１の電流源１４の電流I14
を変化させて、出力電流I15を制御する場合も同
様のことがいえる。第２図のブロツク図に更に第
３の定電流回路と第３の電流源を追加したものも
応用が可能で、少くとも２つ以上の定電流回路の
縦列接続によつて、構成することができる。
第３図は本発明の一実施例を示す回路接続図で
あり、信号発生回路２０から出力信号を、スイツ
チング回路２１の切換動作によつて出力端子２２
へ取り出す信号切換回路に定電流回路を応用した
ものである。信号発生回路２０は例えばパルスや
方形波等の交流信号を発生するものか、或は直流
電圧として与えられる信号を発生するものであつ
てもよく、NPNトランジスタ２３のコレクタへ
直結されている。トランジスタ２３のエミツタは
抵抗２４を介して接地されると同時に出力端子２
２となり、ベースは第１の定電流回路に相当する
ダブルコレクタPNPトランジスタ２５の一方のコ
レクタで結合されている。トランジスタ２５のエ
ミツタは電源端子２６へ接続されており、ベース
は他方のコレクタと結合されて第１の定電流回路
の入力端子となつてトランジスタ２７のコレクタ
へ接続されている。トランジスタ２７はエミツタ
が抵抗２８を介して接地され、ベースに接続され
ているスイツチング回路２１によつて駆動されて
コレクタに電流I27を流し第１の電流源として動
作する。従つてスイツチング回路２１によつてト
ランジスタ２７がバイアスされ電流I27が流れる
と、それに応じた電流I25がトランジスタ２３の
ベースに流入して、トランジスタ２３を飽和領域
に追い込み、コレクターエミツタ間を導通状態と
して、信号発生回路２０からの出力信号が出力端
子２２へ取り出される。また、スイツチング回路
２１がトランジスタ２７をカツトオフにすればト
ランジスタ２５及びトランジスタ２３も同じくカ
ツトオフとなり、出力端子２２に信号は現れな
い。２９は第２の定電流回路に相当するダブルコ
レクタPNPトランジスタであり、一方のコレクタ
は上記第１の定電流回路に相当するトランジスタ
２５のベースに接続され、他方のコレクタはベー
スと結合されてトランジスタ３０のコレクタへ接
続されている。トランジスタ３０はエミツタが抵
抗３１を介して接地され、ベースは入力端子３２
として外部から電流を制御するための直流電圧が
印加される。トランジスタ３０のコレクタは、入
力端子３２へ印加した直流電圧で決まる電流I30
が流れ、これはトランジスタ２９の入力電流とな
つてそれに応じた出力電流I29がトランジスタ２
９の一方のコレクタより流れ出す。
あり、信号発生回路２０から出力信号を、スイツ
チング回路２１の切換動作によつて出力端子２２
へ取り出す信号切換回路に定電流回路を応用した
ものである。信号発生回路２０は例えばパルスや
方形波等の交流信号を発生するものか、或は直流
電圧として与えられる信号を発生するものであつ
てもよく、NPNトランジスタ２３のコレクタへ
直結されている。トランジスタ２３のエミツタは
抵抗２４を介して接地されると同時に出力端子２
２となり、ベースは第１の定電流回路に相当する
ダブルコレクタPNPトランジスタ２５の一方のコ
レクタで結合されている。トランジスタ２５のエ
ミツタは電源端子２６へ接続されており、ベース
は他方のコレクタと結合されて第１の定電流回路
の入力端子となつてトランジスタ２７のコレクタ
へ接続されている。トランジスタ２７はエミツタ
が抵抗２８を介して接地され、ベースに接続され
ているスイツチング回路２１によつて駆動されて
コレクタに電流I27を流し第１の電流源として動
作する。従つてスイツチング回路２１によつてト
ランジスタ２７がバイアスされ電流I27が流れる
と、それに応じた電流I25がトランジスタ２３の
ベースに流入して、トランジスタ２３を飽和領域
に追い込み、コレクターエミツタ間を導通状態と
して、信号発生回路２０からの出力信号が出力端
子２２へ取り出される。また、スイツチング回路
２１がトランジスタ２７をカツトオフにすればト
ランジスタ２５及びトランジスタ２３も同じくカ
ツトオフとなり、出力端子２２に信号は現れな
い。２９は第２の定電流回路に相当するダブルコ
レクタPNPトランジスタであり、一方のコレクタ
は上記第１の定電流回路に相当するトランジスタ
２５のベースに接続され、他方のコレクタはベー
スと結合されてトランジスタ３０のコレクタへ接
続されている。トランジスタ３０はエミツタが抵
抗３１を介して接地され、ベースは入力端子３２
として外部から電流を制御するための直流電圧が
印加される。トランジスタ３０のコレクタは、入
力端子３２へ印加した直流電圧で決まる電流I30
が流れ、これはトランジスタ２９の入力電流とな
つてそれに応じた出力電流I29がトランジスタ２
９の一方のコレクタより流れ出す。
従つて、電流I25とI27が流れてトランジスタ２
３が導通している状態において、入力端子３２へ
電圧を印加して電流I29を流してやれば、電流I25
は電流I30の変化に対してほぼ比例の関係で変化
するので、入力端子３２へ加える入力電圧によつ
てトランジスタ２３を遮断状態に追い込む際に
は、入力電圧の変化に時定数を持たせることによ
り、その応容速度を調整することが可能で、切換
時のシヨツクノイズを押さえる効果をもたせるこ
ともできる。これは特に本回路がオーデイオ信号
系に関係して、最終段がスピーカーに接続される
場合には、シヨツク音として耳に聞こえるシヨツ
クノイズの悪影響を大幅に低減する効果を奏する
ものである。
３が導通している状態において、入力端子３２へ
電圧を印加して電流I29を流してやれば、電流I25
は電流I30の変化に対してほぼ比例の関係で変化
するので、入力端子３２へ加える入力電圧によつ
てトランジスタ２３を遮断状態に追い込む際に
は、入力電圧の変化に時定数を持たせることによ
り、その応容速度を調整することが可能で、切換
時のシヨツクノイズを押さえる効果をもたせるこ
ともできる。これは特に本回路がオーデイオ信号
系に関係して、最終段がスピーカーに接続される
場合には、シヨツク音として耳に聞こえるシヨツ
クノイズの悪影響を大幅に低減する効果を奏する
ものである。
本発明は上記実施例の他、各種の電子回路に応
用でき、特に集積回路に適用する場合において
は、素子の対称性等で有利な集積回路技術が適用
できるから、電流伝達による信号の制御やスイツ
チング等の信号処理作用を有する高精度で合理的
な回路の設計が可能となる。
用でき、特に集積回路に適用する場合において
は、素子の対称性等で有利な集積回路技術が適用
できるから、電流伝達による信号の制御やスイツ
チング等の信号処理作用を有する高精度で合理的
な回路の設計が可能となる。
第１図ａ〜ｃは従来の代表的な定電流回路の三
つの例を示す回路接続図、第２図は本発明で用い
る電流回路のブロツク図、第３図は本発明の具体
的な実施例を示す回路接続図である。 １，１６，１８：定電流回路の入力端子、２，
１７，１９：定電流回路の出力端子、３，２６：
電源供給端子、４：ダイオード、５，６，２３，
３０：NPNトランジスタ、７，２５，２９：ダ
ブルコレクタPNPトランジスタ、１１：第１の定
電流回路、１２：第２の定電流回路、１３：第２
の電流源、１４：第１の電流源、１５：負荷又は
次段回路ブロツク、２０：信号発生回路、２１：
スイツチング回路、２２：出力端子、３２：入力
端子、２４，２８，３１：抵抗、I1，I2，I13，
I14，I15，I27，I29，I30：電流。
つの例を示す回路接続図、第２図は本発明で用い
る電流回路のブロツク図、第３図は本発明の具体
的な実施例を示す回路接続図である。 １，１６，１８：定電流回路の入力端子、２，
１７，１９：定電流回路の出力端子、３，２６：
電源供給端子、４：ダイオード、５，６，２３，
３０：NPNトランジスタ、７，２５，２９：ダ
ブルコレクタPNPトランジスタ、１１：第１の定
電流回路、１２：第２の定電流回路、１３：第２
の電流源、１４：第１の電流源、１５：負荷又は
次段回路ブロツク、２０：信号発生回路、２１：
スイツチング回路、２２：出力端子、３２：入力
端子、２４，２８，３１：抵抗、I1，I2，I13，
I14，I15，I27，I29，I30：電流。
Claims (1)
- １ それぞれが入力電流に比例する出力電流を出
力する第１と第２の電流回路、この第１の電流回
路の入力端子に電流を供給する第１の電流源、前
記第１の電流回路の出力端子と前記第２の電流回
路の入力端子との接続部に電流を供給する第２の
電流源、信号発生源、信号出力端子、および前記
信号発生源の出力端子と前記信号出力端子との間
に接続され前記第２の電流回路の出力端子にベー
スが接続されたトランジスタを備え、前記第２の
電流源は前記トランジスタを導通もしくは非導通
の状態にする第１の制御信号電流を発生し、前記
第１の電流源は前記第２の制御信号電流が前記ト
ランジスタを導通状態とする情報を有しているに
もかかわらず前記トランジスタを非導通状態に追
い込むための第２の制御信号電流を発生すること
を特徴とする出力切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164643A JPS60149212A (ja) | 1984-08-06 | 1984-08-06 | 出力切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164643A JPS60149212A (ja) | 1984-08-06 | 1984-08-06 | 出力切換回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50155257A Division JPS5848922B2 (ja) | 1975-12-25 | 1975-12-25 | フクゴウテイデンリユウカイロ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60149212A JPS60149212A (ja) | 1985-08-06 |
| JPS6236402B2 true JPS6236402B2 (ja) | 1987-08-06 |
Family
ID=15797080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59164643A Granted JPS60149212A (ja) | 1984-08-06 | 1984-08-06 | 出力切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60149212A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4826963A (ja) * | 1971-08-16 | 1973-04-09 | ||
| JPS4847250A (ja) * | 1971-10-09 | 1973-07-05 | ||
| JPS4977565A (ja) * | 1972-11-28 | 1974-07-26 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS532997Y2 (ja) * | 1974-02-21 | 1978-01-26 |
-
1984
- 1984-08-06 JP JP59164643A patent/JPS60149212A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4826963A (ja) * | 1971-08-16 | 1973-04-09 | ||
| JPS4847250A (ja) * | 1971-10-09 | 1973-07-05 | ||
| JPS4977565A (ja) * | 1972-11-28 | 1974-07-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60149212A (ja) | 1985-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3315748B2 (ja) | 増幅回路 | |
| JPH0456404A (ja) | 増幅装置 | |
| JPS62101116A (ja) | パルス遅延回路 | |
| JPH02222014A (ja) | 切り換えできる電流発生器を具えた集積回路 | |
| JPS6236402B2 (ja) | ||
| JPS5848922B2 (ja) | フクゴウテイデンリユウカイロ | |
| JPS632487B2 (ja) | ||
| US3210651A (en) | Square wave phase shifter | |
| JP3039174B2 (ja) | スイッチ回路 | |
| JP2646769B2 (ja) | 出力回路 | |
| JPS6143018A (ja) | 信号切換回路 | |
| JPH0245378B2 (ja) | ||
| US6765449B2 (en) | Pulse width modulation circuit | |
| JPS6141359Y2 (ja) | ||
| JPS6122345Y2 (ja) | ||
| JP2687160B2 (ja) | スイッチ回路 | |
| KR930009874B1 (ko) | 복합영상신호 발생회로 | |
| JPH018027Y2 (ja) | ||
| JPH04310017A (ja) | スイッチ回路 | |
| JPS6225287B2 (ja) | ||
| JPH0312487B2 (ja) | ||
| JPH0239620A (ja) | 電子スイッチ回路 | |
| JPH03266520A (ja) | Ｅｃｌ論理回路 | |
| JPH0754897B2 (ja) | 信号切換回路 | |
| JPS643407B2 (ja) |