JP3315748B2

JP3315748B2 - 増幅回路

Info

Publication number: JP3315748B2
Application number: JP03029093A
Authority: JP
Inventors: 秀樹三宅
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-02-19
Filing date: 1993-02-19
Publication date: 2002-08-19
Anticipated expiration: 2017-08-19
Also published as: US5399990A; JPH06244646A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体集積回路にお
いて使用される差動増幅器、とくにその利得が可変であ
る差動増幅器に関するものである。

【０００２】

【従来の技術】図６は従来の利得可変増幅器３００を示
す回路図である。差動入力部２０２には差動入力端９
３，９４が接続されており、差動入力信号が与えられ
る。差動入力部２０２には電流供給部２０１によって定
電流が与えられており、この定電流を基にして、差動入
力部２０２は差動入力信号に応じた２つの電流（以下
「差動電流」）を出力する（このように差動入力信号に
応じた２つの電流を出力することを、以下では「差動動
作」と呼ぶ）。利得制御部２０３は、この２つの差動電
流を所定の利得で増幅（利得が１以下の場合、即ち実質
的に減衰させる場合をも含む。以下同様）し、差動出力
端９５，９６に差動出力信号を出力する。

【０００３】差動入力部２０２には、差動入力信号に対
して印加するバイアスを決定する入力バイアス部２０４
が接続されている。利得制御部２０３には、利得制御部
２０３の利得を制御する２種のバイアス電位を決定する
利得バイアス部２０５が接続されている。

【０００４】差動入力部２０２は、トランジスタ３３，
３４及び抵抗５１によって構成されており、差動入力信
号はトランジスタ３３，３４のベースに与えられる。そ
して２つの差動電流が、トランジスタ３３，３４のコレ
クタに流れる。

【０００５】利得制御部２０３は、トランジスタ３５，
３６の対と、トランジスタ３７，３８の対とを備えてい
る。前者及び後者の対のそれぞれにおいて、２つのエミ
ッタは共通に接続されている。前者の対はトランジスタ
３３のコレクタから、また後者の対はトランジスタ３４
のコレクタから、それぞれ異なる差動電流を受けてい
る。

【０００６】トランジスタ３５，３８のベースは共通し
て接続され、利得バイアス部２０５から２種のバイアス
電位のうちの一方が与えられる。トランジスタ３６，３
７のベースも共通して接続され、２種のバイアス電位の
うちの他方が与えられる。トランジスタ３６，３７のコ
レクタにはそれぞれ抵抗５２，５３を介して電圧源８１
が接続されており、差動出力信号は両トランジスタのコ
レクタから取り出される。

【０００７】この利得可変増幅器の利得は、抵抗５２，
５３に流れる電流の、トランジスタ３３，３４のコレク
タ電流に対する比によって決定される。そして、この比
はトランジスタ３５〜３８のコレクタ電流を変えること
によって制御される。更に、トランジスタ３５〜３８の
コレクタ電流は利得バイアス部２０５が与える２種のバ
イアス電位によって制御される。

【０００８】利得バイアス部２０５は、トランジスタ１
２〜１４，３９，４０を備えている。トランジスタ３
９，１３及び抵抗５５、トランジスタ４０，１４及び抵
抗５６はそれぞれ直列に接続されている。トランジスタ
１２には抵抗５４及び電流源６１が直列に接続されてお
り、トランジスタ１３，１４及び抵抗５５，５６と共に
トランジスタ３９，４０に一定の電流を与えている。ト
ランジスタ３９，４０のベースには電圧源８３が接続さ
れており、これらのトランジスタのエミッタから２種の
バイアス電位が取り出される。

【０００９】今、トランジスタ３５，３６，３９，４０
のベース・エミッタ間電圧をそれぞれ、Ｖ₃₅，Ｖ₃₆，Ｖ
₃₉，Ｖ₄₀とし、トランジスタ３５，３６のコレクタ電流
をＩ₃₅，Ｉ₃₆とし、トランジスタ３９，４０のエミッタ
電流をＩ₃₉，Ｉ₄₀とすると、

【００１０】

【数１】

【００１１】と表すことができる。ここで、ＫとＩ_Oは
定数である。

【００１２】図６から、

【００１３】

【数２】

【００１４】であることがわかるので、数１，数２から

【００１５】

【数３】

【００１６】が成立する。したがって、

【００１７】

【数４】

【００１８】となる。よって、トランジスタ３３のコレ
クタ電流のうち、抵抗５２に流れる分量の割合は、Ｉ₃₉
／（Ｉ₃₉＋Ｉ₄₀）となる。トランジスタ３５〜３８のベ
ース電流を無視して考えれば、トランジスタ３９，４０
のエミッタ電流Ｉ₃₉，Ｉ₄₀は抵抗５５と５６の値を適当
に選ぶことによって、零から任意の量まで設定すること
ができる。

【００１９】トランジスタ３３のコレクタ電流が全て抵
抗５２に流れるようにトランジスタ３９，４０のエミッ
タ電流Ｉ₃₉，Ｉ₄₀を設定した場合には、差動出力端子９
５，９６間に出力される差動出力信号の振幅Ｖ_Oと、差
動入力端子９３，９４間に与えられる差動入力信号の振
幅Ｖ_iとの比、すなわち利得Ｇ_maxは、次のように表さ
れる。

【００２０】

【数５】

【００２１】但し抵抗５１，５２、各トランジスタのエ
ミッタ抵抗の値をそれぞれＲ_E，Ｒ_L，ｒ_eとした。よ
って、この利得可変増幅器の利得Ｇは、数４、数５よ
り、

【００２２】

【数６】

【００２３】となる。つまり、この増幅器の利得の可変
範囲はトランジスタ３５〜３８のベース電流を無視した
場合には、０〜Ｒ_L／（Ｒ_E／２＋ｒ_e）になる。

【００２４】

【発明が解決しようとする課題】ところで、利得制御部
２０３に備えられた電圧源８１の与える電位Ｖ₈₁は、あ
る最低値以上であることが要求される。トランジスタ
６，３３，３６の飽和電圧を等しくＶ_satとし、トラン
ジスタ３３，３４のベース・エミッタ間電圧を等しくＶ
_beとすると、電位Ｖ₈₁は、最低でも

【００２５】

【数７】

【００２６】以上の値が必要となる。

【００２７】このため、近年の傾向である電源電位の低
下に対して、従来の利得可変増幅器３００では、小さい
振幅の信号しか扱うことができないという問題点があっ
た。

【００２８】この発明は上記のような問題点を解消する
ためになされたもので、電源電位が低くても、大きな振
幅の信号を扱える利得可変増幅器を得ることを目的とす
る。換言すれば、取り扱うことの可能な信号の振幅を損
なうことなく、電源電位を低くすることができる利得可
変増幅器を得ることを目的とする。

【００２９】

【課題を解決するための手段】この発明にかかる利得可
変増幅器は、（ａ）差動入力信号を構成する第１及び第
２の信号をそれぞれ受ける第１及び第２の差動入力端
と、（ｂ）第１の信号に第１のバイアスを加えて第３の
信号を、第２の信号に第１のバイアスを加えて第４の信
号を、第１の信号に第２のバイアスを加えて第５の信号
を、第２の信号に第２のバイアスを加えて第６の信号
を、それぞれ生成する信号生成手段と、（ｃ）（ｃ−
１）第３及び第４の信号を受けて第１の差動電流対を流
す第１の差動入力部と、（ｃ−２）第５及び第６の信号
を受けて第２の差動電流対を流す第２の差動入力部と、
（ｃ−３）第１及び第２の差動電流対の和を一定に保つ
定電流源と、（ｃ−４）第２の差動入力部に接続され、
第２の差動電流対を電圧に変換して差動信号出力を得る
一対の変換手段と、（ｃ−５）１対の変換手段に接続さ
れた第１の電圧源と、を有する出力部と、（ｄ）差動信
号出力が与えられる差動信号出力端と、（ｅ）信号生成
手段及び出力部に電力を供給する第２の電圧源と、を備
える。更に前記第１及び第２の差動入力部は、第１端及
び第２端を含む抵抗を共有する。そして前記第１の差動
入力部は（ｃ−１−１）前記第３の信号が印加される制
御電極と、第１及び第２の電流電極とを含む第１のトラ
ンジスタと、（ｃ−１−２）前記第４の信号が印加され
る制御電極と、第１及び第２の電流電極とを含む第２の
トランジスタとを有する。前記第２の差動入力部は（ｃ
−２−１）前記第５の信号が印加される制御電極と、第
１及び第２の電流電極とを含む第３のトランジスタと、
（ｃ−２−２）前記第６の信号が印加される制御電極
と、第１及び第２の電流電極とを含む第４のトランジス
タとを有する。前記第１のトランジスタの前記第２の電
流電極と、前記第３のトランジスタの前記第２の電流電
極とは前記抵抗の前記第１端に共通に接続される。前記
第２のトランジスタの前記第２の電流電極と、前記第４
のトランジスタの前記第２の電流電極とは前記抵抗の前
記第２端に共通に接続される。前記第１のトランジスタ
の前記第１の電流電極と、前記第２のトランジスタの前
記第１電流電極とは前記第２の電圧源に接続される。前
記第３のトランジスタの前記第１の電流電極と、前記第
４のトランジスタの前記第１の電流電極とは、前記一対
の変換手段に各々接続される。

【００３０】あるいは、この発明にかかる利得可変増幅
器は、（ａ）差動入力信号を構成する第１及び第２の信
号をそれぞれ受ける第１及び第２の差動入力端と、
（ｂ）第１の信号に第１のバイアスを加えて第３の信号
を、第２の信号に第１のバイアスを加えて第４の信号
を、第１の信号に第２のバイアスを加えて第５の信号
を、第２の信号に第２のバイアスを加えて第６の信号
を、それぞれ生成する信号生成手段と、（ｃ）（ｃ−
１）第３及び第４の信号を受けて第１の差動電流対を流
す第１の差動入力部と、（ｃ−２）第５及び第６の信号
を受けて第２の差動電流対を流す第２の差動入力部と、
（ｃ−３）第１及び第２の差動電流対の和を一定に保つ
定電流源と、（ｃ−４）第２の差動入力部に接続され、
第２の差動電流対を電圧に変換して差動信号出力を得る
一対の変換手段と、（ｃ−５）１対の変換手段に接続さ
れた第１の電圧源と、を有する出力部と、（ｄ）差動信
号出力が与えられる差動信号出力端と、（ｅ）信号生成
手段及び出力部に電力を供給する第２の電圧源と、
（ｆ）信号生成手段と出力部との間に接続され、信号生
成手段から流れ出る電流を、出力部に流れ込む電流より
も小さくするバッファとを備える。

【００３１】

【作用】第１及び第２の差動入力部は、それぞれ第３及
び第４の信号の対、第５及び第６の信号の対に対して差
動動作を行う。第１及び第２の差動入力部に流れる電流
の総和は一定であり、第１及び第２の差動入力部に流れ
る電流の比によって利得が制御される。

【００３２】

【実施例】Ａ．基本的思想：各実施例の詳細な説明に移
る前に、この発明の基本的思想について説明する。この
発明では、取り扱うことの可能な信号の振幅を損なうこ
となく、トランジスタのコレクタ・エミッタ間の飽和電
圧一つ分だけ電源電圧を低くすることを主として企図す
る。従来では差動入力信号に対して差動動作を行うこと
なく、利得制御のためにのみ用いていたトランジスタが
存在した。しかし、この発明においては、差動動作を行
うトランジスタに利得制御の機能をも与えて、利得制御
のみを行うトランジスタを省略している。

【００３３】これを実現するため、第１乃至第４のトラ
ンジスタが備えられる。そして第１及び第２のトランジ
スタの対と、第３及び第４のトランジスタの対とには、
異なる第１及び第２のバイアスを差動入力信号に加えて
得られた信号がそれぞれ与えられる。そしていずれの対
も、その与えられた信号に対して差動動作を行う。

【００３４】一方、第１及び第３のトランジスタの対
と、第２及び第４のトランジスタの対とは、それぞれに
対して１つ与えられる電流を分割する。よって、第３及
び第４のトランジスタの対から差動出力信号を得ること
ができ、かつ差動出力信号の差動入力信号に対する利得
は、第１及び第２のトランジスタに流れる電流によって
制御することが可能となる。つまり、第１及び第２のバ
イアスによって、この可変利得増幅器の利得を制御する
ことができる。

【００３５】しかも、従来の場合と比較して直列に接続
されるトランジスタの数が一つ減少するので、トランジ
スタのコレクタ・エミッタ間の飽和電圧だけ電源電圧を
低くすることが可能となる。

【００３６】Ｂ．第１実施例：図１はこの発明の第１実
施例にかかる利得可変増幅器３０１の回路図である。こ
の利得可変増幅器３０１は、利得バイアス部１０５、入
力バイアス部２０４、出力部１０３を備えている。利得
バイアス部１０５、入力バイアス部２０４には差動入力
端子９３，９４が接続され、出力部１０３には、差動出
力端子９５，９６が接続されている。

【００３７】出力部１０３には、差動入力部１０２ａ，
１０２ｂが備えられている。差動入力部１０２ａは、利
得バイアス部１０５から第１の電位の対Ｖ_A，Ｖ_Cがそ
れぞれ与えられるベースを有するトランジスタ１，３
と、これらのエミッタの間に接続される抵抗５１とを備
えている。また、差動入力部１０２ｂは利得バイアス部
１０５から第２の電位の対Ｖ_B，Ｖ_Dがそれぞれ与えら
れるベースを有するトランジスタ２，４と、これらのエ
ミッタの間に接続される抵抗５１とを備えている。抵抗
５１は差動入力部１０２ａ，１０２ｂにおいて共有され
ている。トランジスタ１〜４は、それぞれ「Ａ．基本的
思想」でいう、第１、第３、第２、第４のトランジスタ
に相当している。

【００３８】出力部１０３は、電圧源８１と、電圧源８
１に共通して接続された一端をそれぞれが有する抵抗５
２，５３も備えている。抵抗５２，５３の他端はそれぞ
れトランジスタ２，４のコレクタに接続されており、か
つそれぞれ差動出力端子９６，９５に接続されている。
また、トランジスタ１，３のコレクタは共通して電源９
１に接続されている。

【００３９】更に、出力部１０３は電流供給部２０１を
も備えている。これによって差動入力部１０２ａ，１０
２ｂには定電流が与えられている。電流供給部２０１
は、電源９１と接地９２との間に直列に接続された電流
源６２及びトランジスタ７を備えている。即ち電流源６
２の一端は電源９１に接続され、その他端はトランジス
タ７のコレクタと接続されている。トランジスタ７のエ
ミッタは接地９２に接続され、そのベースは自身のコレ
クタに接続されている。電流供給部２０１は、更にトラ
ンジスタ５，６を備えており、これらのコレクタは、抵
抗５１の両端にそれぞれ接続されている。トランジスタ
５，６のエミッタはトランジスタ７のエミッタに、また
トランジスタ５，６のベースはトランジスタ７のベース
に、それぞれ共通に接続されている。即ち電流供給部２
０１はカレントミラー回路を構成することで、差動入力
部１０２ａ，１０２ｂに一定の電流を供給している。

【００４０】利得バイアス部１０５は、差動入力端９
３，９４に与えられた差動入力信号に所定のバイアスを
加えて、２つの電位の対（Ｖ_A，Ｖ_C），（Ｖ_B，
Ｖ_D）を出力する。２つの電位の対（Ｖ_A，Ｖ_C），
（Ｖ_B，Ｖ_D）は、それぞれ「Ａ．基本的思想」でいう
「異なる第１及び第２のバイアスを差動入力信号に加え
て得られた信号」に相当している。

【００４１】利得バイアス部１０５においては、トラン
ジスタ８，１３ａ、抵抗５５ａが、電源９１と接地９２
との間において直列に接続されている。即ち、トランジ
スタ８のコレクタは電源９１に接続され、トランジスタ
８のエミッタはトランジスタ１３ａのコレクタに接続さ
れている。トランジスタ１３ａのエミッタは、抵抗５５
ａを介して接地９２に接続されている。トランジスタ
９，１４ａ及び抵抗５６ａ、トランジスタ１０，１３ｂ
及び抵抗５５ｂ、トランジスタ１１，１４ｂ及び抵抗５
６ｂの各三幅対についても同様である。

【００４２】トランジスタ１３ａ，１４ａ，１３ｂ，１
４ｂのベースは共通してトランジスタ１２のベース及び
コレクタに接続されている。トランジスタ１２のエミッ
タは抵抗５４を介して接地９２に接続され、コレクタは
電流６１を介して電源９１に接続されている。即ち、ト
ランジスタ１２，１３ａ，１４ａ，１３ｂ，１４ｂは、
抵抗５４，５５ａ，５６ａ，５５ｂ，５６ｂ及び電流源
６１と共にカレントミラー回路を構成しており、トラン
ジスタ８〜１１に所定の電流を供給している。このた
め、トランジスタ８〜１１のエミッタから、それぞれ上
述の電位Ｖ_A，Ｖ_B，Ｖ_C，Ｖ_Dを得ることができる。
但し、トランジスタ１２，１３ａ，１４ａ，１３ｂ，１
４ｂの構成するカレントミラー回路がトランジスタ８〜
１１に流す電流の制御によって、電位Ｖ _A と電位Ｖ _C の
差は差動入力端子９３，９４に与えられていた電位差に
保つことができる。電位Ｖ _B と電位Ｖ _D の差も同様であ
る。

【００４３】なお、差動入力端子９３，９４には入力バ
イアス部２０４が接続されている。入力バイアス部２０
４は、電圧源８２と、これを介して接地９２に接続され
た抵抗５７，５８とから構成されている。差動入力端子
９３，９４はそれぞれ抵抗５７，５８を介して電圧源８
２に接続されている。このような構成によって、差動入
力信号はトランジスタ８〜１１の動作範囲内に収まるよ
うにバイアスが印加される。

【００４４】以上に示された構成により、差動入力部１
０２ａ，１０２ｂのそれぞれは、２種のバイアスを差動
入力信号に与えて得られる２対の信号（Ｖ_A，Ｖ_C），
（Ｖ_B，Ｖ_D）に対して差動動作を行うことになる。

【００４５】一方、差動入力部１０２ａのトランジスタ
１のエミッタと差動入力部１０２ｂのトランジスタ２の
エミッタとは抵抗５１の一端で共通に接続されている。
よって差動出力端子９６から得られる信号は、差動入力
信号の値のみならず、トランジスタ１のコレクタ電流
と、トランジスタ２のコレクタ電流とによってもその大
きさが決定されることになる。そしてこれらの電流は、
利得バイアス部１０５が差動入力信号に与える２種のバ
イアスの大きさに依存する。

【００４６】今、トランジスタ１，２，８，９のベース
・エミッタ間電圧をそれぞれＶ₁，Ｖ₂，Ｖ₈，Ｖ₉と
し、トランジスタ１，２のコレクタ電流をＩ₁，Ｉ₂と
し、トランジスタ８，９のエミッタ電流をＩ₈，Ｉ₉と
すると、トランジスタ１，２のベース電流を無視して考
えれば、

【００４７】

【数８】

【００４８】と表すことができる。ここでＫとＩ_Oは定
数である。

【００４９】図１から、

【００５０】

【数９】

【００５１】であることがわかるので、数８，数９より

【００５２】

【数１０】

【００５３】が得られる。よって、トランジスタ５に流
れる電流と抵抗５１に流れる電流の和のうち、抵抗５２
に流れる分量の割合は、Ｉ₈／（Ｉ₈＋Ｉ₉）となる。
トランジスタ８，９のエミッタ電流Ｉ₈，Ｉ₉は、それ
ぞれ抵抗５５ａ，５６ａの抵抗値によって零から任意の
量まで設定することができる。トランジスタ３，４，１
０，１１の動作も同様に考えることができ、トランジス
タ１０，１１のエミッタ電流は、それぞれ抵抗５５ｂ，
５６ｂの抵抗値によって制御できる。

【００５４】トランジスタ８とトランジスタ１０、トラ
ンジスタ９とトランジスタ１１、トランジスタ１３ａと
トランジスタ１３ｂ、トランジスタ１４ａとトランジス
タ１４ｂが、それぞれ同一の仕様に、また抵抗５５ａと
抵抗５５ｂ、抵抗５６ａと抵抗５６ｂをそれぞれ同一の
抵抗値に設定すると、この利得可変増幅回路３０１の利
得Ｇは、

【００５５】

【数１１】

【００５６】となり、その可変範囲はトランジスタ１〜
４のベース電流を無視した場合には、従来の場合と同様
に０〜Ｒ_L／（Ｒ_E／２＋ｒ_e）になる。但し抵抗５
１，５２、各トランジスタのエミッタ抵抗の値をそれぞ
れＲ_E，Ｒ_L，ｒ_eとした。

【００５７】さて、電圧源８１が与えるべき最低限の電
位について考える。差動出力端子９６、トランジスタ
２，４，６，１４ｂにおいて電圧が印加される様子を調
べる。トランジスタ２，６，１４ｂの飽和電圧を等しく
Ｖ_satとし、トランジスタ２，４のベース・エミッタ間
電圧を等しくＶ_beとする。

【００５８】今、抵抗５６ｂに流れる電流が十分小さい
場合には、トランジスタ１１のエミッタの電位の最低値
は、トランジスタ６の飽和電圧とトランジスタ４のベー
ス・エミッタ間電圧の和となり、Ｖ_sat＋Ｖ_beとなる。
一方、トランジスタ９，１４ａ及び抵抗５６ａは、トラ
ンジスタ１１，１４ｂ及び抵抗５６ｂと同一の仕様であ
るので、トランジスタ２のベースの電位の最低値は、差
動入力信号の振幅をＶ_iとしてＶ_sat＋Ｖ_be＋Ｖ_iとな
る。

【００５９】従って、トランジスタ２のコレクタ電位、
即ち差動入力端子９６の電位の最低値は、トランジスタ
２の飽和電圧とベース・エミッタ間電圧を考慮して、

【００６０】

【数１２】

【００６１】となる。よって差動出力信号の振幅をＶ_O
とすると、電圧源８１の与える電位Ｖ₈₁に要求される最
低値は、

【００６２】

【数１３】

【００６３】と求められる。従ってこれは、数７に示さ
れた従来の場合と比較すると、トランジスタ一つ分の飽
和電圧Ｖ_satだけ低くても良いことがわかる。換言する
と、従来の利得可変回路３００と比較すると、同一の電
位Ｖ₈₁に対して電圧Ｖ_satだけ大きな信号を扱うことが
できる。

【００６４】Ｃ．第２実施例：図２はこの発明の第２実
施例にかかる利得可変増幅器３０２の回路図である。こ
の利得可変増幅器３０２は、図１に示された利得可変増
幅器３０１の構成において出力部１０３と利得バイアス
部１０５との間にバッファ１０６を設けた構成を有して
いる。

【００６５】バッファ１０６において、トランジスタ２
９のコレクタは電源９１に接続され、そのエミッタは電
流源６７の一端に接続されている。そして電流源６７の
他端は接地９２に接続されている。即ち、トランジスタ
２９と電流源６７とは電源９１と接地９２との間で直列
に接続されている。トランジスタ３０と電流源６８、ト
ランジスタ３１と電流源６９、トランジスタ３２と電流
源７０も、同様にしてそれぞれ電源９１と接地９２との
間に直列に接続されている。

【００６６】トランジスタ２９〜３２のベースは、それ
ぞれ利得バイアス部１０５のトランジスタ８〜１１のエ
ミッタに接続されている。また、トランジスタ２９〜３
２のエミッタは、それぞれ出力部１０３のトランジスタ
１〜４のベースに接続されている。即ち、バッファ１０
６は、差動入力信号に２種のバイアスを加えて得られた
信号を受け、出力部１０３に与えるエミッタフォロワ回
路を構成している。

【００６７】このようなバッファ１０６を設けることに
より、第１実施例の改善を行うことができる。利得可変
増幅器３０１において、抵抗５６ｂに印加される電圧を
Ｖ_Rとし、これが各トランジスタの飽和電圧Ｖ_satとベ
ース・エミッタ間電圧Ｖ_beの和よりも大きい場合を考え
る。このときには、トランジスタ１１のエミッタにおけ
る電位の最低値はＶ_sat＋Ｖ_Rとなり、電圧源８１の与
える電位Ｖ₈₁は、最低でも、

【００６８】

【数１４】

【００６９】だけ必要となる。ところが、

【００７０】

【数１５】

【００７１】であったので、結局電圧源８１の与える電
位Ｖ₈₁は、最低でも、

【００７２】

【数１６】

【００７３】だけ必要となる。これでは従来の場合と同
じ電位が電位Ｖ₈₁に要求されてしまうことになる。

【００７４】しかしこのように抵抗５６ｂに印加される
電圧Ｖ_Rが大きい場合においても、利得可変増幅器３０
２のようにバッファ１０６を設けることにより、電位Ｖ
₈₁に要求される条件は緩和される。トランジスタ２９〜
３２のベース・エミッタ間電圧を電圧Ｖ_beに設定すれ
ば、差動出力信号の振幅、トランジスタ１〜４の飽和電
圧及びそのベース・エミッタ間電圧、トランジスタ２９
〜３２のベース・エミッタ間電圧、トランジスタ８〜１
１のエミッタにおける電位の最低値がＶ_sat＋Ｖ_Rであ
ること、を考慮することにより、電位Ｖ₈₁に要求される
最低値は数１６で規制される値よりも電圧Ｖ_beだけ低い
値となる事がわかる。

【００７５】さらに、トランジスタ８〜１１のエミッタ
から出力される信号（差動入力信号に異なるバイアスを
与えて得られた２対の信号）の電流の量（トランジスタ
２９〜３２のベース電流の量）を、トランジスタ１〜４
のベース電流よりも小さくすることができる。

【００７６】第１実施例で示された利得可変増幅器３０
１ではトランジスタ１〜４のベース電流を無視し、トラ
ンジスタ８〜１１のエミッタ電流を零にできるとして考
えたが、実際にはトランジスタ１〜４のベース電流の
為、トランジスタ８〜１１のエミッタ電流を零にするこ
とはできない。したがって実際には利得の可変範囲は０
〜Ｒ_L／（Ｒ_E／２＋ｒ_e）より狭くなる。一方、利得
可変増幅器３０２ではトランジスタ２９〜３２に流れる
電流は小さいので、これらが利得の可変範囲に与える影
響を小さくすることができる。よって第１実施例の場合
と比較して利得の可変範囲をより一層０〜Ｒ_L／（Ｒ_E
／２＋ｒ_e）に近づけることができる。

【００７７】つまり、電位Ｖ₈₁に要求される電位を緩和
しつつ、利得の可変範囲の大きな増幅器を得ることがで
きる。

【００７８】Ｄ．第３実施例：図３はこの発明の第３実
施例にかかる利得可変増幅器３０３の回路図である。利
得可変増幅器３０３は、図１に示された利得可変増幅器
３０１の構成において、利得バイアス部１０５の代わり
に利得バイアス部１０７を設けた構成を有している。

【００７９】利得バイアス部１０７は、トランジスタ８
〜１１のエミッタに接続される負荷に関して利得バイア
ス部１０５と異なっている。利得バイアス部１０５にお
けるトランジスタ８のエミッタには、トランジスタ１３
ａ及び抵抗５５ａが直接に接続されていた。しかし利得
バイアス部１０７においては、トランジスタ８のエミッ
タにはトランジスタ２１，１９，１６，１５を介してト
ランジスタ１３及び抵抗５５が接続されている。

【００８０】同様にして、利得バイアス部１０７におい
ては、トランジスタ９のエミッタにはトランジスタ２
２，２０，１８，１７を介してトランジスタ１４及び抵
抗５６が接続されている。また、トランジスタ１０のエ
ミッタにはトランジスタ２３，１９，１６，１５を介し
てトランジスタ１３及び抵抗５５が接続され、トランジ
スタ１１のエミッタにはトランジスタ２４，２０，１
８，１７を介してトランジスタ１４及び抵抗５６が接続
されている。

【００８１】電流源６１、トランジスタ１２〜１４及び
抵抗５４〜５６はカレントミラー回路を形成しており、
これらがトランジスタ１３，１４のコレクタ電流として
定電流を供給する。一方、トランジスタ１５，１６、ト
ランジスタ１７，１８、トランジスタ１９，２１，２
３、トランジスタ２０，２２，２４の各組も、それぞれ
がカレントミラー回路１１０〜１１３を形成する。従っ
て、トランジスタ８〜１１のエミッタ電流は抵抗５４〜
５６によって制御されることになる。

【００８２】結局、利得バイアス部１０７は利得可変増
幅器３０１における利得バイアス部１０５と同様にし
て、差動入力信号に異なるバイアスを加えて得られる２
対の信号を出力部１０３に与える機能を有する。そのた
め、この利得可変増幅器の利得も、トランジスタ１〜４
のベースに流れる電流を無視して考えた場合には、０〜
Ｒ_L／（Ｒ_E／２＋ｒ_e）の範囲で可変となる。

【００８３】しかし、利得バイアス部１０７では、トラ
ンジスタ８〜１１のエミッタと接地９２の間には抵抗５
５ａ，５５ｂ，５６ａ，５６ｂでなく、トランジスタ２
１〜２４が接続されているので、トランジスタ８〜１１
のエミッタの電位は十分低く抑えられる。よって、第２
実施例において説明されたような、第１実施例の制限を
受けることもなく、電位Ｖ₈₁に要求される最低値は数１
３に等しくなる。

【００８４】Ｅ．第４実施例：図４は、この発明の第４
実施例にかかる利得可変増幅器３０４の回路図である。
利得可変増幅器３０４は、図３に示された利得可変増幅
器３０３の構成において出力部１０３と利得バイアス部
１０７の間にバッファ１０６を設けた構成を有してい
る。

【００８５】このため、第３実施例と同様にして電位Ｖ
₈₁に要求される最低値は数１３に等しく、第２実施例と
同様にして利得の可変範囲を第３実施例よりも広げるこ
とができる。

【００８６】Ｆ．第５実施例：図５は、この発明の第５
実施例にかかる利得可変増幅器３０５の回路図である。
利得可変増幅器３０５は、図３に示された利得可変増幅
器３０３の構成においてバッファ１０６と利得バイアス
部１０７の間にバッファ１０８を設けた構成を有してい
る。

【００８７】バッファ１０８において、電流源６３の一
端は電源９１に接続され、その他端はトランジスタ２５
のエミッタに接続されている。そしてトランジスタ２５
のコレクタは接地９２に、ベースは利得バイアス部１０
７の備えるトランジスタ８のエミッタに、エミッタはバ
ッファ１０６の備えるトランジスタ２９のベースに、そ
れぞれ接続されている。

【００８８】トランジスタ９，２６，３０及び電流源６
４、トランジスタ１０，２７，３１及び電流源６５、ト
ランジスタ１１，２８，３２及び電流源６６、のそれぞ
れについても同様の接続関係になっている。即ちバッフ
ァ１０８は、バッファ１０６と同様にエミッタフォロワ
回路を構成する。但し、バッファ１０６を構成する各ト
ランジスタはＮＰＮ型であるのに対し、バッファ１０８
を構成する各トランジスタはＰＮＰ型である。

【００８９】利得可変増幅器３０５においては利得バイ
アス部１０７の備えるトランジスタ８〜１１と出力部１
０３の備えるトランジスタ１〜４との間に２段のエミッ
タフォロワ回路の働きにより、利得可変増幅器３０４よ
りも更にトランジスタ８〜１１のエミッタ電流から引き
抜く電流を低減して、利得の可変範囲を広げることがで
きる。また電圧源８１に要求される電位の最低値は数１
３に示された値であり、従来よりも低い値となる。

【００９０】更に、利得可変増幅器３０５では、バッフ
ァ１０８を設けることにより利得可変増幅器３０４の改
善を行うことができる。利得可変増幅器３０４におい
て、電源９１に要求される電位Ｖ₉₁の最低値を考える。
各トランジスタの飽和電圧をＶ_sat、ベース・エミッタ
間電圧をＶ_be、差動入力信号の振幅をＶ_iとして、例え
ばトランジスタ６，９の飽和電圧、トランジスタ４，３
２，１１，９のベース・エミッタ間電圧を計算して、電
位Ｖ₉₁の最低値は、

【００９１】

【数１７】

【００９２】で与えられる。

【００９３】一方、利得可変増幅器３０５では、バッフ
ァ１０８を構成する各トランジスタのベース・エミッタ
間電圧をＶ_beと設定することにより、トランジスタ１〜
４のベースの電位をそれぞれトランジスタ８〜１１の電
位と一致させることができる。従って、利得可変増幅器
３０５において電源９１に要求される電位Ｖ₉₁の最低値
は、

【００９４】

【数１８】

【００９５】で与えられ、数１７よりも電圧Ｖ_beだけ低
くなる。換言すれば、電位Ｖ₉₁が同一の値である場合に
は、第５実施例のほうが第４実施例よりも電圧Ｖ_beだけ
大きな振幅を有する差動入力信号を取り扱うことができ
る。

【００９６】

【発明の効果】以上のように、この発明にかかる利得可
変増幅器によれば、第１の定電圧源の供給する電位に対
して、従来の技術よりも大きな信号を取り扱うことがで
きる。換言すれば、同じ大きさの信号に対して、第１の
定電圧源は、従来の技術よりも低い電位を供給すること
で足りる。

【図面の簡単な説明】

【図１】この発明の第１実施例を示す回路図である。

【図２】この発明の第２実施例を示す回路図である。

【図３】この発明の第３実施例を示す回路図である。

【図４】この発明の第４実施例を示す回路図である。

【図５】この発明の第５実施例を示す回路図である。

【図６】従来の技術を示す回路図である。

【符号の説明】

８１電圧源１０２ａ，１０２ｂ差動入力部１０３出力部１０５，１０７利得バイアス部１０６，１０８バッファ１１０〜１１３カレントミラー回路２０１電流供給部

Claims

(57)【特許請求の範囲】

【請求項１】（ａ）差動入力信号を構成する第１及び
第２の信号をそれぞれ受ける第１及び第２の差動入力端
と、（ｂ）前記第１の信号に第１のバイアスを加えて第３の
信号を、前記第２の信号に第１のバイアスを加えて第４
の信号を、前記第１の信号に第２のバイアスを加えて第
５の信号を、前記第２の信号に第２のバイアスを加えて
第６の信号を、それぞれ生成する信号生成手段と、（ｃ）（ｃ−１）前記第３及び第４の信号を受けて第１
の差動電流対を流す第１の差動入力部と、（ｃ−２）前
記第５及び第６の信号を受けて第２の差動電流対を流す
第２の差動入力部と、（ｃ−３）前記第１及び第２の差
動電流対の和を一定に保つ定電流源と、（ｃ−４）前記
第２の差動入力部に接続され、前記第２の差動電流対を
電圧に変換して差動信号出力を得る一対の変換手段と、
（ｃ−５）前記１対の変換手段に接続された第１の電圧
源と、を有する出力部と、（ｄ）前記差動信号出力が与えられる差動信号出力端
と、（ｅ）前記信号生成手段及び前記出力部に電力を供給す
る第２の電圧源と、を備え、前記第１及び第２の差動入力部は、第１端及び第２端を
含む抵抗を共有し、前記第１の差動入力部は（ｃ−１−１）前記第３の信号が印加される制御電極
と、第１及び第２の電流電極とを含む第１のトランジス
タと、（ｃ−１−２）前記第４の信号が印加される制御電極
と、第１及び第２の電流電極とを含む第２のトランジス
タとを有し、前記第２の差動入力部は（ｃ−２−１）前記第５の信号が印加される制御電極
と、第１及び第２の電流電極とを含む第３のトランジス
タと、（ｃ−２−２）前記第６の信号が印加される制御電極
と、第１及び第２の電流電極とを含む第４のトランジス
タとを有し、前記第１のトランジスタの前記第２の電流電極と、前記
第３のトランジスタの前記第２の電流電極とは前記抵抗
の前記第１端に共通に接続され、前記第２のトランジスタの前記第２の電流電極と、前記
第４のトランジスタの前記第２の電流電極とは前記抵抗
の前記第２端に共通に接続され、前記第１のトランジスタの前記第１の電流電極と、前記
第２のトランジスタの前記第１電流電極とは前記第２の
電圧源に接続され、前記第３のトランジスタの前記第１の電流電極と、前記
第４のトランジスタの前記第１の電流電極とは、前記一
対の変換手段に各々接続される増幅回路。
【請求項２】（ａ）差動入力信号を構成する第１及び
第２の信号をそれぞれ受ける第１及び第２の差動入力端
と、（ｂ）前記第１の信号に第１のバイアスを加えて第３の
信号を、前記第２の信号に第１のバイアスを加えて第４
の信号を、前記第２の信号に第１のバイアスを加えて第
５の信号を、前記第２の信号に第２のバイアスを加えて
第６の信号を、それぞれ生成する信号生成手段と、（ｃ）（ｃ−１）前記第３及び第４の信号を受けて第１
の差動電流対を流す第１の差動入力部と、（ｃ−２）前
記第５及び第６の信号を受けて第２の差動電流対を流す
第２の差動入力部と、（ｃ−３）前記第１及び第２の差
動電流対の和を一定に保つ定電流源と、（ｃ−４）前記
第２の差動入力部に接続され、前記第２の差動電流対を
電圧に変換して差動信号出力を得る一対の変換手段と、
（ｃ−５）前記１対の変換手段に接続された第１の電圧
源と、を有する出力部と、（ｄ）前記差動信号出力が与えられる差動信号出力端
と、（ｅ）前記信号生成手段及び前記出力部に電力を供給す
る第２の電圧源と、（ｆ）前記信号生成手段と前記出力部との間に接続さ
れ、前記信号生成手段から流れ出る電流を、前記出力部
に流れ込む電流よりも小さくするバッファとを備える増
幅回路。