JPS5848922B2 - フクゴウテイデンリユウカイロ - Google Patents
フクゴウテイデンリユウカイロInfo
- Publication number
- JPS5848922B2 JPS5848922B2 JP50155257A JP15525775A JPS5848922B2 JP S5848922 B2 JPS5848922 B2 JP S5848922B2 JP 50155257 A JP50155257 A JP 50155257A JP 15525775 A JP15525775 A JP 15525775A JP S5848922 B2 JPS5848922 B2 JP S5848922B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistor
- constant current
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はトランジスタ回路、特に集積回路で多く用いら
れている定電流回路に係り、少くとも二つ以上の定電流
回路の組合わせによって、出力電流の量の制御、或は出
力電流の切換を行う複合定電流回路に関する。
れている定電流回路に係り、少くとも二つ以上の定電流
回路の組合わせによって、出力電流の量の制御、或は出
力電流の切換を行う複合定電流回路に関する。
定電流回路は、定められた電流値に等しい電流又は定め
られた電流値と比例する等の相関をもつ電流を形威し、
電流源として供給するもので、第１図に示すトランジス
タ回路が従来から用いられている。
られた電流値と比例する等の相関をもつ電流を形威し、
電流源として供給するもので、第１図に示すトランジス
タ回路が従来から用いられている。
第１図ａ”ｃは従来の代表的な定電流回路の三つの例を
示す回路接続図で１は入力端子、２は出力端子、３は電
流供給端子である。
示す回路接続図で１は入力端子、２は出力端子、３は電
流供給端子である。
第１図ａにおいて、入力端子１に供給された入力電流■
１はダイオード４に流れる電流とトランジスタ５０ベー
ス電流とになり、トランジスタ５にはダイオード４の順
方向電位降下に応じたコレクタ電流が流れて、出力端子
２へ出力電流■２ を与える。
１はダイオード４に流れる電流とトランジスタ５０ベー
ス電流とになり、トランジスタ５にはダイオード４の順
方向電位降下に応じたコレクタ電流が流れて、出力端子
２へ出力電流■２ を与える。
第１図ｂは第１図ａにおけるダイオード４をコレクタと
ベースを結合したトランジスタ６に置き換えたもので、
トランジスタ５とトランジスタ６の特性が揃っていれば
そのエミッタ電流密度にほぼ比例した電流が夫々のトラ
ンジスタに流れる。
ベースを結合したトランジスタ６に置き換えたもので、
トランジスタ５とトランジスタ６の特性が揃っていれば
そのエミッタ電流密度にほぼ比例した電流が夫々のトラ
ンジスタに流れる。
従って集積回路においてはトランジスタ５とトランジス
タ６の形状、即ちエミッタ面積比を適当に選ぶことによ
って、入力電流Ｉ１ と出力電流■２ の関係を設定
することができる。
タ６の形状、即ちエミッタ面積比を適当に選ぶことによ
って、入力電流Ｉ１ と出力電流■２ の関係を設定
することができる。
第１図Ｃはマルチコレクタ構造のラテラルＰＮＰ｝ラン
ジスタ７を用いた定電流回路で、この場合は、夫々のコ
レクタのコレクターエミッタ対向面積比によって電流比
が決まることが知られている。
ジスタ７を用いた定電流回路で、この場合は、夫々のコ
レクタのコレクターエミッタ対向面積比によって電流比
が決まることが知られている。
第１図ｂにおいては、トランジスタ５とトランジスタ６
の各々のエミツタと電流供給端子３との間に抵抗を挿入
して動作の安定化を図ったものも用いられており、また
極性も逆にしてＮＰＮ｝ランジスタで構成したものも全
く同様に使われている。
の各々のエミツタと電流供給端子３との間に抵抗を挿入
して動作の安定化を図ったものも用いられており、また
極性も逆にしてＮＰＮ｝ランジスタで構成したものも全
く同様に使われている。
以上説明したように従来の集積回路などに用いられてい
る定電流回路においては、出力電流は定電流回路の設計
によってほぼきまった値となり、外部から自由に制御す
る手段を備えていない。
る定電流回路においては、出力電流は定電流回路の設計
によってほぼきまった値となり、外部から自由に制御す
る手段を備えていない。
本発明は出力電流を外部から制御でき、かつ集積回路化
に適した複合定電流回路を提供することを目的とする。
に適した複合定電流回路を提供することを目的とする。
以下実施例により図面を参照して本発明を詳細に説明す
る。
る。
第２図は、本発明複合定電流回路のブロック図であり、
１１は第１の定電流回路、１２は第２の定電流回路で、
各々第１図で示したような定電流回路で構成されていろ
。
１１は第１の定電流回路、１２は第２の定電流回路で、
各々第１図で示したような定電流回路で構成されていろ
。
１３は第２の定電流回路１２の入力端子１６へ電流Ｉ１
３を供給する第２の電流源、１４は第１の定電流回路１
１０入力端子１８と第２の定電流回路１２の出力端子１
７へ接続されて電流Ｉ１４を供給する第１の電流源、１
５は第１の定電流回路１１の出力端子１９へ接続されて
出力電流Ｉ１５が流れる負荷回路又は次段回路ブロック
である。
３を供給する第２の電流源、１４は第１の定電流回路１
１０入力端子１８と第２の定電流回路１２の出力端子１
７へ接続されて電流Ｉ１４を供給する第１の電流源、１
５は第１の定電流回路１１の出力端子１９へ接続されて
出力電流Ｉ１５が流れる負荷回路又は次段回路ブロック
である。
第１の定電流回路１１０入力端子１８は第２の定電流回
路１２の出力端子１７と結合された上で第１の電流源１
４へ接続されているので、電流Ｉ１４は入力端子１８に
流れる電流ＩＩ＋と出力端子１１に流れる電流Ｉ１２の
和となり次の式が成り立つ 一例として、第１の電流源１４を入力回路とし、電流■
１４を第１の定電流回路１１を介して電流■１５へ伝達
する回路系を想定すると、前述のように電流Ｉ］５は電
流ＩＩ＋、即ち、上記（１）式より（ＩＩ４ Ｉ１２
）で決定されるので、電流Ｉ１２を定める第２の電流源
１３に流す電流Ｉ１３を変化させることにより、出力回
路１５への電流Ｉ１５を制御することができる。
路１２の出力端子１７と結合された上で第１の電流源１
４へ接続されているので、電流Ｉ１４は入力端子１８に
流れる電流ＩＩ＋と出力端子１１に流れる電流Ｉ１２の
和となり次の式が成り立つ 一例として、第１の電流源１４を入力回路とし、電流■
１４を第１の定電流回路１１を介して電流■１５へ伝達
する回路系を想定すると、前述のように電流Ｉ］５は電
流ＩＩ＋、即ち、上記（１）式より（ＩＩ４ Ｉ１２
）で決定されるので、電流Ｉ１２を定める第２の電流源
１３に流す電流Ｉ１３を変化させることにより、出力回
路１５への電流Ｉ１５を制御することができる。
これは、入力回路となる第１の電流源１４の動作には全
く影響を与えずに、出力回路１５への電流伝達量を外部
から自由に制御できることを意味し、第」の定電流回路
フッと第２の定電流回路１２との関係及び、第１の電流
源１４と第２の電流源１３との関係を適当に設定すれば
、電流Ｉ１５の電流Ｉ１３による制御利得およびまたは
制御範囲を選択できることになる。
く影響を与えずに、出力回路１５への電流伝達量を外部
から自由に制御できることを意味し、第」の定電流回路
フッと第２の定電流回路１２との関係及び、第１の電流
源１４と第２の電流源１３との関係を適当に設定すれば
、電流Ｉ１５の電流Ｉ１３による制御利得およびまたは
制御範囲を選択できることになる。
また第２の電流源１３を入力回路とし、第１の電流源１
４の電流Ｉ１４を変化させて、出力電流Ｉ１５を制御す
る場合も同様のことがいえる。
４の電流Ｉ１４を変化させて、出力電流Ｉ１５を制御す
る場合も同様のことがいえる。
第２図のブロック図に更に第３の定電流回路と第３の電
流源を追加したものも応用が町能で、少くとも２つ以上
の定電流回路の縦列接続によって、本発明による複合定
電流回路を構成することができる。
流源を追加したものも応用が町能で、少くとも２つ以上
の定電流回路の縦列接続によって、本発明による複合定
電流回路を構成することができる。
第３図は本発明の一実施例を示す回路接続図であり、信
号発生回路２０からの出力信号を、スイッチング回路２
１の切換動作によって出力端子２２へ取り出す信号切換
回路に定電流回路を応用したものである。
号発生回路２０からの出力信号を、スイッチング回路２
１の切換動作によって出力端子２２へ取り出す信号切換
回路に定電流回路を応用したものである。
信号発生回路２０は例えばパル？や方形波等の交流信号
を発生するものか、或は直流電圧として与えられる信号
を発生するものであってもよく、ＮＰＮトランジスタ２
３のコレクタへ直結されて（・る。
を発生するものか、或は直流電圧として与えられる信号
を発生するものであってもよく、ＮＰＮトランジスタ２
３のコレクタへ直結されて（・る。
トランジスタ２３のエミツタは抵抗２４を介して接地さ
れると同時に出力端子２２となり、ベースは第１の定電
流回路に相当するダブルコレクタＰＮＰ｝ランジスタ２
５の一方のコレクタへ結合されている。
れると同時に出力端子２２となり、ベースは第１の定電
流回路に相当するダブルコレクタＰＮＰ｝ランジスタ２
５の一方のコレクタへ結合されている。
トランジスタ２５のエミッタは電源端子２６へ接続され
ており、ベースは他方のコレクタと結合されて第１の定
電流回路の入力端子となってトランジスタ２７のコレク
タへ接続されている。
ており、ベースは他方のコレクタと結合されて第１の定
電流回路の入力端子となってトランジスタ２７のコレク
タへ接続されている。
トランジスタ２７はエミツタが抵抗２８を介して接地さ
れ、ベースに接続されているスイッチング回路２１によ
って駆動されてコレクタに電流Ｉ２７を流し第１の電流
源として動作する。
れ、ベースに接続されているスイッチング回路２１によ
って駆動されてコレクタに電流Ｉ２７を流し第１の電流
源として動作する。
従ってスイッチング回路２１によってトランジスタ２７
がバイアスされ電流■２が流れると、それに応じた電流
Ｉ２５がトランジスタ２３０ベースに流入して、トラン
ジスタ２３を飽和領域に追い込み、コレクターエミソタ
間を導通状態として、信号発生回路２０からの出力信号
が出力端子２２へ取り出される。
がバイアスされ電流■２が流れると、それに応じた電流
Ｉ２５がトランジスタ２３０ベースに流入して、トラン
ジスタ２３を飽和領域に追い込み、コレクターエミソタ
間を導通状態として、信号発生回路２０からの出力信号
が出力端子２２へ取り出される。
また、スイッチング回路２１が１・ランジスタ２γをカ
ットオフにすればトランジスタ２５及び１・ランジスタ
２３も同じくカットオフとなり、出力端子２２に信号は
現れない。
ットオフにすればトランジスタ２５及び１・ランジスタ
２３も同じくカットオフとなり、出力端子２２に信号は
現れない。
２９は第２の定電流回路に相当するダブルコレクタＰＮ
Ｐ トランジスタであり、一方のコレクタは上記第１の
定電流回路に相当するｌ・ランジスタ２５０ベースに接
続され、他方のコレクタはベースと結合されて１・ラン
ジスタ３０のコレクタへ接続されている。
Ｐ トランジスタであり、一方のコレクタは上記第１の
定電流回路に相当するｌ・ランジスタ２５０ベースに接
続され、他方のコレクタはベースと結合されて１・ラン
ジスタ３０のコレクタへ接続されている。
トランジスタ３０はエミツタが抵抗３１を介して接地さ
れ、ベースは入力端子３２として外部から電流を制御す
るための直流電圧が印加される。
れ、ベースは入力端子３２として外部から電流を制御す
るための直流電圧が印加される。
１・ランジスタ３０のコレクタには、入力端子３２へ印
加した直流電圧で決まる電流Ｉ３０が流れ、これは１・
ランジスタ２９０入力電流となってそれに応じた出力電
流Ｉ２９がトランジスタ２９の一方のコレクタより流れ
出す。
加した直流電圧で決まる電流Ｉ３０が流れ、これは１・
ランジスタ２９０入力電流となってそれに応じた出力電
流Ｉ２９がトランジスタ２９の一方のコレクタより流れ
出す。
従って、電流Ｉ２５と■２が流れてトランジスタ２３が
導通している状態において、入力端子３２へ電圧を印加
して電流Ｉ２９を流してやれば、電流Ｉ２５は電流Ｉ３
ｏの変化に対してほぼ比例の関係で変化するので、入力
端子３２へ加える入力電圧によってトランジスタ２３を
遮断状態に追い込む際には、入力電圧の変化に時定数を
持たせることにより、その応答速度を調整することが可
能で、切換時のショックノイズを押さえる効果をもたせ
ることもできる。
導通している状態において、入力端子３２へ電圧を印加
して電流Ｉ２９を流してやれば、電流Ｉ２５は電流Ｉ３
ｏの変化に対してほぼ比例の関係で変化するので、入力
端子３２へ加える入力電圧によってトランジスタ２３を
遮断状態に追い込む際には、入力電圧の変化に時定数を
持たせることにより、その応答速度を調整することが可
能で、切換時のショックノイズを押さえる効果をもたせ
ることもできる。
これは特に本回路がオーディオ信号系に関係して、最終
段がスピーカーに接続される場合には、ショック音とし
て耳に聞こえるショックノイズの悪影響を大幅に低減す
る効果を奏するものである。
段がスピーカーに接続される場合には、ショック音とし
て耳に聞こえるショックノイズの悪影響を大幅に低減す
る効果を奏するものである。
第４図は本発明の他の実施例を示した回路接続図であり
、第３図の各部に相当するところは同一符号で表してい
る。
、第３図の各部に相当するところは同一符号で表してい
る。
第４図において、３４はシュミット１・リガ回路とＣＲ
時定数の組合せによる一種のプロソキング発振回路で、
トランジスタ２５とトランジスタ３３を発振回路の帰還
ループに組み入れた構成となっている。
時定数の組合せによる一種のプロソキング発振回路で、
トランジスタ２５とトランジスタ３３を発振回路の帰還
ループに組み入れた構成となっている。
発振回路３４のスイッチング動作によって流れる電流Ｉ
３５は定電流トランジスタ２５によって伝達されて、ト
ランジスタ３３０ベース電流Ｉ２５を供給し、トランジ
スタ３３を導通させてコレクタ電流Ｉ３３が発振回路３
４に帰還される。
３５は定電流トランジスタ２５によって伝達されて、ト
ランジスタ３３０ベース電流Ｉ２５を供給し、トランジ
スタ３３を導通させてコレクタ電流Ｉ３３が発振回路３
４に帰還される。
即ち、トランジスタ２５とトランジスタ３３のスイッチ
ング動作によって発振回路３４０発振動作が駆動されて
おり、このトランジスタ２５とトランジスタ３３を遮断
すれば発振は停止する。
ング動作によって発振回路３４０発振動作が駆動されて
おり、このトランジスタ２５とトランジスタ３３を遮断
すれば発振は停止する。
従って第４図においては、トランジスタ２９を第１図と
同様にトランジスタ２５へ接続して、前述の電流制御を
行ってやれば、トランジスタ３３の遮断をもって発振の
停止を行うことができ、発振回路３４の正常な動作状態
には全く影響を与えない。
同様にトランジスタ２５へ接続して、前述の電流制御を
行ってやれば、トランジスタ３３の遮断をもって発振の
停止を行うことができ、発振回路３４の正常な動作状態
には全く影響を与えない。
本発明は上記実施例の他、各種の電子回路に応用でき、
特に集積回路に適用する場合においては、素子の対称性
等で有利な集積回路技術が適用できるから、電流伝達に
よる信号の制御やスイッチング等の信号処理作用を有す
る高精度で合理的な回路の設計が可能となる。
特に集積回路に適用する場合においては、素子の対称性
等で有利な集積回路技術が適用できるから、電流伝達に
よる信号の制御やスイッチング等の信号処理作用を有す
る高精度で合理的な回路の設計が可能となる。
第１図ａ”ｃは従来の代表的な定電流回路の三つの例を
示す回路接続図、第２図は本発明複合定電流回路のブロ
ック図、第３図及び第４図はそれぞれ本発明の具体的な
実施例を示す回路接続図である。 Ｌ１６，１８；定電流回路の入力端子、２，１７，１９
；定電流回路の出力端子、３，２６ ；電源供給端子、
４；ダイオード、５，６，２３，２７ ，３０ ，３３
；ＮＰＮトランジスタ、７，２５，２９；ダブルコレ
クタＰＮＰ ｝ランジスタ、１１：第１の定電流回路、
１２：第２の定電流回路、１３：第２の電流源、１４：
第１の電流源、１５：負荷又は次段回路ブロック、２０
；信号発生回路、２１：スイッチング回路、２２：出力
端子、３２：入力端子、２４，２８，３１；抵抗、ＩＩ
７ Ｉ２２ Ｉｌ３ｔ Ｉｌ４ｊ ＩＩ５＋ Ｉ２５
？ Ｉ２７） Ｉ２９ツＩ３０ ＋ Ｉ３３ ｔ Ｉ３
５ ：電流、３４：発振回路。
示す回路接続図、第２図は本発明複合定電流回路のブロ
ック図、第３図及び第４図はそれぞれ本発明の具体的な
実施例を示す回路接続図である。 Ｌ１６，１８；定電流回路の入力端子、２，１７，１９
；定電流回路の出力端子、３，２６ ；電源供給端子、
４；ダイオード、５，６，２３，２７ ，３０ ，３３
；ＮＰＮトランジスタ、７，２５，２９；ダブルコレ
クタＰＮＰ ｝ランジスタ、１１：第１の定電流回路、
１２：第２の定電流回路、１３：第２の電流源、１４：
第１の電流源、１５：負荷又は次段回路ブロック、２０
；信号発生回路、２１：スイッチング回路、２２：出力
端子、３２：入力端子、２４，２８，３１；抵抗、ＩＩ
７ Ｉ２２ Ｉｌ３ｔ Ｉｌ４ｊ ＩＩ５＋ Ｉ２５
？ Ｉ２７） Ｉ２９ツＩ３０ ＋ Ｉ３３ ｔ Ｉ３
５ ：電流、３４：発振回路。
Claims (1)
- １ 人力端子および出力端子を有し、該入力端子に供給
される電流に比例した電流が前記出力端子に得られる定
電流回路を少なくとも二つ有し、一方の定電流回路の出
力端子を電流源に結合すると共に他方の定電流回路の入
力端子に結合することにより、前記一方の定電流回路の
出力端子に得られる電流と前記電流源の電流との差に応
じた電流を前記他方の定電流回路の出力端子に得ること
を特徴とする複合定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50155257A JPS5848922B2 (ja) | 1975-12-25 | 1975-12-25 | フクゴウテイデンリユウカイロ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50155257A JPS5848922B2 (ja) | 1975-12-25 | 1975-12-25 | フクゴウテイデンリユウカイロ |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59164644A Division JPS60197003A (ja) | 1984-08-06 | 1984-08-06 | 電流制御発振回路 |
| JP59164643A Division JPS60149212A (ja) | 1984-08-06 | 1984-08-06 | 出力切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5279250A JPS5279250A (en) | 1977-07-04 |
| JPS5848922B2 true JPS5848922B2 (ja) | 1983-11-01 |
Family
ID=15601952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50155257A Expired JPS5848922B2 (ja) | 1975-12-25 | 1975-12-25 | フクゴウテイデンリユウカイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5848922B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5773427A (en) * | 1980-11-25 | 1982-05-08 | Victor Co Of Japan Ltd | Current control circuit |
| JPS62161214A (ja) * | 1985-12-28 | 1987-07-17 | Sharp Corp | 発光ダイオードのパルス駆動回路 |
-
1975
- 1975-12-25 JP JP50155257A patent/JPS5848922B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5279250A (en) | 1977-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5857807A (ja) | 電圧制御可変利得回路 | |
| JPH0449287B2 (ja) | ||
| US4429270A (en) | Switched current source for sourcing current to and sinking current from an output node | |
| JPS5848922B2 (ja) | フクゴウテイデンリユウカイロ | |
| ES311351A1 (es) | Una disposicion de circuito logico de seguridad | |
| US3753137A (en) | Amplifier | |
| JPS6236402B2 (ja) | ||
| JPH02161818A (ja) | 傾斜電流出力を有する論理バッファ回路 | |
| JPS60197003A (ja) | 電流制御発振回路 | |
| JP2656589B2 (ja) | ミユート機能付増幅回路 | |
| JPS6143018A (ja) | 信号切換回路 | |
| JPS5845213B2 (ja) | 電流制御ヒステリシス回路 | |
| JPH0332223A (ja) | 出力回路 | |
| JPH0245378B2 (ja) | ||
| JPH0786895A (ja) | 出力回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPH0312487B2 (ja) | ||
| JPS62220010A (ja) | スイツチング電流発生回路 | |
| JPS59140705A (ja) | 増幅回路 | |
| JPH09321609A (ja) | 集積回路 | |
| JPS58171125A (ja) | トランジスタ制御回路 | |
| JPH03266520A (ja) | Ｅｃｌ論理回路 | |
| JPS62262505A (ja) | 電子回路 | |
| JPH061870B2 (ja) | 増幅回路 | |
| JPS6225287B2 (ja) |