JPS5848922B2 - フクゴウテイデンリユウカイロ - Google Patents
フクゴウテイデンリユウカイロInfo
- Publication number
- JPS5848922B2 JPS5848922B2 JP50155257A JP15525775A JPS5848922B2 JP S5848922 B2 JPS5848922 B2 JP S5848922B2 JP 50155257 A JP50155257 A JP 50155257A JP 15525775 A JP15525775 A JP 15525775A JP S5848922 B2 JPS5848922 B2 JP S5848922B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistor
- constant current
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はトランジスタ回路、特に集積回路で多く用いら
れている定電流回路に係り、少くとも二つ以上の定電流
回路の組合わせによって、出力電流の量の制御、或は出
力電流の切換を行う複合定電流回路に関する。
れている定電流回路に係り、少くとも二つ以上の定電流
回路の組合わせによって、出力電流の量の制御、或は出
力電流の切換を行う複合定電流回路に関する。
定電流回路は、定められた電流値に等しい電流又は定め
られた電流値と比例する等の相関をもつ電流を形威し、
電流源として供給するもので、第1図に示すトランジス
タ回路が従来から用いられている。
られた電流値と比例する等の相関をもつ電流を形威し、
電流源として供給するもので、第1図に示すトランジス
タ回路が従来から用いられている。
第1図a”cは従来の代表的な定電流回路の三つの例を
示す回路接続図で1は入力端子、2は出力端子、3は電
流供給端子である。
示す回路接続図で1は入力端子、2は出力端子、3は電
流供給端子である。
第1図aにおいて、入力端子1に供給された入力電流■
1はダイオード4に流れる電流とトランジスタ50ベー
ス電流とになり、トランジスタ5にはダイオード4の順
方向電位降下に応じたコレクタ電流が流れて、出力端子
2へ出力電流■2 を与える。
1はダイオード4に流れる電流とトランジスタ50ベー
ス電流とになり、トランジスタ5にはダイオード4の順
方向電位降下に応じたコレクタ電流が流れて、出力端子
2へ出力電流■2 を与える。
第1図bは第1図aにおけるダイオード4をコレクタと
ベースを結合したトランジスタ6に置き換えたもので、
トランジスタ5とトランジスタ6の特性が揃っていれば
そのエミッタ電流密度にほぼ比例した電流が夫々のトラ
ンジスタに流れる。
ベースを結合したトランジスタ6に置き換えたもので、
トランジスタ5とトランジスタ6の特性が揃っていれば
そのエミッタ電流密度にほぼ比例した電流が夫々のトラ
ンジスタに流れる。
従って集積回路においてはトランジスタ5とトランジス
タ6の形状、即ちエミッタ面積比を適当に選ぶことによ
って、入力電流I1 と出力電流■2 の関係を設定
することができる。
タ6の形状、即ちエミッタ面積比を適当に選ぶことによ
って、入力電流I1 と出力電流■2 の関係を設定
することができる。
第1図Cはマルチコレクタ構造のラテラルPNP}ラン
ジスタ7を用いた定電流回路で、この場合は、夫々のコ
レクタのコレクターエミッタ対向面積比によって電流比
が決まることが知られている。
ジスタ7を用いた定電流回路で、この場合は、夫々のコ
レクタのコレクターエミッタ対向面積比によって電流比
が決まることが知られている。
第1図bにおいては、トランジスタ5とトランジスタ6
の各々のエミツタと電流供給端子3との間に抵抗を挿入
して動作の安定化を図ったものも用いられており、また
極性も逆にしてNPN}ランジスタで構成したものも全
く同様に使われている。
の各々のエミツタと電流供給端子3との間に抵抗を挿入
して動作の安定化を図ったものも用いられており、また
極性も逆にしてNPN}ランジスタで構成したものも全
く同様に使われている。
以上説明したように従来の集積回路などに用いられてい
る定電流回路においては、出力電流は定電流回路の設計
によってほぼきまった値となり、外部から自由に制御す
る手段を備えていない。
る定電流回路においては、出力電流は定電流回路の設計
によってほぼきまった値となり、外部から自由に制御す
る手段を備えていない。
本発明は出力電流を外部から制御でき、かつ集積回路化
に適した複合定電流回路を提供することを目的とする。
に適した複合定電流回路を提供することを目的とする。
以下実施例により図面を参照して本発明を詳細に説明す
る。
る。
第2図は、本発明複合定電流回路のブロック図であり、
11は第1の定電流回路、12は第2の定電流回路で、
各々第1図で示したような定電流回路で構成されていろ
。
11は第1の定電流回路、12は第2の定電流回路で、
各々第1図で示したような定電流回路で構成されていろ
。
13は第2の定電流回路12の入力端子16へ電流I1
3を供給する第2の電流源、14は第1の定電流回路1
10入力端子18と第2の定電流回路12の出力端子1
7へ接続されて電流I14を供給する第1の電流源、1
5は第1の定電流回路11の出力端子19へ接続されて
出力電流I15が流れる負荷回路又は次段回路ブロック
である。
3を供給する第2の電流源、14は第1の定電流回路1
10入力端子18と第2の定電流回路12の出力端子1
7へ接続されて電流I14を供給する第1の電流源、1
5は第1の定電流回路11の出力端子19へ接続されて
出力電流I15が流れる負荷回路又は次段回路ブロック
である。
第1の定電流回路110入力端子18は第2の定電流回
路12の出力端子17と結合された上で第1の電流源1
4へ接続されているので、電流I14は入力端子18に
流れる電流II+と出力端子11に流れる電流I12の
和となり次の式が成り立つ 一例として、第1の電流源14を入力回路とし、電流■
14を第1の定電流回路11を介して電流■15へ伝達
する回路系を想定すると、前述のように電流I]5は電
流II+、即ち、上記(1)式より(II4 I12
)で決定されるので、電流I12を定める第2の電流源
13に流す電流I13を変化させることにより、出力回
路15への電流I15を制御することができる。
路12の出力端子17と結合された上で第1の電流源1
4へ接続されているので、電流I14は入力端子18に
流れる電流II+と出力端子11に流れる電流I12の
和となり次の式が成り立つ 一例として、第1の電流源14を入力回路とし、電流■
14を第1の定電流回路11を介して電流■15へ伝達
する回路系を想定すると、前述のように電流I]5は電
流II+、即ち、上記(1)式より(II4 I12
)で決定されるので、電流I12を定める第2の電流源
13に流す電流I13を変化させることにより、出力回
路15への電流I15を制御することができる。
これは、入力回路となる第1の電流源14の動作には全
く影響を与えずに、出力回路15への電流伝達量を外部
から自由に制御できることを意味し、第」の定電流回路
フッと第2の定電流回路12との関係及び、第1の電流
源14と第2の電流源13との関係を適当に設定すれば
、電流I15の電流I13による制御利得およびまたは
制御範囲を選択できることになる。
く影響を与えずに、出力回路15への電流伝達量を外部
から自由に制御できることを意味し、第」の定電流回路
フッと第2の定電流回路12との関係及び、第1の電流
源14と第2の電流源13との関係を適当に設定すれば
、電流I15の電流I13による制御利得およびまたは
制御範囲を選択できることになる。
また第2の電流源13を入力回路とし、第1の電流源1
4の電流I14を変化させて、出力電流I15を制御す
る場合も同様のことがいえる。
4の電流I14を変化させて、出力電流I15を制御す
る場合も同様のことがいえる。
第2図のブロック図に更に第3の定電流回路と第3の電
流源を追加したものも応用が町能で、少くとも2つ以上
の定電流回路の縦列接続によって、本発明による複合定
電流回路を構成することができる。
流源を追加したものも応用が町能で、少くとも2つ以上
の定電流回路の縦列接続によって、本発明による複合定
電流回路を構成することができる。
第3図は本発明の一実施例を示す回路接続図であり、信
号発生回路20からの出力信号を、スイッチング回路2
1の切換動作によって出力端子22へ取り出す信号切換
回路に定電流回路を応用したものである。
号発生回路20からの出力信号を、スイッチング回路2
1の切換動作によって出力端子22へ取り出す信号切換
回路に定電流回路を応用したものである。
信号発生回路20は例えばパル?や方形波等の交流信号
を発生するものか、或は直流電圧として与えられる信号
を発生するものであってもよく、NPNトランジスタ2
3のコレクタへ直結されて(・る。
を発生するものか、或は直流電圧として与えられる信号
を発生するものであってもよく、NPNトランジスタ2
3のコレクタへ直結されて(・る。
トランジスタ23のエミツタは抵抗24を介して接地さ
れると同時に出力端子22となり、ベースは第1の定電
流回路に相当するダブルコレクタPNP}ランジスタ2
5の一方のコレクタへ結合されている。
れると同時に出力端子22となり、ベースは第1の定電
流回路に相当するダブルコレクタPNP}ランジスタ2
5の一方のコレクタへ結合されている。
トランジスタ25のエミッタは電源端子26へ接続され
ており、ベースは他方のコレクタと結合されて第1の定
電流回路の入力端子となってトランジスタ27のコレク
タへ接続されている。
ており、ベースは他方のコレクタと結合されて第1の定
電流回路の入力端子となってトランジスタ27のコレク
タへ接続されている。
トランジスタ27はエミツタが抵抗28を介して接地さ
れ、ベースに接続されているスイッチング回路21によ
って駆動されてコレクタに電流I27を流し第1の電流
源として動作する。
れ、ベースに接続されているスイッチング回路21によ
って駆動されてコレクタに電流I27を流し第1の電流
源として動作する。
従ってスイッチング回路21によってトランジスタ27
がバイアスされ電流■2が流れると、それに応じた電流
I25がトランジスタ230ベースに流入して、トラン
ジスタ23を飽和領域に追い込み、コレクターエミソタ
間を導通状態として、信号発生回路20からの出力信号
が出力端子22へ取り出される。
がバイアスされ電流■2が流れると、それに応じた電流
I25がトランジスタ230ベースに流入して、トラン
ジスタ23を飽和領域に追い込み、コレクターエミソタ
間を導通状態として、信号発生回路20からの出力信号
が出力端子22へ取り出される。
また、スイッチング回路21が1・ランジスタ2γをカ
ットオフにすればトランジスタ25及び1・ランジスタ
23も同じくカットオフとなり、出力端子22に信号は
現れない。
ットオフにすればトランジスタ25及び1・ランジスタ
23も同じくカットオフとなり、出力端子22に信号は
現れない。
29は第2の定電流回路に相当するダブルコレクタPN
P トランジスタであり、一方のコレクタは上記第1の
定電流回路に相当するl・ランジスタ250ベースに接
続され、他方のコレクタはベースと結合されて1・ラン
ジスタ30のコレクタへ接続されている。
P トランジスタであり、一方のコレクタは上記第1の
定電流回路に相当するl・ランジスタ250ベースに接
続され、他方のコレクタはベースと結合されて1・ラン
ジスタ30のコレクタへ接続されている。
トランジスタ30はエミツタが抵抗31を介して接地さ
れ、ベースは入力端子32として外部から電流を制御す
るための直流電圧が印加される。
れ、ベースは入力端子32として外部から電流を制御す
るための直流電圧が印加される。
1・ランジスタ30のコレクタには、入力端子32へ印
加した直流電圧で決まる電流I30が流れ、これは1・
ランジスタ290入力電流となってそれに応じた出力電
流I29がトランジスタ29の一方のコレクタより流れ
出す。
加した直流電圧で決まる電流I30が流れ、これは1・
ランジスタ290入力電流となってそれに応じた出力電
流I29がトランジスタ29の一方のコレクタより流れ
出す。
従って、電流I25と■2が流れてトランジスタ23が
導通している状態において、入力端子32へ電圧を印加
して電流I29を流してやれば、電流I25は電流I3
oの変化に対してほぼ比例の関係で変化するので、入力
端子32へ加える入力電圧によってトランジスタ23を
遮断状態に追い込む際には、入力電圧の変化に時定数を
持たせることにより、その応答速度を調整することが可
能で、切換時のショックノイズを押さえる効果をもたせ
ることもできる。
導通している状態において、入力端子32へ電圧を印加
して電流I29を流してやれば、電流I25は電流I3
oの変化に対してほぼ比例の関係で変化するので、入力
端子32へ加える入力電圧によってトランジスタ23を
遮断状態に追い込む際には、入力電圧の変化に時定数を
持たせることにより、その応答速度を調整することが可
能で、切換時のショックノイズを押さえる効果をもたせ
ることもできる。
これは特に本回路がオーディオ信号系に関係して、最終
段がスピーカーに接続される場合には、ショック音とし
て耳に聞こえるショックノイズの悪影響を大幅に低減す
る効果を奏するものである。
段がスピーカーに接続される場合には、ショック音とし
て耳に聞こえるショックノイズの悪影響を大幅に低減す
る効果を奏するものである。
第4図は本発明の他の実施例を示した回路接続図であり
、第3図の各部に相当するところは同一符号で表してい
る。
、第3図の各部に相当するところは同一符号で表してい
る。
第4図において、34はシュミット1・リガ回路とCR
時定数の組合せによる一種のプロソキング発振回路で、
トランジスタ25とトランジスタ33を発振回路の帰還
ループに組み入れた構成となっている。
時定数の組合せによる一種のプロソキング発振回路で、
トランジスタ25とトランジスタ33を発振回路の帰還
ループに組み入れた構成となっている。
発振回路34のスイッチング動作によって流れる電流I
35は定電流トランジスタ25によって伝達されて、ト
ランジスタ330ベース電流I25を供給し、トランジ
スタ33を導通させてコレクタ電流I33が発振回路3
4に帰還される。
35は定電流トランジスタ25によって伝達されて、ト
ランジスタ330ベース電流I25を供給し、トランジ
スタ33を導通させてコレクタ電流I33が発振回路3
4に帰還される。
即ち、トランジスタ25とトランジスタ33のスイッチ
ング動作によって発振回路340発振動作が駆動されて
おり、このトランジスタ25とトランジスタ33を遮断
すれば発振は停止する。
ング動作によって発振回路340発振動作が駆動されて
おり、このトランジスタ25とトランジスタ33を遮断
すれば発振は停止する。
従って第4図においては、トランジスタ29を第1図と
同様にトランジスタ25へ接続して、前述の電流制御を
行ってやれば、トランジスタ33の遮断をもって発振の
停止を行うことができ、発振回路34の正常な動作状態
には全く影響を与えない。
同様にトランジスタ25へ接続して、前述の電流制御を
行ってやれば、トランジスタ33の遮断をもって発振の
停止を行うことができ、発振回路34の正常な動作状態
には全く影響を与えない。
本発明は上記実施例の他、各種の電子回路に応用でき、
特に集積回路に適用する場合においては、素子の対称性
等で有利な集積回路技術が適用できるから、電流伝達に
よる信号の制御やスイッチング等の信号処理作用を有す
る高精度で合理的な回路の設計が可能となる。
特に集積回路に適用する場合においては、素子の対称性
等で有利な集積回路技術が適用できるから、電流伝達に
よる信号の制御やスイッチング等の信号処理作用を有す
る高精度で合理的な回路の設計が可能となる。
第1図a”cは従来の代表的な定電流回路の三つの例を
示す回路接続図、第2図は本発明複合定電流回路のブロ
ック図、第3図及び第4図はそれぞれ本発明の具体的な
実施例を示す回路接続図である。 L16,18;定電流回路の入力端子、2,17,19
;定電流回路の出力端子、3,26 ;電源供給端子、
4;ダイオード、5,6,23,27 ,30 ,33
;NPNトランジスタ、7,25,29;ダブルコレ
クタPNP }ランジスタ、11:第1の定電流回路、
12:第2の定電流回路、13:第2の電流源、14:
第1の電流源、15:負荷又は次段回路ブロック、20
;信号発生回路、21:スイッチング回路、22:出力
端子、32:入力端子、24,28,31;抵抗、II
7 I22 Il3t Il4j II5+ I25
? I27) I29ツI30 + I33 t I3
5 :電流、34:発振回路。
示す回路接続図、第2図は本発明複合定電流回路のブロ
ック図、第3図及び第4図はそれぞれ本発明の具体的な
実施例を示す回路接続図である。 L16,18;定電流回路の入力端子、2,17,19
;定電流回路の出力端子、3,26 ;電源供給端子、
4;ダイオード、5,6,23,27 ,30 ,33
;NPNトランジスタ、7,25,29;ダブルコレ
クタPNP }ランジスタ、11:第1の定電流回路、
12:第2の定電流回路、13:第2の電流源、14:
第1の電流源、15:負荷又は次段回路ブロック、20
;信号発生回路、21:スイッチング回路、22:出力
端子、32:入力端子、24,28,31;抵抗、II
7 I22 Il3t Il4j II5+ I25
? I27) I29ツI30 + I33 t I3
5 :電流、34:発振回路。
Claims (1)
- 1 人力端子および出力端子を有し、該入力端子に供給
される電流に比例した電流が前記出力端子に得られる定
電流回路を少なくとも二つ有し、一方の定電流回路の出
力端子を電流源に結合すると共に他方の定電流回路の入
力端子に結合することにより、前記一方の定電流回路の
出力端子に得られる電流と前記電流源の電流との差に応
じた電流を前記他方の定電流回路の出力端子に得ること
を特徴とする複合定電流回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50155257A JPS5848922B2 (ja) | 1975-12-25 | 1975-12-25 | フクゴウテイデンリユウカイロ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50155257A JPS5848922B2 (ja) | 1975-12-25 | 1975-12-25 | フクゴウテイデンリユウカイロ |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59164644A Division JPS60197003A (ja) | 1984-08-06 | 1984-08-06 | 電流制御発振回路 |
JP59164643A Division JPS60149212A (ja) | 1984-08-06 | 1984-08-06 | 出力切換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5279250A JPS5279250A (en) | 1977-07-04 |
JPS5848922B2 true JPS5848922B2 (ja) | 1983-11-01 |
Family
ID=15601952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50155257A Expired JPS5848922B2 (ja) | 1975-12-25 | 1975-12-25 | フクゴウテイデンリユウカイロ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5848922B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5773427A (en) * | 1980-11-25 | 1982-05-08 | Victor Co Of Japan Ltd | Current control circuit |
JPS62161214A (ja) * | 1985-12-28 | 1987-07-17 | Sharp Corp | 発光ダイオードのパルス駆動回路 |
-
1975
- 1975-12-25 JP JP50155257A patent/JPS5848922B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5279250A (en) | 1977-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5857807A (ja) | 電圧制御可変利得回路 | |
JPH0449287B2 (ja) | ||
US4429270A (en) | Switched current source for sourcing current to and sinking current from an output node | |
JPS5848922B2 (ja) | フクゴウテイデンリユウカイロ | |
ES311351A1 (es) | Una disposicion de circuito logico de seguridad | |
US3753137A (en) | Amplifier | |
JPS6236402B2 (ja) | ||
JPH02161818A (ja) | 傾斜電流出力を有する論理バッファ回路 | |
JPS60197003A (ja) | 電流制御発振回路 | |
JP2656589B2 (ja) | ミユート機能付増幅回路 | |
JPS6143018A (ja) | 信号切換回路 | |
JPS5845213B2 (ja) | 電流制御ヒステリシス回路 | |
JPH0332223A (ja) | 出力回路 | |
JPH0245378B2 (ja) | ||
JPH0786895A (ja) | 出力回路 | |
JPH01305609A (ja) | 出力回路 | |
JPH0312487B2 (ja) | ||
JPS62220010A (ja) | スイツチング電流発生回路 | |
JPS59140705A (ja) | 増幅回路 | |
JPH09321609A (ja) | 集積回路 | |
JPS58171125A (ja) | トランジスタ制御回路 | |
JPH03266520A (ja) | Ecl論理回路 | |
JPS62262505A (ja) | 電子回路 | |
JPH061870B2 (ja) | 増幅回路 | |
JPS6225287B2 (ja) |