JPS6143018A - 信号切換回路 - Google Patents
信号切換回路Info
- Publication number
- JPS6143018A JPS6143018A JP16465684A JP16465684A JPS6143018A JP S6143018 A JPS6143018 A JP S6143018A JP 16465684 A JP16465684 A JP 16465684A JP 16465684 A JP16465684 A JP 16465684A JP S6143018 A JPS6143018 A JP S6143018A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- transistor
- circuit
- signal
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Amplitude Modulation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業主の利用分野
この発明は、全帰還形の二重平衡形差動増幅回路を以て
構成された信号切換回路の、改良に関する。
構成された信号切換回路の、改良に関する。
従来の技術
全帰還形の二重平衡形、差動増幅回路で構成される信号
切換回路は、第3図に示すように、第1および第2の差
動回路2.4に対して第3の差動回路6を設置したもの
である。
切換回路は、第3図に示すように、第1および第2の差
動回路2.4に対して第3の差動回路6を設置したもの
である。
第1の差動回路2&′よ、トランジスタ8.10で構成
され、第2の差動回路4はトランジスタ12、−14で
構成され、また、第3の差動回路6はトランジスタ16
.18で構成されている。抵抗20は第1および第2の
差動回路2.4の負荷抵抗でありゾ差動回路2.4.6
には定電流源22から動作電流が与木られる。
され、第2の差動回路4はトランジスタ12、−14で
構成され、また、第3の差動回路6はトランジスタ16
.18で構成されている。抵抗20は第1および第2の
差動回路2.4の負荷抵抗でありゾ差動回路2.4.6
には定電流源22から動作電流が与木られる。
入力端子24には第1の信号、入力端子26には第2の
信号が与えられ、トランジスタ16.18のベースには
図示してない制御回路から切換信号が与えられ、選択さ
れた信号は出力端子28から取−り出される。
信号が与えられ、トランジスタ16.18のベースには
図示してない制御回路から切換信号が与えられ、選択さ
れた信号は出力端子28から取−り出される。
すなわち、トランジスタ16のベース電位がトランジス
タ18のベース電位より高い場合、第1の差動回路2に
動作電流が流れるため、入力端子24に加えられた第1
の信号が選択されて出力端子28に現れる。また、トラ
ンジスタ18のベース電位が、トランジスタ16のベー
ス電位より高い場合、第2の差動回路4に動作電流が流
れるため、入力端子26に加えられた第2の信号が選択
されて出力端子28に現れる。
タ18のベース電位より高い場合、第1の差動回路2に
動作電流が流れるため、入力端子24に加えられた第1
の信号が選択されて出力端子28に現れる。また、トラ
ンジスタ18のベース電位が、トランジスタ16のベー
ス電位より高い場合、第2の差動回路4に動作電流が流
れるため、入力端子26に加えられた第2の信号が選択
されて出力端子28に現れる。
第4図のAはトランジスタ18のベースに加えられる切
換信号、第4図のBはトランジスタ16のベースに加え
られる切換信号である。
換信号、第4図のBはトランジスタ16のベースに加え
られる切換信号である。
発明が解決しようとする問題点
この信号切換えを高速度で行う場合、トランジスタ16
.18のベース・コレクタ間に容量C11cが存在する
ため、第4図のCに示すように、信号切換えに伴う不要
な切換えパルスC8が発生する。
.18のベース・コレクタ間に容量C11cが存在する
ため、第4図のCに示すように、信号切換えに伴う不要
な切換えパルスC8が発生する。
そこで、この発明は、このような信号切換えに伴う信号
出力に不要な切換えパルスの発生を抑制しようとするも
のである。
出力に不要な切換えパルスの発生を抑制しようとするも
のである。
問題点を解決するための手段
この発明は、個別に信号が与えられる第1および第2の
差動回路に対して両者の動作を選択的に切換えて前記信
号を選択する第3の差動回路を設置してなる信号切換回
路において、前記第1および第2の差動回路と、前記第
3の差動回路との間の電流経路に、第1、第2および第
3の差動回路に対する動作電流を設定する定電流源およ
び抵抗を直列に設置したものである。
差動回路に対して両者の動作を選択的に切換えて前記信
号を選択する第3の差動回路を設置してなる信号切換回
路において、前記第1および第2の差動回路と、前記第
3の差動回路との間の電流経路に、第1、第2および第
3の差動回路に対する動作電流を設定する定電流源およ
び抵抗を直列に設置したものである。
作用
第1および第2の差動回路と、第3の差動回路との間に
定電流源を設置し、第3の差動回路を構成するトランジ
スタに対して定電流を流し込み、かつ、トランジスタの
ベース・コレクタ間の容量に直列に抵抗が接続されたこ
とにより、容量に流れる電流変化が抑制される。
定電流源を設置し、第3の差動回路を構成するトランジ
スタに対して定電流を流し込み、かつ、トランジスタの
ベース・コレクタ間の容量に直列に抵抗が接続されたこ
とにより、容量に流れる電流変化が抑制される。
実施例
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第1図はこの発明の信号切換回路の実施例を示している
。
。
第1および第2の差動回路32.34に対′して第3の
差動回路36が設置され、第1および第2の差動回路3
2.34と第3の差動回路36との間の電流経路に、定
電流源としてのトランジスタ38.40および抵抗42
.44が直列に接続されて設置されている。
差動回路36が設置され、第1および第2の差動回路3
2.34と第3の差動回路36との間の電流経路に、定
電流源としてのトランジスタ38.40および抵抗42
.44が直列に接続されて設置されている。
すなわち、第1の差動回路32はエミッタを共通にした
一対のトランジスタ46.48、第2の差動回路34は
エミッタを共通にした一対のトランジスタ50.52J
また、第3の差動回路36はエミッタを共通に(た一対
のトランジスタ54.56でそれぞれ構成され、トラン
ジスタ54.56のエミッタは接地点(GND)に接続
されている。抵抗58は、第1および第2の差動回路3
2.34の負荷抵抗である。
一対のトランジスタ46.48、第2の差動回路34は
エミッタを共通にした一対のトランジスタ50.52J
また、第3の差動回路36はエミッタを共通に(た一対
のトランジスタ54.56でそれぞれ構成され、トラン
ジスタ54.56のエミッタは接地点(GND)に接続
されている。抵抗58は、第1および第2の差動回路3
2.34の負荷抵抗である。
また、トランジス”り38.400ベースには、抵抗4
2.44およびトランジスタ54.56とあいまって、
一定の定電流を発生するようになっそして、入力端子6
2.64には、第1および第2の信号が加えられ、トラ
ンジスタ54.56た信号は、晶力端子66から取り出
されるように以上の構成に基づき、その動作を第2図を
参照して説明する。
2.44およびトランジスタ54.56とあいまって、
一定の定電流を発生するようになっそして、入力端子6
2.64には、第1および第2の信号が加えられ、トラ
ンジスタ54.56た信号は、晶力端子66から取り出
されるように以上の構成に基づき、その動作を第2図を
参照して説明する。
トランジスタ46.48またはトランジスタ50.52
に流れる電流を1とすると、トランジスタ38またはト
ランジスタ40には2Iの動作電流が流れるように回路
条件を設定する。
に流れる電流を1とすると、トランジスタ38またはト
ランジスタ40には2Iの動作電流が流れるように回路
条件を設定する。
゛この場合、[・ランジ長夕46.48またはトランジ
スタ50.52に”流れる動作電流はトランジスタ3′
8.60、抵抗42.44およびトランじスタ54.5
6で設定される。
スタ50.52に”流れる動作電流はトランジスタ3′
8.60、抵抗42.44およびトランじスタ54.5
6で設定される。
4、仮に、トランジスタ54あるいはトランジスタ56
のペニスに、トランジスタ54あるい′はトランジスタ
56が十分に導通す為ような電圧が印加されているとき
、動作電流2Iは、2 I = (Vm V++i
VCE(SATI ) /Rで与えられる。ここで、
Rは抵抗42または抵抗44の抵抗値、■1はトランジ
スタ38ま・たはトランジスタ40のエミッタ・ベース
間電圧、V ct +sAt+ はトランジスタ54ま
たはトランジスタ56のコレクタ・エミッタ間飽和電圧
である。
のペニスに、トランジスタ54あるい′はトランジスタ
56が十分に導通す為ような電圧が印加されているとき
、動作電流2Iは、2 I = (Vm V++i
VCE(SATI ) /Rで与えられる。ここで、
Rは抵抗42または抵抗44の抵抗値、■1はトランジ
スタ38ま・たはトランジスタ40のエミッタ・ベース
間電圧、V ct +sAt+ はトランジスタ54ま
たはトランジスタ56のコレクタ・エミッタ間飽和電圧
である。
また、このとき、抵抗42.44の抵抗値R4t、R4
4がR= Ra□=R44、トランジスタ54.56の
コレクタ・エミッタ間飽和電圧v ct (S^TIQ
S4sV CE (SATI 1156が、V CE
+5AT) = V CE +5AT1 QS4 =
VcE(SATI 056とすれば、トランジスタ38
.40に流れる動作電流Iは等しくなる。
4がR= Ra□=R44、トランジスタ54.56の
コレクタ・エミッタ間飽和電圧v ct (S^TIQ
S4sV CE (SATI 1156が、V CE
+5AT) = V CE +5AT1 QS4 =
VcE(SATI 056とすれば、トランジスタ38
.40に流れる動作電流Iは等しくなる。
なお、このとき、トランジスタ38.40のベース・エ
ミッタ間電圧V□Q’311 11E’114゜は1
、■ v0=vllE、38=vll!I24゜テアルコトハ
言つマテもない。
ミッタ間電圧V□Q’311 11E’114゜は1
、■ v0=vllE、38=vll!I24゜テアルコトハ
言つマテもない。
また、トランジスタ54あるいはトランジスタ56のベ
ースに、トランジスタ54あるいはトランジスタ56が
不導通となる電圧が印加されたときは、それぞれのトラ
ンジスタ54.56のコレクタ・エミッタ間は、オープ
ン状態となるため、トランジスタ38あるいはトランジ
スタ40には動作電流が流れなくなる。
ースに、トランジスタ54あるいはトランジスタ56が
不導通となる電圧が印加されたときは、それぞれのトラ
ンジスタ54.56のコレクタ・エミッタ間は、オープ
ン状態となるため、トランジスタ38あるいはトランジ
スタ40には動作電流が流れなくなる。
第2図のAに示す切換え信号パルスがトランジスタ56
のベースに加えられ、第2図のBに示す) 4
ゆえ1に、2.71□カ31うアラ8ケ、4o6−7゜
加えられると、トランジスタ54.56は各信号レベル
に応じて交互に切換えられ、第1および第2の差動回路
32.34の動作電流が交互に切換えられ、入力端子6
2.64に加えられた第1および第2の信号が、第2図
のCに示すように、交互に選択されて出力端子66に現
れる。
のベースに加えられ、第2図のBに示す) 4
ゆえ1に、2.71□カ31うアラ8ケ、4o6−7゜
加えられると、トランジスタ54.56は各信号レベル
に応じて交互に切換えられ、第1および第2の差動回路
32.34の動作電流が交互に切換えられ、入力端子6
2.64に加えられた第1および第2の信号が、第2図
のCに示すように、交互に選択されて出力端子66に現
れる。
この場合、第2図のCにおいて、Coは出力端子66に
現れる切換えパルスを示し、この切換えパルスC0のレ
ベルは、′各トランジスタ54.511!のベース・コ
レクタ間容量に対して抵抗42.44が直列に接続され
るため、その容量に流れる電流の変化が制限される結果
、従来の回路に比較し、無視できる程度に抑制される。
現れる切換えパルスを示し、この切換えパルスC0のレ
ベルは、′各トランジスタ54.511!のベース・コ
レクタ間容量に対して抵抗42.44が直列に接続され
るため、その容量に流れる電流の変化が制限される結果
、従来の回路に比較し、無視できる程度に抑制される。
また、第3図に示す従来の回路との比較から明らかなよ
うに、トランジスタ54.56は接地側に置かれている
ため、トランジスタ54.56のコレクタには、トラン
ジスタ54.56の導通時の飽和電圧が与えられ、従来
回路の場合より極端に低い値となるので、信号のダイナ
ミックレンジの拡大を図ることができる。
うに、トランジスタ54.56は接地側に置かれている
ため、トランジスタ54.56のコレクタには、トラン
ジスタ54.56の導通時の飽和電圧が与えられ、従来
回路の場合より極端に低い値となるので、信号のダイナ
ミックレンジの拡大を図ることができる。
発明の詳細
な説明したように、この発明によれば、信号切換え速度
を高速化しても、切換えパルスは殆ど無視できる程度に
抑制できるとともに、信号のダイナミックレンジの拡大
を図ることができる。
を高速化しても、切換えパルスは殆ど無視できる程度に
抑制できるとともに、信号のダイナミックレンジの拡大
を図ることができる。
第1図はこの発明の信号切換回路の実施例を示す回路図
、第2図はその動作を示す説明図、第3図は従来の信号
切換回路を示す回路図、第4図はその動作を示す説明図
である。 32・・・第1の差動回路、34・・・第2の差動回路
、36・・・第3の差動回路、38.40・・定電流源
としてのトランジスタ、42.44・・・抵抗。 第1図 第2図 第3図 第4図
、第2図はその動作を示す説明図、第3図は従来の信号
切換回路を示す回路図、第4図はその動作を示す説明図
である。 32・・・第1の差動回路、34・・・第2の差動回路
、36・・・第3の差動回路、38.40・・定電流源
としてのトランジスタ、42.44・・・抵抗。 第1図 第2図 第3図 第4図
Claims (1)
- 個別に信号が与えられる第1および第2の差動回路に対
して両者の動作を選択的に切換えて前記信号を選択する
第3の差動回路を設置してなる信号切換回路において、
前記第1および第2の差動回路と、前記第3の差動回路
との間の電流経路に、第1、第2および第3の差動回路
に対する動作電流を設定する定電流源および抵抗を直列
に設置したことを特徴とする信号切換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16465684A JPS6143018A (ja) | 1984-08-06 | 1984-08-06 | 信号切換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16465684A JPS6143018A (ja) | 1984-08-06 | 1984-08-06 | 信号切換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6143018A true JPS6143018A (ja) | 1986-03-01 |
JPH0451094B2 JPH0451094B2 (ja) | 1992-08-18 |
Family
ID=15797314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16465684A Granted JPS6143018A (ja) | 1984-08-06 | 1984-08-06 | 信号切換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6143018A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4866306A (en) * | 1988-04-01 | 1989-09-12 | Digital Equipment Corporation | ECL mux latch |
JPH02137129U (ja) * | 1989-04-19 | 1990-11-15 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5242358A (en) * | 1975-09-30 | 1977-04-01 | Nec Corp | Curret switching circuit |
-
1984
- 1984-08-06 JP JP16465684A patent/JPS6143018A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5242358A (en) * | 1975-09-30 | 1977-04-01 | Nec Corp | Curret switching circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4866306A (en) * | 1988-04-01 | 1989-09-12 | Digital Equipment Corporation | ECL mux latch |
JPH02137129U (ja) * | 1989-04-19 | 1990-11-15 |
Also Published As
Publication number | Publication date |
---|---|
JPH0451094B2 (ja) | 1992-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0456404A (ja) | 増幅装置 | |
US4406955A (en) | Comparator circuit having hysteresis | |
JPH0766643A (ja) | 電圧−電流変換器 | |
KR970028930A (ko) | 바이 모오스로 이루어진 정전압 발생회로 | |
JPS6143018A (ja) | 信号切換回路 | |
US4284912A (en) | Switching circuits for differential amplifiers | |
US6559706B2 (en) | Mixer circuitry | |
JPS6022862A (ja) | 電源回路 | |
JP2687160B2 (ja) | スイッチ回路 | |
JP3349334B2 (ja) | 差動増幅器 | |
Harden et al. | A triple-channel micropower operational amplifier | |
JPS62220010A (ja) | スイツチング電流発生回路 | |
JP2569944B2 (ja) | カレントミラー回路 | |
JP2615033B2 (ja) | スイツチ回路 | |
JPS63101766A (ja) | 電圧比較回路 | |
JPH0358603A (ja) | 利得制御回路 | |
JPH0312487B2 (ja) | ||
JPS6040737B2 (ja) | トランジスタ回路 | |
JPH10247846A (ja) | 入力回路 | |
JPS59147538A (ja) | 信号遮断回路 | |
JPH04170809A (ja) | カレントミラー回路 | |
JPS6141161B2 (ja) | ||
JPS63304706A (ja) | リミタ増幅回路 | |
JPS6133007A (ja) | 利得制御回路 | |
JPH0583040A (ja) | 位相比較器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |