JPS6232542A - デ−タ処理装置 - Google Patents

デ−タ処理装置

Info

Publication number
JPS6232542A
JPS6232542A JP17259085A JP17259085A JPS6232542A JP S6232542 A JPS6232542 A JP S6232542A JP 17259085 A JP17259085 A JP 17259085A JP 17259085 A JP17259085 A JP 17259085A JP S6232542 A JPS6232542 A JP S6232542A
Authority
JP
Japan
Prior art keywords
level
additional
basic
instructions
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17259085A
Other languages
English (en)
Inventor
Toshio Suzuki
敏夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17259085A priority Critical patent/JPS6232542A/ja
Publication of JPS6232542A publication Critical patent/JPS6232542A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は基本命令と付加命令とを個々の処理部で処理す
るデータ処理装置に関し、特に基本命令と付加命令とで
取扱うオペランドレジスタが独立して存在するデータ処
理装置に関する。
(従来の技術) ミニコンピユータのような小規模なデータ処理装置では
基本命令を処理する基本処理部を有し、浮動小数点命令
などの付加命令を処理する付加処理部を付加できるよう
に構成されている。
特に、基本命令と付加命令とで取扱うオペランドレジス
タが異なるデータ処理装置では、基本命令で取扱うオペ
ランドレジスタを基本処理部の内部に備え、付加命令で
取扱うオペランドを付加処理部の内部に備えることが多
い。
(発明が解決しようとする問題点) 上述した従来のデータ処理装置では、割込みが発生した
際のオペランドレジスタ内容の退避、および復帰は主記
憶の特定エリアとの間でデータを転送することにより実
行するが、基本処理部と付加処理部とのオペランドレジ
スタの数に相当する分だけ主記憶への書込みと主記憶か
らの読出しとを行わなければならないため、プログラム
走行レベルの変更時間が長いと云う欠点がある。
本発明の目的は、基本命令と付加命令とをそれぞれ処理
する2つの処理部に、各命令で取扱うオペランドを格納
するためのレジスタファイルをプログラム走行レベル数
と同じ個数だけ備え、しかもプログラム走行レベルに対
応して1個のレジスタファイルのみが動作可能であり、
且つ、プログラム走行レベルを送受できるように設定す
ることにより上記欠点を除去し、プログラム走行レベル
の変更時間を短縮できるように構成したデータ処理装置
を提供することにある0 (問題点を解決するための手段) 本発明によるデータ処理装置は、プログラム走行レベル
の変更命令を含む基本命令を処理するための基本処理部
と、付加命令を処理するための付加命令処理部とを含む
ものであり、基本処理部は基本演算手段と、複数個の基
本レジスタファイルと、レベル送信手段と、基本制御手
段とを具備して構成したものであり、付加処理部は付加
演算手段と、複数個の付加レジスタファイルと、レベル
受信手段と、付加制御手段とを具備して構成したもので
ある。
基本演算手段は、基本命令によって指定された演算を実
行するためのものである。
複数個の基本レジスタファイルは基本命令によって取扱
われるオペランドを格納するためのものであり、プログ
ラム走行レベルの数に等しい数だけ備えられている。
レベル送信手段は、プログラム走行レベルの変更命令に
よって指定される新たなプログラム走行レベルの値を付
加命令処理部に送出するためのものである。
基本制御手段は基本命令の解読と実行を制御し、特にプ
ログラム走行レベルの変更命令によってプログラム走行
レベルが変更された際には新たなレベル値の送出をレベ
ル送信手段に指示し、複数個の基本レジスタファイルの
うち、新しいプログラム走行レベルに対応する1個の基
本レジスタファイルのみの動作を可能化するためのもの
である。
付加演算手段は、付加命令により指定された演算を実行
するためのものである。
複数個の付加レジスタファイルは付加命令によって取扱
われるオペランドを格納するためのものであり、プログ
ラム走行レベルの数に等しい数だけ備えられている。
レベル受信手段は、基本処理部より送出されるプログラ
ム走行レベルの値を受取るためのものである。
付加制御手段は付加命令の解読と実行制御、ならびにレ
ベル受信手段の制御を行い、特に複数個の付加レジスタ
ファイルのうち、レベル受信手段により受取られたプロ
グラム走行レベルに対応する1個のレジスタファイルの
みの動作を可能化するためのものである。
(実施例) 次に、本発明について図面を参照して説明する。
第1図は、本発明によるデータ処理装置の一実施例を示
すブロック図である。K1図において、1は基本処理部
、2は付加処理部、11は基本演算手段、12−1〜1
2−3はそれぞれ基本レジスタファイル、13はレベル
送信手段、14は基本制御手段、21は付加演算手段、
22−1〜22−3はそれぞれ付加レジスタファイル、
スはレベル受信手段、冴は付加制御手段である。
第1図において、基本処理部1は基本命令の実行処理を
行うためのものであり、付加処理部2は付加命令の実行
処理を行うためのものである。付加命令には、例えば浮
動小数点データの演算命令がある。基本命令は、このよ
うな付加命令以外の通常の命令であり、例えば固定小数
点データの演算データである。基本処理部1は基本命令
によって指定された演算を行うための基本演算手段11
と、基本命令で取扱うオペランドを格納するための基本
レジスタファイル12−1〜12−3と、プログラム走
行レベル値を送出するためのレベル送信手段13と、基
本命令を解読して基本処理部1の内部の各部を制御する
ための基本制御手段14とを含んでいる。付加処理部2
は付加命令によって指定された演算を実行するための付
加演算手段21と、付加命令で取扱うオペランドを格納
するための付加レジスタファイル22−1〜22−3と
、プログラム走行レベル値を受取るためのレベル受信手
段ると、付加命令を解読して付加処理部2の内部の各部
を制御するための付加制御手段Uとを含んでいる。
プログラム走行レベルは、割込み処理のように処理を優
先しなければならないプログラムと通常のプログラムと
に対して、処理の優先順位レベルを割当てておき、割当
てられたレベルに従って順位の高いレベルのプログラム
の処理を優先的に実行できるように設定しである。従っ
て、割込みが発生した場合には実行中のプログラムの処
理が中断され、より順位の高いレベルにある割込み処理
プログラムの処理が開始される。割込み処理が完了する
と、プログラム走行レベルは割込み前のレベルに戻され
、割込みによって中断されていたプログラムの処理が再
開される。
斯かるプログラムの中断、および再開に際しては、オペ
ランドレジスタ内容の退避処理、および復帰処理が必要
である。第1図の基本レジスタファイル12−1〜12
−3、および付加レジスタファイル22−1〜22−3
は、上記プログラム走行レベルのレベル数と同数だけ備
えられており、各レベルごとにひとつの基本レジスタフ
ァイル12−1〜12−3と付加レジスタファイル22
−1〜22−3とが存在する。すなわち、基本制御手段
14は複数の基本レジスタファイル12−1〜12−3
のうち、現在走行中のレベルに対応するもののみの動作
を制御信号線103によって可能化する。動作が可能と
なっている基本レジスタファイルの内部に格納されてい
るオペランドは、データ信号線102を介して基本演算
手段11に送出され、基本演算手段11で演算処理され
たデータはデータ信号線101を介して動作可能化され
ている基本レジスタファイルに格納される。
同様に、付加演算手段勢は制御信号線203によって複
数の付加レジスタファイル?2−1〜22−3のうち、
現在走行中のレベルに対応するもののみの動作を可能化
する。動作が可能化されている付加レジスタファイル2
2−1〜22−3の内部に格納されているオペランドは
、データ信号線202を介して付加演算手段21に送出
され、付加演算手段21で演算処理されたデータはデー
タ信号線201を介して動作可能化されている付加レジ
スタファイル22−1〜22−3へ格納される。
基本制御手段14によって解読した命令がプログラム走
行レベルを変更する命令であった場合には、基本制御手
段14は制御信号線103によって新たな走行レベルに
対応する基本レジスタファイルの動作を可能化し、それ
まで動作が可能化すれていた基本レジスタファイルの動
作を不可能化する。さらに、基本制御手段14は制御信
号線104を介してレベル送信手段13に新たな走行レ
ベルの値を送出させる。レベル送信手段13は基本制御
手段14からの指示に従い、新たな走行レベル値を情報
転送信号線301を介してレベル受信手段るへ送出する
。付加制御手段スは、レベル受信手段乙により受取られ
たレベル値を情報転送信号線204を介して受取り、制
御信号線203によって、そのレベル値に対応する付加
レジスタファイルの動作を可能化し、それまで動作が可
能化されていた付加レジスタファイルの動作を不可能化
する。
(発明の効果) 以上説明したように本発明は、基本命令と付加命令とを
それぞれ処理する2つの処理部に、各命令で取扱うオペ
ランドを格納するためのレジスタファイルをプログラム
走行レベル数と同じ個数だけ備え、しかもプログラム走
行レベルに対応して1個のレジスタファイルのみが動作
可能であり、且つ、プログラム走行レベルを送受できる
ように設定することにより、プログラム走行レベルが変
更される都度、画処理を行うレジスタファイル内部のオ
ペランドの退避および復帰を、主記憶との間でデータを
転送することにより実行する必要がなくなり、プログラ
ム走行レベルの変更を迅速Iこ実行できると云う効果が
ある。
【図面の簡単な説明】
第1図は、本発明によるデータ処理装置の一実施例を示
すブロック図である。

Claims (1)

    【特許請求の範囲】
  1. プログラム走行レベルの変更命令を含む基本命令を処理
    するための基本処理部と付加命令を処理するための付加
    命令処理部とを含むデータ処理装置であつて、前記基本
    処理部は前記基本命令によつて指定された演算を実行す
    るための基本演算手段と、前記基本命令によつて取扱わ
    れるオペランドを格納するための前記プログラム走行レ
    ベルの数に等しい複数個の基本レジスタファイルと、前
    記プログラム走行レベルの変更命令によつて指定される
    新たなプログラム走行レベルの値を前記付加命令処理部
    に送出するためのレベル送信手段と、前記基本命令の解
    読と実行を制御し、特に前記プログラム走行レベルの変
    更命令によつて前記プログラム走行レベルが変更された
    際には新たなレベル値の送出を前記レベル送信手段に指
    示し、前記複数個の基本レジスタファイルのうち、前記
    新しいプログラム走行レベルに対応する1個の基本レジ
    スタファイルのみの動作を可能化するための基本制御手
    段とを具備し、且つ、前記付加命令処理部は前記付加命
    令により指定された演算を実行するための付加演算手段
    と、前記付加命令によつて取扱われるオペランドを格納
    するための前記プログラム走行レベルの数に等しい複数
    個の付加レジスタファイルと、前記基本処理部より送出
    される前記プログラム走行レベルの値を受取るためのレ
    ベル受信手段と、前記付加命令の解読と実行制御、なら
    びに前記レベル受信手段の制御を行い、特に前記複数個
    の付加レジスタファイルのうち前記レベル受信手段によ
    り受取られたプログラム走行レベルに対応する1個のレ
    ジスタファイルのみの動作を可能化するための付加制御
    手段とを具備して構成したことを特徴とするデータ処理
    装置。
JP17259085A 1985-08-06 1985-08-06 デ−タ処理装置 Pending JPS6232542A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17259085A JPS6232542A (ja) 1985-08-06 1985-08-06 デ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17259085A JPS6232542A (ja) 1985-08-06 1985-08-06 デ−タ処理装置

Publications (1)

Publication Number Publication Date
JPS6232542A true JPS6232542A (ja) 1987-02-12

Family

ID=15944665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17259085A Pending JPS6232542A (ja) 1985-08-06 1985-08-06 デ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS6232542A (ja)

Similar Documents

Publication Publication Date Title
US4394730A (en) Multi-processor system employing job-swapping between different priority processors
JPS61110256A (ja) 複数の演算部を有するプロセツサ
US4095268A (en) System for stopping and restarting the operation of a data processor
EP0290942B1 (en) Guest machine execution control system for virtual machine system
US4967339A (en) Operation control apparatus for a processor having a plurality of arithmetic devices
JPS6232542A (ja) デ−タ処理装置
US5561818A (en) Microprocessor and data processing system for data transfer using a register file
JPH02500692A (ja) マルチプロセッサコンピュータにおける演算要素の統合
JP2643931B2 (ja) 情報処理装置
JPS59214977A (ja) デ−タ処理装置
JPS61151745A (ja) 割込処理方式
JPS6293734A (ja) 情報処理装置
JPS63132362A (ja) コマンド動作制御方式
JPS6226487B2 (ja)
JP2583614B2 (ja) ベクトル演算装置
JPS62194545A (ja) デ−タフロ−型計算機のプログラム書換装置
JPS6136256B2 (ja)
JPS5918733B2 (ja) デ−タ送受信制御装置
JP2002073351A (ja) データ処理ユニット、データ処理装置および制御方法
JPS6022383B2 (ja) 入出力制御装置
JPS62131346A (ja) デ−タトレ−ス装置
JPH07334215A (ja) プログラマブルコントローラのシーケンス制御方法
JPS61256480A (ja) ベクトル演算レジスタの制御方式を採用したマルチプロセサシステム
JPH02123427A (ja) 情報処理装置
JPS62229350A (ja) 指令伝達制御方式