JPS62131346A - デ−タトレ−ス装置 - Google Patents
デ−タトレ−ス装置Info
- Publication number
- JPS62131346A JPS62131346A JP60273919A JP27391985A JPS62131346A JP S62131346 A JPS62131346 A JP S62131346A JP 60273919 A JP60273919 A JP 60273919A JP 27391985 A JP27391985 A JP 27391985A JP S62131346 A JPS62131346 A JP S62131346A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- data trace
- trace
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、中央処理装置のプログラム実行結果を記憶す
るデータトレース装置に関する。
るデータトレース装置に関する。
従来、この種のデータトレース装置は、プログツムデバ
ッグのためにプログラム実行履歴であるプログラム実行
アドレス、実行データなどを記憶するものであった。
ッグのためにプログラム実行履歴であるプログラム実行
アドレス、実行データなどを記憶するものであった。
上述した従来のデータトレース装置は、予めデータトレ
ースの開始アドレスが与えられて、中央処理装置の実行
アドレスが与えられたデータトレース開始アドレスと一
致した時点よりデータトレースを開始し、データトレー
ス結果をデータトレース装置内のメモリに格納し、メモ
リが満杯になった時点でデータトレースを終了していた
ので、プログラムデバッグ上不要な実行アドレスを除い
てデータトレースすることは不可能であるという欠点が
ある。
ースの開始アドレスが与えられて、中央処理装置の実行
アドレスが与えられたデータトレース開始アドレスと一
致した時点よりデータトレースを開始し、データトレー
ス結果をデータトレース装置内のメモリに格納し、メモ
リが満杯になった時点でデータトレースを終了していた
ので、プログラムデバッグ上不要な実行アドレスを除い
てデータトレースすることは不可能であるという欠点が
ある。
本発明のデータトレース装置はデータトレースの開始ア
ドレスと、終了アドレスを記憶し、データトレースを中
断する場合には中断アドレスと再開アドレスをさらに記
憶する記憶手段と、プログラムの実行アドレスがデータ
トレースの開始アドレスまたは再開アドレスと一致した
とき、データトレースを行ないデータトレース結果をデ
ータトレースメモリに記憶させ、プログジムの実行アド
レスがデータトレースの中断アドレスまたは終了アドレ
スと一致したとき、データトレースを中断または終了す
るように制御するデータトレース制御手段を有すること
を特徴としている。
ドレスと、終了アドレスを記憶し、データトレースを中
断する場合には中断アドレスと再開アドレスをさらに記
憶する記憶手段と、プログラムの実行アドレスがデータ
トレースの開始アドレスまたは再開アドレスと一致した
とき、データトレースを行ないデータトレース結果をデ
ータトレースメモリに記憶させ、プログジムの実行アド
レスがデータトレースの中断アドレスまたは終了アドレ
スと一致したとき、データトレースを中断または終了す
るように制御するデータトレース制御手段を有すること
を特徴としている。
したがりて、プログラムデバッグ上不必要な実行アドレ
スを除いてデータトレースすることが可能となる。
スを除いてデータトレースすることが可能となる。
本発明の実施例について図面を参照して説明する。
第１図は本発明のデータトレース装置の一実施例を示す
ブロック図、第２図はパッツアレジスタ８内に書込まれ
た各アドレスの、中央処理装置１内部のメモリ２上での
位置関係、および中央処理装置１内部のメモリ２とデー
タトレースメモリ９とのデータ位置の対応関係を示す説
明図である。
ブロック図、第２図はパッツアレジスタ８内に書込まれ
た各アドレスの、中央処理装置１内部のメモリ２上での
位置関係、および中央処理装置１内部のメモリ２とデー
タトレースメモリ９とのデータ位置の対応関係を示す説
明図である。
本実施例のデータトレース装置７は、中央処理装置１と
、データバス３，４、制＃線５および実行アドレスバス
６で接続されている。メモリ２は中央処理装置１の主メ
モリで中央処理装置１の実行プログラムが格納されてい
る。バッファレジスタ８、データバス４を介してデータ
トレース装置７が動作すべきメモリ２のアドレス（開始
アドレス、終了アドレス、中断アドレス、再開アドレス
）の格納されるレジスタで、本実施例では第２図に示す
ように、メモリ２上の実行プログラムＡのデータトレー
スの開始アドレスＳＡＤ、、および終了アドレスＥ Ａ
Ｄ 、、と、実行プログラムＢのデータトレースの開
始アドレスＳＡＤ、、中断アドレスエλＤ！。
、データバス３，４、制＃線５および実行アドレスバス
６で接続されている。メモリ２は中央処理装置１の主メ
モリで中央処理装置１の実行プログラムが格納されてい
る。バッファレジスタ８、データバス４を介してデータ
トレース装置７が動作すべきメモリ２のアドレス（開始
アドレス、終了アドレス、中断アドレス、再開アドレス
）の格納されるレジスタで、本実施例では第２図に示す
ように、メモリ２上の実行プログラムＡのデータトレー
スの開始アドレスＳＡＤ、、および終了アドレスＥ Ａ
Ｄ 、、と、実行プログラムＢのデータトレースの開
始アドレスＳＡＤ、、中断アドレスエλＤ！。
再開アドレスＲＡＤ、、終了アドレスＥＡＤ、が順次に
書込まれている。データトレースメモリ９にはデータト
レースの結果が格納される。データトレース制御部１０
は、中央処理装置１の実行プログラムのアドレスがバッ
ファレジスタ８の開始アドレスＳＡＤ、、ＳＡＤ、また
は再開アドレスＲＡＤ、と一致したときデータトレース
メモリ９に中央処理装置１からデータバス３を介してデ
ータを取込み、中央処理装置１から実行アドレスバス６
を介して入力される実行プログラムのアドレスが、バッ
ファレジスタ８の終了アドレスＥＡＤ、 、 ＥＡＤ、
または中断アドレスＩＡＤ！と一致したときデータトレ
ースを打切るように中央処理装置ｌおよびデータトレー
スメモリ８を制御する。
書込まれている。データトレースメモリ９にはデータト
レースの結果が格納される。データトレース制御部１０
は、中央処理装置１の実行プログラムのアドレスがバッ
ファレジスタ８の開始アドレスＳＡＤ、、ＳＡＤ、また
は再開アドレスＲＡＤ、と一致したときデータトレース
メモリ９に中央処理装置１からデータバス３を介してデ
ータを取込み、中央処理装置１から実行アドレスバス６
を介して入力される実行プログラムのアドレスが、バッ
ファレジスタ８の終了アドレスＥＡＤ、 、 ＥＡＤ、
または中断アドレスＩＡＤ！と一致したときデータトレ
ースを打切るように中央処理装置ｌおよびデータトレー
スメモリ８を制御する。
次に、本実施例の動作を説明する。
通常のデータトレースの場合には、中央処理装置１のプ
ログジムが開始されてその実行アドレスが前述したバッ
ファレジスタ８の開始アドレスＳＡＤ、と一致すると、
実行プログラムＡのデータトレースが開始されて実行結
果（プログラム実行アドレス、プ四グラム実行データ）
がデータトレースメモリ９の領域ＲＡに順次格納され、
中央処理装置Ｊ／１１の実行アドレスが終了アドレスＥ
ＡＤｌと一致した時点でデータトレースが終了する。
ログジムが開始されてその実行アドレスが前述したバッ
ファレジスタ８の開始アドレスＳＡＤ、と一致すると、
実行プログラムＡのデータトレースが開始されて実行結
果（プログラム実行アドレス、プ四グラム実行データ）
がデータトレースメモリ９の領域ＲＡに順次格納され、
中央処理装置Ｊ／１１の実行アドレスが終了アドレスＥ
ＡＤｌと一致した時点でデータトレースが終了する。
次に、不要なデータを除いてデータトレースする場合に
は、中央処理装置１の実行アドレスが、実行プログラム
Ｂの開始アドレスＳＡＤ、と一致するとデータトレース
が開始されてその実行結果がデータトレースメモリ９の
領域ＲＡに続く領域ＲＢ、 Ｋ格納され、中央処理装置
ｌの実行アドレスが中断アドレスＩＡＤ、に一致すると
データトレース実行結果のデータトレースメモリ９への
格納が中断される。次に、中央処理装置１の実行アドレ
スが再開アドレスＲＡＤ、と一致した時点で、データト
レースが再開され、実行プログラムＢの実行結果がデー
タトレースメモリ９の領域ＲＢ、に絖く領域ＲＢ、に格
納され、終了アドレスＥＡＤ、と一致した時点でデータ
トレースが終了する。
は、中央処理装置１の実行アドレスが、実行プログラム
Ｂの開始アドレスＳＡＤ、と一致するとデータトレース
が開始されてその実行結果がデータトレースメモリ９の
領域ＲＡに続く領域ＲＢ、 Ｋ格納され、中央処理装置
ｌの実行アドレスが中断アドレスＩＡＤ、に一致すると
データトレース実行結果のデータトレースメモリ９への
格納が中断される。次に、中央処理装置１の実行アドレ
スが再開アドレスＲＡＤ、と一致した時点で、データト
レースが再開され、実行プログラムＢの実行結果がデー
タトレースメモリ９の領域ＲＢ、に絖く領域ＲＢ、に格
納され、終了アドレスＥＡＤ、と一致した時点でデータ
トレースが終了する。
すなわち、データトレースの実行結果は、不要とされた
実行プログラムの部分が除かれてデータトレースメモリ
９に格納されたことになる。
実行プログラムの部分が除かれてデータトレースメモリ
９に格納されたことになる。
なお、開始アドレス、終了アドレス、中断アドレス、お
よび再開アドレスにそれぞれ開始、終了、中断、再開を
あられす７ラグを付加してデータトレースメモリ９にメ
モリさせれば、検索に便利である。
よび再開アドレスにそれぞれ開始、終了、中断、再開を
あられす７ラグを付加してデータトレースメモリ９にメ
モリさせれば、検索に便利である。
以上説明したように本発明は、データトレース装置にデ
ータトレースの中断、再開、終了を指示できる機能を設
けることにより、不要なデータを除いてデータトレース
結果を記憶できる効果がある。
ータトレースの中断、再開、終了を指示できる機能を設
けることにより、不要なデータを除いてデータトレース
結果を記憶できる効果がある。
第１図は本発明のデータトレース装置の一実施例を示す
ブロック図、第２図は第１図の実施例においてバッファ
レジスタ８に書込まれたデータトレースのための各アド
レスの、中央処理装［１のメモリ２上での位置関係と、
メモリ２とデータトレースメモリ９のデータの対応位置
関係を示す説明図である。 １・・・・・・・・・中央処理装置、 ２・・・・・・・・・中央処理装置４の内部のメモリ、
３．４・・・デ − タ パ ス、５・・・・
・・・・・制 御 線、６・・・・・・・・・
実行アドレスバス、７・・団・・・・データトレース装
置、８・・・・・・・・・バッファレジスタ、９・・・
・旧−ｆ−タトレースメモリ、１０・・・・・・・・・
データトレース制御部ＳＡＤ、、ＳＡＤ、 ・・・・
・・データトレースの開始アドレス、ＥＡＤ、、ＥＡＤ
、 ・・・・・・データトレースの終了アドレス、Ｉ
ＡＤ、・・日・・・旧・・・・自・・データトレースの
中断アドレス、ＲＡＤ、・・・・・・・・・・・曲・用
データトレースの再開アドレス、Ａ、Ｂ・・・・・・・
・・・・・・・・・・・実行プログラム、ＲＡ 、ＲＢ
、、ＲＢ、−・・データトレ≦みモリ９の実行プログラ
ムＡ、Ｂの実行結果格納領域。
ブロック図、第２図は第１図の実施例においてバッファ
レジスタ８に書込まれたデータトレースのための各アド
レスの、中央処理装［１のメモリ２上での位置関係と、
メモリ２とデータトレースメモリ９のデータの対応位置
関係を示す説明図である。 １・・・・・・・・・中央処理装置、 ２・・・・・・・・・中央処理装置４の内部のメモリ、
３．４・・・デ − タ パ ス、５・・・・
・・・・・制 御 線、６・・・・・・・・・
実行アドレスバス、７・・団・・・・データトレース装
置、８・・・・・・・・・バッファレジスタ、９・・・
・旧−ｆ−タトレースメモリ、１０・・・・・・・・・
データトレース制御部ＳＡＤ、、ＳＡＤ、 ・・・・
・・データトレースの開始アドレス、ＥＡＤ、、ＥＡＤ
、 ・・・・・・データトレースの終了アドレス、Ｉ
ＡＤ、・・日・・・旧・・・・自・・データトレースの
中断アドレス、ＲＡＤ、・・・・・・・・・・・曲・用
データトレースの再開アドレス、Ａ、Ｂ・・・・・・・
・・・・・・・・・・・実行プログラム、ＲＡ 、ＲＢ
、、ＲＢ、−・・データトレ≦みモリ９の実行プログラ
ムＡ、Ｂの実行結果格納領域。
Claims (1)
- 【特許請求の範囲】 データトレース装置において、 データトレースの開始アドレスと終了アドレスを記憶し
、データトレースを中断する場合には中断アドレスと再
開アドレスをさらに記憶する記憶手段と、 プログラムの実行アドレスがデータトレースの開始アド
レスまたは再開アドレスと一致したとき、データトレー
スを行ないデータトレース結果をデータトレースメモリ
に記憶させ、プログラムの実行アドレスがデータトレー
スの中断アドレスまたは終了アドレスと一致したとき、
データトレースを中断または終了するように制御するデ
ータトレース制御手段を有することを特徴とするデータ
トレース装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60273919A JPS62131346A (ja) | 1985-12-04 | 1985-12-04 | デ−タトレ−ス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60273919A JPS62131346A (ja) | 1985-12-04 | 1985-12-04 | デ−タトレ−ス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62131346A true JPS62131346A (ja) | 1987-06-13 |
Family
ID=17534396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60273919A Pending JPS62131346A (ja) | 1985-12-04 | 1985-12-04 | デ−タトレ−ス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62131346A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084956A (en) * | 1989-11-20 | 1992-02-04 | Fuji Electric Co., Ltd. | Method of making an oil dashpot in an electromagnetic tripping apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6031643A (ja) * | 1983-07-29 | 1985-02-18 | Nec Corp | 状態履歴記憶回路 |
-
1985
- 1985-12-04 JP JP60273919A patent/JPS62131346A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6031643A (ja) * | 1983-07-29 | 1985-02-18 | Nec Corp | 状態履歴記憶回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084956A (en) * | 1989-11-20 | 1992-02-04 | Fuji Electric Co., Ltd. | Method of making an oil dashpot in an electromagnetic tripping apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05250305A (ja) | データ転送制御方式 | |
| US5481756A (en) | DMA controller mailing auto-initialize halting unit | |
| JPS62131346A (ja) | デ−タトレ−ス装置 | |
| JP2846760B2 (ja) | プログラマブルコントローラ | |
| JPS599928B2 (ja) | チヤネル制御方式 | |
| JPS6012187Y2 (ja) | チャネル装置 | |
| JP2847729B2 (ja) | 情報処理装置 | |
| JPS6120139A (ja) | 割込み制御方式 | |
| JPS59106060A (ja) | デ−タロギング方式 | |
| JPH03154139A (ja) | キャッシュメモリ | |
| JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
| JPS61150061A (ja) | プロセツサ結合方式 | |
| JPH0481939A (ja) | マイクロコンピュータの制御方式 | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPS62194545A (ja) | デ−タフロ−型計算機のプログラム書換装置 | |
| JPH02310738A (ja) | マイクロプロセッサｉｃ | |
| JPH05233525A (ja) | Ｉ／ｏ処理装置 | |
| JPS6232542A (ja) | デ−タ処理装置 | |
| JPH02125303A (ja) | ブログラマブル・コントローラ | |
| JPS6325732A (ja) | マイクロプログラム制御装置 | |
| JPH0325674A (ja) | 情報処理装置 | |
| JPH03211687A (ja) | データ転送回路 | |
| JPS6277630A (ja) | 計算機の入出力制御方式 | |
| JPS63147231A (ja) | 命令の先取りを行なうデ−タ処理装置 | |
| JPS63103312A (ja) | タイマ制御方式 |