JPS6293734A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6293734A JPS6293734A JP23253785A JP23253785A JPS6293734A JP S6293734 A JPS6293734 A JP S6293734A JP 23253785 A JP23253785 A JP 23253785A JP 23253785 A JP23253785 A JP 23253785A JP S6293734 A JPS6293734 A JP S6293734A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- control
- arithmetic
- units
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、〜複数の処理ユニットを有し処理ユニットが
各々独立に制御可能なマイクロプログラム制御を行う情
報処理装置に関する。
各々独立に制御可能なマイクロプログラム制御を行う情
報処理装置に関する。
本発明は、各々独立に制御可能なマイクロプログラム制
御を行う複数の処理ユニットと、この処理ユニットに命
令コードに対応してマイクロプログラムの起動アドレス
を与える手段とを備えた情報処理装置において、 命令コー・ドに対応して上記各処理ユニットの起動を制
御する手段を設けることにより、必要な処理ユニットの
みを起動し、オペレーション上使用しない処理ユニット
の無駄な起動の防止を図ったものである。
御を行う複数の処理ユニットと、この処理ユニットに命
令コードに対応してマイクロプログラムの起動アドレス
を与える手段とを備えた情報処理装置において、 命令コー・ドに対応して上記各処理ユニットの起動を制
御する手段を設けることにより、必要な処理ユニットの
みを起動し、オペレーション上使用しない処理ユニット
の無駄な起動の防止を図ったものである。
従来、この種の情報処理装置において、複数の処理ニッ
トが並列処理する場合でも、−個のマイクロプログラム
制御部に命令コード対応の起動アドレスを与えてマイク
ロプログラムを起動する方式がとられていた。このため
複数の処理ユニ・７トは一個のマイクロプログラム制御
部からそれぞれマイクロ命令を受けとって制御されるこ
とになり、マイクロプログラム制御部から距離が大きい
処理ユニットではマイクロ命令の信号の伝搬時間が大き
くなり、マシンサイクルが必然的に大きくなる欠点があ
った。
トが並列処理する場合でも、−個のマイクロプログラム
制御部に命令コード対応の起動アドレスを与えてマイク
ロプログラムを起動する方式がとられていた。このため
複数の処理ユニ・７トは一個のマイクロプログラム制御
部からそれぞれマイクロ命令を受けとって制御されるこ
とになり、マイクロプログラム制御部から距離が大きい
処理ユニットではマイクロ命令の信号の伝搬時間が大き
くなり、マシンサイクルが必然的に大きくなる欠点があ
った。
このため特願昭５９−４２１号で提案されたように、各
処理ユニット対応にマイクロプログラム制御部を置き、
各マイクロプログラム制御部を同時に起動できるように
構成する方式が取り入れられた。
処理ユニット対応にマイクロプログラム制御部を置き、
各マイクロプログラム制御部を同時に起動できるように
構成する方式が取り入れられた。
第３図はこの方式による情報処理装置の一例を示すブロ
ック構成図である。
ック構成図である。
第３図において、レジスタ１は命令コードを保持するレ
ジスタであり、信号′ｇＡ４１を介して制御メモリ２に
アドレスを与える。制御メモリ２は演算ユニット３１．
３２をそれぞれ独立に制御するマイクロプログラムに共
通の起動アト、レスを格納する。
ジスタであり、信号′ｇＡ４１を介して制御メモリ２に
アドレスを与える。制御メモリ２は演算ユニット３１．
３２をそれぞれ独立に制御するマイクロプログラムに共
通の起動アト、レスを格納する。
演算ユニット３１．３２はそれぞれ独立したマイクロプ
ログラム制御部３１１．３２１を有し、それぞれ信号線
４２．４３により制御メモリ２から必ず同一の起動アド
レスを受は取りマイクロプログラムが起動されるとユニ
ット内が制御されるように構成される。
ログラム制御部３１１．３２１を有し、それぞれ信号線
４２．４３により制御メモリ２から必ず同一の起動アド
レスを受は取りマイクロプログラムが起動されるとユニ
ット内が制御されるように構成される。
第４図は上記描写の方式による情報処理装置の他の例を
示すブロック構成図である。第４図において、レジスタ
１は命令コードを保持するレジスタであり、信号線４４
．４５を介してそれぞれ制ｉｌｌメモリ２１．２２にア
ドレスを与える。制御メモリ２１．２２はそれぞれ演算
ユニット３１．３２を独立に制御するマイクロプログラ
ムのそれぞれの起動アドレスを格納する。演算ユニット
３１．３２はそれぞれ独立したマイクロプログラム制御
部３１１．３２１を有し、演算ユニット３１は信号線４
６を介して制御メモリ２１から、演算ユニット３２は信
号線４７を介して制？ＩＩＩメモリ２２から必ず同一の
起動アドレスを受は取りマイクロプログラムが起動され
るとユニット内が制御されるように構成される。
示すブロック構成図である。第４図において、レジスタ
１は命令コードを保持するレジスタであり、信号線４４
．４５を介してそれぞれ制ｉｌｌメモリ２１．２２にア
ドレスを与える。制御メモリ２１．２２はそれぞれ演算
ユニット３１．３２を独立に制御するマイクロプログラ
ムのそれぞれの起動アドレスを格納する。演算ユニット
３１．３２はそれぞれ独立したマイクロプログラム制御
部３１１．３２１を有し、演算ユニット３１は信号線４
６を介して制御メモリ２１から、演算ユニット３２は信
号線４７を介して制？ＩＩＩメモリ２２から必ず同一の
起動アドレスを受は取りマイクロプログラムが起動され
るとユニット内が制御されるように構成される。
従来の技術におけるこの種の情報処理装置においては、
複数の処理ユニットを独立に制御する複数のマイクロプ
ログラムを命令対応に必ず起動する構成をとっているの
で、命令によってはオペレーション上使用しない処理ユ
ニットにも起動がかかることになる。従ってこのような
場合その処理ユニットは何も実行しないオペレーション
指定のマイクロプログラムを用意しなければならないわ
けであり、マイクロプログラムを格納する制御ストアの
容量も大きくなるという欠点がある。
複数の処理ユニットを独立に制御する複数のマイクロプ
ログラムを命令対応に必ず起動する構成をとっているの
で、命令によってはオペレーション上使用しない処理ユ
ニットにも起動がかかることになる。従ってこのような
場合その処理ユニットは何も実行しないオペレーション
指定のマイクロプログラムを用意しなければならないわ
けであり、マイクロプログラムを格納する制御ストアの
容量も大きくなるという欠点がある。
本発明の目的は、上記欠点を除去することにより、各処
理ユニットに命令コードに対応して起動がかけられ、オ
ペレーション上使用しない処理ユニットに対する無駄な
起動を防止できる情報処理装置を提供することにある。
理ユニットに命令コードに対応して起動がかけられ、オ
ペレーション上使用しない処理ユニットに対する無駄な
起動を防止できる情報処理装置を提供することにある。
本発明は、各々独立に制御可能なマイクロプログラム制
御を行う複数の処理ユニット（３１）、（３２）ト、こ
の各処理ユニットに命令コードに対応してマイクロプロ
グラムの起動アドレスを与える手段（２）、（２１）、
（２２）とを備えた情報処理装置において、上記命令コ
ードに対応して上記各処理ユニットの起動を制御する手
段（５１）、（５２）を含むことを特徴とする。
御を行う複数の処理ユニット（３１）、（３２）ト、こ
の各処理ユニットに命令コードに対応してマイクロプロ
グラムの起動アドレスを与える手段（２）、（２１）、
（２２）とを備えた情報処理装置において、上記命令コ
ードに対応して上記各処理ユニットの起動を制御する手
段（５１）、（５２）を含むことを特徴とする。
本発明は、起動を制御する手段により、処理ユニットの
起動を命令コードに対応して必要な処理ユニットに対し
てのみ行うので、オペレーション上使用しない処理ユニ
ットに対する無駄な起動を防止できる。
起動を命令コードに対応して必要な処理ユニットに対し
てのみ行うので、オペレーション上使用しない処理ユニ
ットに対する無駄な起動を防止できる。
本発明の実施例を図面を参照して説明する。
第１図は本発明の一実施例を示すブロック構成図で、第
３図に示した従来例に本発明を適用したものである。
３図に示した従来例に本発明を適用したものである。
第１図において、レジスタ１は命令コードを保持するレ
ジスタであり、信号線４１．４１１．４１２を介してそ
れぞれ制御メモリ２．５１．５２にアドレスを与える。
ジスタであり、信号線４１．４１１．４１２を介してそ
れぞれ制御メモリ２．５１．５２にアドレスを与える。
制御メモリ２は演算ユニ７ト３１．３２をそれぞれ独立
に制御するマイクロプログラムに共通の起動アドレスを
格納し、それぞれ信号線４２．４３を介して演算ユニッ
ト３１．３２０マイクロプログラム制御部３１１．３２
１に起動アドレスを与える。
に制御するマイクロプログラムに共通の起動アドレスを
格納し、それぞれ信号線４２．４３を介して演算ユニッ
ト３１．３２０マイクロプログラム制御部３１１．３２
１に起動アドレスを与える。
制御メモリ５１．５２は制御メモリ２からの起動アドレ
スによって演算ユニット３１．３２を起動するかどうか
を決める１ビツトの指示情報をそれぞれ格納しており、
出力が「０」レベルのときは起動抑止、「１」レベルの
ときは起動指示を意味する。演算ユニット３１．３２は
それぞれ独立したマイクロプログラム制御部３Ｎ 、３
２１を有し、それぞれ信号線４２．４３により制御メモ
リ２から同一の起動アドレスを入力し、演算ユニット３
１は信号線４２１が「１」レベルのとき、演算ユニット
３２は信号線４３１が「１」レベルのとき起動アドレス
を受けとってマイクロプログラムが起動されるとユニソ
１〜内が制御されるように構成される。
スによって演算ユニット３１．３２を起動するかどうか
を決める１ビツトの指示情報をそれぞれ格納しており、
出力が「０」レベルのときは起動抑止、「１」レベルの
ときは起動指示を意味する。演算ユニット３１．３２は
それぞれ独立したマイクロプログラム制御部３Ｎ 、３
２１を有し、それぞれ信号線４２．４３により制御メモ
リ２から同一の起動アドレスを入力し、演算ユニット３
１は信号線４２１が「１」レベルのとき、演算ユニット
３２は信号線４３１が「１」レベルのとき起動アドレス
を受けとってマイクロプログラムが起動されるとユニソ
１〜内が制御されるように構成される。
第２図は本発明の他の実施例を示すブロック構成図で、
第４図に示した従来例に本発明を適用したものである。
第４図に示した従来例に本発明を適用したものである。
第２図において、レジスタ１は命令コードを保持するレ
ジスタであり、信号線４４．４５．４４１．４５１を介
してそれぞれ制御メモリ２１．２２．５１．５２にアド
レスを与える。制御メモリ２１．２２はそれぞれ演算ユ
ニノ［・３１．３２を独立に制御するマイクロプログラ
ムのそれぞれの起動アドレスを格納し、それぞれ信号ｒ
ａ Ｊ ６．４７を介して演算ユニット３１．３２のマ
イクロプログラム制御部３１１．３２１に起動アトし・
スを与える。制御メモリ５１は制御メモリ２１からの起
動アドレスによって演算ユニット３１を起動するかどう
かを決める１ヒツトの指示情報を格納し、制御メモリ５
２は制御メモリ２２からの起動アドレスによって演算ユ
ニット３１．３２を起動するかどうかを決める１ビツト
の指示情報を格納する。制御メモリ５１．５２の出力は
ともに「０」のとき起動抑止、［−１」のどき起動指示
を意味する。演算ユニット３１．３２はそれぞれ独立し
たマイクロプログラム制御部３１１．３２１を有し、演
算ユニット３１は信号線４６により制御メモリ２１から
起動アドレスを人力し、信号線４６１を介して制御メモ
リ５１からの指示情報が「１」レベルのとき起動アドレ
スを受は取ってマイクロプログラムが起ｖＪされると演
算ユニット３１が制御される。演算ユニット３２も同様
に、信号線４７により制御メモリ２２から起動アドレス
を入力し、信号線４７１を介して制御メモリ５２からの
指示情報が１１」レベルのとき起動アドレスを受は取っ
てマイクロプログラムが起動されると、演算ユニ、ト３
２が制御される。
ジスタであり、信号線４４．４５．４４１．４５１を介
してそれぞれ制御メモリ２１．２２．５１．５２にアド
レスを与える。制御メモリ２１．２２はそれぞれ演算ユ
ニノ［・３１．３２を独立に制御するマイクロプログラ
ムのそれぞれの起動アドレスを格納し、それぞれ信号ｒ
ａ Ｊ ６．４７を介して演算ユニット３１．３２のマ
イクロプログラム制御部３１１．３２１に起動アトし・
スを与える。制御メモリ５１は制御メモリ２１からの起
動アドレスによって演算ユニット３１を起動するかどう
かを決める１ヒツトの指示情報を格納し、制御メモリ５
２は制御メモリ２２からの起動アドレスによって演算ユ
ニット３１．３２を起動するかどうかを決める１ビツト
の指示情報を格納する。制御メモリ５１．５２の出力は
ともに「０」のとき起動抑止、［−１」のどき起動指示
を意味する。演算ユニット３１．３２はそれぞれ独立し
たマイクロプログラム制御部３１１．３２１を有し、演
算ユニット３１は信号線４６により制御メモリ２１から
起動アドレスを人力し、信号線４６１を介して制御メモ
リ５１からの指示情報が「１」レベルのとき起動アドレ
スを受は取ってマイクロプログラムが起ｖＪされると演
算ユニット３１が制御される。演算ユニット３２も同様
に、信号線４７により制御メモリ２２から起動アドレス
を入力し、信号線４７１を介して制御メモリ５２からの
指示情報が１１」レベルのとき起動アドレスを受は取っ
てマイクロプログラムが起動されると、演算ユニ、ト３
２が制御される。
表は第１図、第２図における制御メモリ５１．５２の内
容と演算ユニット３１．３２の起動状態を明確にしたも
のである。制御メモリ５１．５２の内容を「０」、「１
」にすれば演算ユニット３２に、「１」、「０」にすれ
ば、演算ユニット３１に、「１」、「１」にすれば両演
算ユニットに起動をかけることができる。
容と演算ユニット３１．３２の起動状態を明確にしたも
のである。制御メモリ５１．５２の内容を「０」、「１
」にすれば演算ユニット３２に、「１」、「０」にすれ
ば、演算ユニット３１に、「１」、「１」にすれば両演
算ユニットに起動をかけることができる。
表
本発明の特徴は第１図、第２図において、制御メモリ５
Ｉ、５２を設けたことにある。
Ｉ、５２を設けたことにある。
以上説明したように本発明は、命令コード対応に各処理
ユニットの起動を制？Ｉｎする手段を設けることにより
、独立したマイクロプログラム制御を行う複数の処理ユ
ニットに自由度のある起動がかけられる効果と、この処
理ユニットに対する無駄な起動を防止してマイクロプロ
グラム容量を削減できる効果とがある。
ユニットの起動を制？Ｉｎする手段を設けることにより
、独立したマイクロプログラム制御を行う複数の処理ユ
ニットに自由度のある起動がかけられる効果と、この処
理ユニットに対する無駄な起動を防止してマイクロプロ
グラム容量を削減できる効果とがある。
第１図は本発明の一実施例を示すプロ・ツク構成図。
第２図は本発明の他の実施例を示すブロック構成図。
第３図は一従来例を示すブロック構成図。
第４図は他の従来例を示すブロック構成図。
１・・・レジスタ、２．２１．２２．５１．５２・・・
制御メモリ、３１．３２・・・演算ユニット、３Ｎ 、
３２１・・・マイクロプログラム制御部、４１〜４７．
４１１．４１２．４２１．４３１．４４１．４５１．４
６１．４７１・・・信号線。
制御メモリ、３１．３２・・・演算ユニット、３Ｎ 、
３２１・・・マイクロプログラム制御部、４１〜４７．
４１１．４１２．４２１．４３１．４４１．４５１．４
６１．４７１・・・信号線。
Claims (1)
- 【特許請求の範囲】 １）各々独立に制御可能なマイクロプログラム制御を行
う複数の処理ユニット（３１）、（３２）と、この各処
理ユニットに命令コードに対応してマイクロプログラム
の起動アドレスを与える手段（２）、（２１）、（２２
）と を備えた情報処理装置において、 上記命令コードに対応して上記各処理ユニットの起動を
制御する手段（５１）、（５２）を含むことを特徴とす
る情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23253785A JPS6293734A (ja) | 1985-10-18 | 1985-10-18 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23253785A JPS6293734A (ja) | 1985-10-18 | 1985-10-18 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6293734A true JPS6293734A (ja) | 1987-04-30 |
Family
ID=16940880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23253785A Pending JPS6293734A (ja) | 1985-10-18 | 1985-10-18 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6293734A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6417121A (en) * | 1987-07-10 | 1989-01-20 | Hitachi Ltd | Information processor |
| JPH02141833A (ja) * | 1988-11-24 | 1990-05-31 | Nec Corp | 情報処理装置 |
-
1985
- 1985-10-18 JP JP23253785A patent/JPS6293734A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6417121A (en) * | 1987-07-10 | 1989-01-20 | Hitachi Ltd | Information processor |
| JPH02141833A (ja) * | 1988-11-24 | 1990-05-31 | Nec Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3781823A (en) | Computer control unit capable of dynamically reinterpreting instructions | |
| EP0087785B1 (en) | Microprogram controlled data processing apparatus | |
| JP3237858B2 (ja) | 演算装置 | |
| JPS6293734A (ja) | 情報処理装置 | |
| JPH0218729B2 (ja) | ||
| JPS5854418A (ja) | 割込み処理方式 | |
| US4511983A (en) | Apparatus for controlling microinstructions stored in a data processing unit memory | |
| JPS59191654A (ja) | 処理装置 | |
| JPS59225454A (ja) | オペランドフエツチ制御方式 | |
| JP2741717B2 (ja) | ベクトル処理装置 | |
| JPS5899843A (ja) | マイクロプログラムの条件分岐装置 | |
| JPS622363A (ja) | 演算装置 | |
| JPS6375833A (ja) | 情報処理装置 | |
| JPH0778730B2 (ja) | 情報処理装置 | |
| JPS6232542A (ja) | デ−タ処理装置 | |
| JPS63155328A (ja) | 情報処理装置 | |
| JPS62221034A (ja) | 演算制御装置 | |
| JPH0738156B2 (ja) | マイクロ命令制御装置 | |
| JPH023825A (ja) | 命令解読方式 | |
| JPH0247726A (ja) | 情報処理装置 | |
| JPS62259139A (ja) | マイクロプログラム制御装置 | |
| JPS6224325A (ja) | 演算処理装置 | |
| JPH0559451B2 (ja) | ||
| JPS6362037A (ja) | マイクロプログラム制御装置 | |
| JPS62194543A (ja) | マイクロプログラム制御装置 |