JPS62297888A - アクテイブマトリクス基板 - Google Patents
アクテイブマトリクス基板Info
- Publication number
- JPS62297888A JPS62297888A JP61142209A JP14220986A JPS62297888A JP S62297888 A JPS62297888 A JP S62297888A JP 61142209 A JP61142209 A JP 61142209A JP 14220986 A JP14220986 A JP 14220986A JP S62297888 A JPS62297888 A JP S62297888A
- Authority
- JP
- Japan
- Prior art keywords
- write
- integrated
- write element
- impurity concentration
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims description 22
- 239000011159 matrix material Substances 0.000 title claims description 8
- 239000012535 impurity Substances 0.000 claims description 42
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔産業上の利用分野〕
本発明は半導体基板上に多数の駆動電極と各駆動電極に
信号を書き込み、または消去する為の走査回路及び制御
回路を集積化したアクティブマトリクス基板に関する。
信号を書き込み、または消去する為の走査回路及び制御
回路を集積化したアクティブマトリクス基板に関する。
本発明はアクティブマトリクス基板において、書込み素
子の集積化される領域と他の素子群の集積化される領域
を少なくとも2つ以上の領域に分離し、また書込み素子
を2素子を1組として構成しかつそれぞれの書込み素子
を互いに異なる書込み接地線に接続することによりアク
ティブマトリクス基板の書込み特性を改善し、表示品質
低下の原因となる信号電流のばらつきを低減するもので
ある。
子の集積化される領域と他の素子群の集積化される領域
を少なくとも2つ以上の領域に分離し、また書込み素子
を2素子を1組として構成しかつそれぞれの書込み素子
を互いに異なる書込み接地線に接続することによりアク
ティブマトリクス基板の書込み特性を改善し、表示品質
低下の原因となる信号電流のばらつきを低減するもので
ある。
〔従来の技術〕
従来例を第2図に示す、従来は同一基板上に、複数の垂
直スイッチ2、複数の駆動電極l、複数の水平スイッチ
5、水平走査回路20、垂直走査回路21、制御素子6
.7が集積化され、信号は制御回路(書込み素子、消去
素子)により制御され、水平スイッチ5、垂直スイッチ
2により選択され駆動電極lに伝達される。
直スイッチ2、複数の駆動電極l、複数の水平スイッチ
5、水平走査回路20、垂直走査回路21、制御素子6
.7が集積化され、信号は制御回路(書込み素子、消去
素子)により制御され、水平スイッチ5、垂直スイッチ
2により選択され駆動電極lに伝達される。
第2図に従来例を示すが、書込み素子7をドレイン電流
の飽和領域で使用する場合、すなわち書込み素子7を定
電流源として動作させる時理想的にはドレイン電流は書
込み素子7のドレイン電圧によらず一定でなければなら
ないが、実際にはチャンネル下の空乏層が拡がりドレイ
ン電流はドレイン電圧の増加にともない増加する。ドレ
イン電流の増加は信号電流のばらつきにつながり表示品
質低下の原因となる。書込み素子7のみに着目すれば、
チャンネル下の基板の不純物濃度を高める事によりこの
傾向は低減される。しかし他の素子群たとえば水平走査
回路の能力は基板の不純物濃度を高める事により低下す
る。また、書込み素子7をドレイン電流の定電流領域で
動作させる場合、すなわら定電流源として使用する時、
基板上の各書込み素子は全て同一電流値で書込み動作が
なされなければならない。
の飽和領域で使用する場合、すなわち書込み素子7を定
電流源として動作させる時理想的にはドレイン電流は書
込み素子7のドレイン電圧によらず一定でなければなら
ないが、実際にはチャンネル下の空乏層が拡がりドレイ
ン電流はドレイン電圧の増加にともない増加する。ドレ
イン電流の増加は信号電流のばらつきにつながり表示品
質低下の原因となる。書込み素子7のみに着目すれば、
チャンネル下の基板の不純物濃度を高める事によりこの
傾向は低減される。しかし他の素子群たとえば水平走査
回路の能力は基板の不純物濃度を高める事により低下す
る。また、書込み素子7をドレイン電流の定電流領域で
動作させる場合、すなわら定電流源として使用する時、
基板上の各書込み素子は全て同一電流値で書込み動作が
なされなければならない。
原理的には各素子のサイズを同一にする事により同一電
流値で書込みが出来るはずであるが、実際には各書込み
素子の接続される書込み接地線が共通で、ある有限な抵
抗値をもつ為、書込み電流値は電流の取り出し側から遠
くなるに従い小さい値となる。この現象は次の様に説明
される。
流値で書込みが出来るはずであるが、実際には各書込み
素子の接続される書込み接地線が共通で、ある有限な抵
抗値をもつ為、書込み電流値は電流の取り出し側から遠
くなるに従い小さい値となる。この現象は次の様に説明
される。
ある書込み素子により書込み電流を取り出した時書込み
接地線の抵抗により書込み接地線に電圧降下を生じ、書
込み素子のソース電位が上昇し、書込み素子のゲートル
ソース間電圧が減少する。
接地線の抵抗により書込み接地線に電圧降下を生じ、書
込み素子のソース電位が上昇し、書込み素子のゲートル
ソース間電圧が減少する。
これにより書込み素子のドレイン電流が減少し、また、
書込み電流の取り出し側から遠ければ遠い程電圧降下が
増加し電流値は減少する。本発明の目的は上記信号電流
のばらつきを低減し、表示品質の向上を計り動作特性を
向上し、動作特性の良好なアクティブマトリクス基板を
提供することにある。
書込み電流の取り出し側から遠ければ遠い程電圧降下が
増加し電流値は減少する。本発明の目的は上記信号電流
のばらつきを低減し、表示品質の向上を計り動作特性を
向上し、動作特性の良好なアクティブマトリクス基板を
提供することにある。
本発明のアクティブマトリクス基板は、 a)上記制
御素子の内、書込み素子の集積化される領域と上記各素
子群を少なくとも2つ以上の領域に集積化し、上記書込
み素子と各素子群の素子特性を変える手段として、基板
と異なる不純物層を設け、該不純物rfi領域の中に各
素子群を集積化し各素子群の素子特性をそれぞれに変え
られるよう構成する、 b)異なる不純物層領域に集積化される素子の特性を変
える手段として、基板主表面に設ける上記具なる不純物
N領域の不純物濃度を基板の不純物濃度より高め、かつ
それぞれの領域ごとに不純物濃度を異ならしめ、必要な
素子特性に従い各素子群を異なる不純物濃度の領域に集
積化する、C)上記書込み素子の集積化される不純物層
領域の不純物濃度を他の素子群の集積化される不純物層
領域の不純物濃度よりも高くならしめた、d)書込み素
子は第1書込み素子と第2書込み素子の2素子からなり
、 e)第1書込み素子と第2書込み素子のドレインは水平
スイッチのソースに接続され、第1書込み素子のソース
は第1書込み接地線に接続され、第2書込み素子のソー
ス第2書込み接地線に接続され、第1書込み素子と第2
書込み素子のゲートは書込みゲート制御線に接続される
ような構成としたことを特徴とする。
御素子の内、書込み素子の集積化される領域と上記各素
子群を少なくとも2つ以上の領域に集積化し、上記書込
み素子と各素子群の素子特性を変える手段として、基板
と異なる不純物層を設け、該不純物rfi領域の中に各
素子群を集積化し各素子群の素子特性をそれぞれに変え
られるよう構成する、 b)異なる不純物層領域に集積化される素子の特性を変
える手段として、基板主表面に設ける上記具なる不純物
N領域の不純物濃度を基板の不純物濃度より高め、かつ
それぞれの領域ごとに不純物濃度を異ならしめ、必要な
素子特性に従い各素子群を異なる不純物濃度の領域に集
積化する、C)上記書込み素子の集積化される不純物層
領域の不純物濃度を他の素子群の集積化される不純物層
領域の不純物濃度よりも高くならしめた、d)書込み素
子は第1書込み素子と第2書込み素子の2素子からなり
、 e)第1書込み素子と第2書込み素子のドレインは水平
スイッチのソースに接続され、第1書込み素子のソース
は第1書込み接地線に接続され、第2書込み素子のソー
ス第2書込み接地線に接続され、第1書込み素子と第2
書込み素子のゲートは書込みゲート制御線に接続される
ような構成としたことを特徴とする。
本発明の作用を述べれば、第3図に示すように不純物濃
度Aの不純物層上の素子のVo I++特性と不純
物濃度Bの不純物層上の素子のV o −1、特性を比
較すれば、ドレイン電流I、のばらつきΔ1.は以下の
様になり不純物濃度Aの不純物層上の素子はドレイン電
流!。のドレイン電圧■。に対する依存性が少な(なり
、信号°電流のばらつきの原因となる書込み素子のドレ
イン電流のばらつきが低減される。
度Aの不純物層上の素子のVo I++特性と不純
物濃度Bの不純物層上の素子のV o −1、特性を比
較すれば、ドレイン電流I、のばらつきΔ1.は以下の
様になり不純物濃度Aの不純物層上の素子はドレイン電
流!。のドレイン電圧■。に対する依存性が少な(なり
、信号°電流のばらつきの原因となる書込み素子のドレ
イン電流のばらつきが低減される。
1oa+ + les+不純物不
純物濃度線物Bのとき ΔI!lA 〈 ΔIDI また、第1図に示す様に、垂直信号線4が1本に対し書
込み素子を7と71の様に2素子を1組として構成し、
書込み素子7と書込み素子71のソースをそれぞれ異な
る書込み接地線8.81に接続し、書込み動作を書込み
素子7と71を通して行なう、このとき書込み素子7に
流れる書込み電流は書込み接地線8により取り出され、
書込み素子71に流れる電流は書込み接地線81により
取り出され、書込み接地線には書込み電流と書込み接地
線の抵抗に比例した電圧降下を生じる。この電圧降下は
各書込み素子の基板上の位置により異なるが、書込み接
地線8と書込み接地線81に流れる書込み電流を互いに
反対方向から取り出し合成する事により、書込み接地線
の位置による電圧降下値の差は補償される事となる。す
なわち各書込み素子の書込み電流値の位置による依存性
が補償され、信号電流のばらつきが低減される。
純物濃度線物Bのとき ΔI!lA 〈 ΔIDI また、第1図に示す様に、垂直信号線4が1本に対し書
込み素子を7と71の様に2素子を1組として構成し、
書込み素子7と書込み素子71のソースをそれぞれ異な
る書込み接地線8.81に接続し、書込み動作を書込み
素子7と71を通して行なう、このとき書込み素子7に
流れる書込み電流は書込み接地線8により取り出され、
書込み素子71に流れる電流は書込み接地線81により
取り出され、書込み接地線には書込み電流と書込み接地
線の抵抗に比例した電圧降下を生じる。この電圧降下は
各書込み素子の基板上の位置により異なるが、書込み接
地線8と書込み接地線81に流れる書込み電流を互いに
反対方向から取り出し合成する事により、書込み接地線
の位置による電圧降下値の差は補償される事となる。す
なわち各書込み素子の書込み電流値の位置による依存性
が補償され、信号電流のばらつきが低減される。
第1図に本発明の一実施例を示す。
駆動電極1、垂直スイッチ2、水平スイッチ5、消去素
子6、書込み素子7、書込み素子71はアレイ状に複数
個配置され、書込み信号は駆動電極1から、垂直走査回
路21により選択される垂直スイッチ2を通り垂直信号
線4に伝達される。さらに水平走査回路20により選択
される水平スイッチ5を通った信号は、書込み素子7と
71を通り、書込み接地線8と81に伝達される。書込
み接地線8と81に伝達した書込み信号を互いに反対方
向から取り出し合成すれば、各書込み素子の位置による
電流値の依存性が少ない一定の書込み信号が得られ、書
込み素子の集積化される領域700の不純物濃度を他の
素子群の集積化される領域100の不純物濃度より高め
ることより、書込み素子7.71のドレイン電圧の変動
に対し安定な書込み信号が得られる。
子6、書込み素子7、書込み素子71はアレイ状に複数
個配置され、書込み信号は駆動電極1から、垂直走査回
路21により選択される垂直スイッチ2を通り垂直信号
線4に伝達される。さらに水平走査回路20により選択
される水平スイッチ5を通った信号は、書込み素子7と
71を通り、書込み接地線8と81に伝達される。書込
み接地線8と81に伝達した書込み信号を互いに反対方
向から取り出し合成すれば、各書込み素子の位置による
電流値の依存性が少ない一定の書込み信号が得られ、書
込み素子の集積化される領域700の不純物濃度を他の
素子群の集積化される領域100の不純物濃度より高め
ることより、書込み素子7.71のドレイン電圧の変動
に対し安定な書込み信号が得られる。
本発明によれば、書込み素子の集積化される不純物層領
域の不純物濃度を他の素子群の集積化される不純物層の
不純物濃度よりも高め、かつ書込み素子のチャンツル長
を10μm以上とするような構成としたことにより、従
来よりも信号電流のばらつきを大幅に低減でき、表示品
質の向上に大きな降下があり、また他の素子群の特性も
向上する。また書込み素子を2素子で1組とし、それぞ
れの書込み素子のソースを互いに異なる書込み接地線に
接続する様な構成とし、書込み電流を互いに反対方間か
ら取り出し合成する事により、各書込み素子の基板上の
位置による書込み電流値の依存性を補償する事ができ、
従来よりも信号電流のばらつきが大幅に低減される。
域の不純物濃度を他の素子群の集積化される不純物層の
不純物濃度よりも高め、かつ書込み素子のチャンツル長
を10μm以上とするような構成としたことにより、従
来よりも信号電流のばらつきを大幅に低減でき、表示品
質の向上に大きな降下があり、また他の素子群の特性も
向上する。また書込み素子を2素子で1組とし、それぞ
れの書込み素子のソースを互いに異なる書込み接地線に
接続する様な構成とし、書込み電流を互いに反対方間か
ら取り出し合成する事により、各書込み素子の基板上の
位置による書込み電流値の依存性を補償する事ができ、
従来よりも信号電流のばらつきが大幅に低減される。
また本発明によれば、従来の様に書込み接地線の砥抗値
を減少させる為に書込み接地線の幅を大幅に拡げる必要
が少なべなり設計上の余裕度が大きくなりチップサイズ
の減少が計れ、コストダウンにも大きな効果がある。
を減少させる為に書込み接地線の幅を大幅に拡げる必要
が少なべなり設計上の余裕度が大きくなりチップサイズ
の減少が計れ、コストダウンにも大きな効果がある。
第1図は本発明の実施例を示す回路図
第2図は従来例を示す回路図。
第3図はドレイン電圧−ドレイン電流特性図。
1・・・駆動電極、2・・・垂直スイッチ、3・・・垂
直スイッチ選択線、4・・・垂直信号線、5・・・水平
スイッチ、6・・・消去素子、7・・・第1書込み素子
、8・・・第1書込み接地線、9・・・書込みゲート制
御線、10・・・消去信号線、11・・・消去ゲート制
御線、20・・・水平走査回路、21・・・垂直走査回
路、71・・・第2書込み素子、81・・・第2書込み
接地線、100・700・・・基板と異なる不純物NS
W域以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 最 上 務 他1名・
直スイッチ選択線、4・・・垂直信号線、5・・・水平
スイッチ、6・・・消去素子、7・・・第1書込み素子
、8・・・第1書込み接地線、9・・・書込みゲート制
御線、10・・・消去信号線、11・・・消去ゲート制
御線、20・・・水平走査回路、21・・・垂直走査回
路、71・・・第2書込み素子、81・・・第2書込み
接地線、100・700・・・基板と異なる不純物NS
W域以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 最 上 務 他1名・
Claims (1)
- 【特許請求の範囲】 二次元状に配列した複数個の駆動電極と上記駆動電極の
選択を行なう複数個の垂直スイッチと上記垂直スイッチ
を接続する複数の垂直信号線と上記垂直信号線を任意に
選択するための水平スイッチと上記垂直信号線の信号を
制御するための複数の制御素子と上記垂直スイッチの開
閉を行なう垂直走査回路及び上記水平スイッチの開閉を
行なう水平走査回路を備えたアクティブマトリクス基板
において、 a)書込み素子の集積化される領域と上記各素子群を少
なくとも2つ以上の領域に集積化し、上記書込み素子と
各素子群の素子特性を変える手段として、基板と異なる
不純物層を設け、該不純物層領域の中に各素子群を集積
化し各素子群の素子特性をそれぞれに変えられるよう構
成されており、 b)異なる不純物層領域に集積化される素子の特性を変
える手段として、基板主表面に設ける上記異なる不純物
層領域の不純物濃度を基板の不純物濃度より高め、かつ
それぞれの領域ごとに不純物濃度を異ならしめ、必要な
素子特性に従い各素子群を異ならしめ、必要な素子特性
に従い各素子群を異なる不純物濃度の領域に集積化して
おり、 c)上記書込み素子の集積化される不純物層領域の不純
物濃度を他の素子群の集積化される不純物層領域の不純
物濃度よりも高くならしめており、 d)書込み素子は第1書込み素子と第2書込み素子の2
素子からなり、 e)第1書込み素子と第2書込み素子のドレインは水平
スイッチのソースに接続されており、第1書込み素子の
ソースは第1書込み接地線に接続されており、第2書込
み素子のソースは第2書込み接地線に接続されており、
第1書込み素子と第2書込み素子のゲートは書込みゲー
ト制御線に接続されていることを特徴とするアクティブ
マトリクス基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61142209A JPS62297888A (ja) | 1986-06-18 | 1986-06-18 | アクテイブマトリクス基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61142209A JPS62297888A (ja) | 1986-06-18 | 1986-06-18 | アクテイブマトリクス基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62297888A true JPS62297888A (ja) | 1987-12-25 |
Family
ID=15309936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61142209A Pending JPS62297888A (ja) | 1986-06-18 | 1986-06-18 | アクテイブマトリクス基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62297888A (ja) |
-
1986
- 1986-06-18 JP JP61142209A patent/JPS62297888A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2851962B2 (ja) | 半導体読み出し専用メモリ | |
CN104241284A (zh) | 双模晶体管装置及其操作方法 | |
JPH05167042A (ja) | 読出専用メモリ | |
JPS59138364A (ja) | 半導体装置 | |
GB1308806A (en) | Semiconductor memory using variable threshold transistors | |
US20070045715A1 (en) | Semiconductor storage device | |
US7679952B2 (en) | Electronic circuit with a memory matrix | |
JP3474758B2 (ja) | 不揮発性半導体記憶装置 | |
JPS62297888A (ja) | アクテイブマトリクス基板 | |
KR900008185B1 (ko) | 판독전용 반도체 기억장치 | |
JPS62297885A (ja) | アクテイブマトリクス基板 | |
JPS62297889A (ja) | アクテイブマトリクス基板 | |
JPS62297890A (ja) | アクテイブマトリクス基板 | |
JPS62297884A (ja) | アクテイブマトリクス基板 | |
JP2002231949A (ja) | 半導体装置 | |
US6355960B1 (en) | ESD protection for open drain I/O pad in integrated circuit with parasitic field FET devices | |
JPS62297899A (ja) | アクテイブマトリクス基板 | |
JP2007005448A (ja) | 不揮発性半導体記憶装置 | |
JPS62299065A (ja) | アクテイブマトリクス基板 | |
FR2402919A1 (fr) | Dispositif de commande d'inscription/lecture pour une memoire a semiconducteurs bipolaire | |
JPS62297891A (ja) | アクテイブマトリクス基板 | |
JP5112731B2 (ja) | Flotox型eeprom | |
JPS62299357A (ja) | アクテイブマトリクス基板 | |
US5821588A (en) | Transistor and semiconductor device | |
EP0814513B1 (de) | Monolithisch integrierte Mehrfachbetriebsartenschaltung |