JPS62299357A - アクテイブマトリクス基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔産業上の利用分野〕 本発明は半導体基板上に多数の駆動電極と各駆動電極に
信号を書き込み、または消去する為の走査回路及び制御
回路を集積化したアクティブマトリクス基板に関する。

〔発明の概要〕

本発明はアクティブマトリクス基板において、第１書込
み素子の接続される第１書込み接地線と第３書込み素子
の接続される第２書込み接地線を設け、また書込み動作
時の全書込み電流を一定にする為の第１、第２制御素子
を設けた事により、アクティブマトリクス基板の書込み
特性を改善し、表示品質低下の原因となる信号電流のば
らつきを低減するものである。

〔従来の技術〕

従来例を第３図に示す、従来は同一基板上に、複数の垂
直スイッチ２、複数の駆＃ＪＪＴＬ掻ｌ、複数の水平ス
イッチ５、水平走査回路２０、垂直走査回路２１、制御
素子６．７が集積化され、信号は制御回路（書込み素子
、消去素子）により制御され、水平スイッチ５、垂直ス
イッチ２により選択され駆動電極１に伝達される。

〔発明が解決しようとする問題点〕

第３図に従来例を示すが、書込み素子７をドレイン電流
の飽和領域で使用する場合、すなわちυ込み素子７を定
電流源として動作させる時理想的にはドレイン電流は書
込み素子７のドレイン電圧によらず一定でなければなら
ないが、実際にはチャンネル下の空乏層が拡がりドレイ
ン電流はドレイン電圧の増加にともない増加する。ドレ
イン電流の増加は信号電流のばらつきにつながり表示品
質低下の原因となる。また、書込み素子７をドレイン電
流の定電流領域で動作させる場合、すなわら定電流源と
して使用する時、基板上の各書込み素子は全て同一電流
値で書込み動作がなされなければならない。

原理的には各素子のサイズを同一にする事により同一電
流値で書込みが出来るはずであるが、実際には各書込み
素子の接続される書込み接地線が共通で、ある有限な抵
抗値をもつ為、書込み電流値は電流の取り出し側から遠
くなるに従い小さい値となる。この現象は次の襟に説明
される。

ある書込み素子により書込み電流を取り出した時書込み
接地線の抵抗により書込み接地線に電圧降下を生じ、書
込み素子のソース電位が上昇し、書込み素子のゲートル
ソース間電圧が減少する。

これにより書込み素子のドレイン電流が減少し、また、
書込み電流の取り出し側から遠ければ遠い流電圧降下が
増加し電流値は減少する０本発明の目的は上記信号電流
のばらつきを低減し、表示品質の向上を計り動作特性の
良好なアクティブマトリクス基板を提供することにある
。

〔問題点を解決するための手段〕

本発明のアクティブマトリクス基板は、ａ）書込み素子
は第１、第２、第３、第４８込み素子からなり、第１と
第２書込み素子のソースは第１書込み接地線に接続され
、第３と第４書込み素子のソースは第２書込み接地線に
接続され、第１書込み素子と第３書込み素子のドレイン
は水平スイッチのソースに接続され、第２書込み素子と
第４書込み素子のドレインは書込み制御線に接続され、
第１、第３書込み素子のゲートは書込みゲート制御線に
接続される、 ｂ）第１制御素子のソースは接地線に接続され、第１制
御素子のドレインは第２制御素子のソースと第２書込み
素子と第４書込み素子のゲートに接続され、第２制御素
子のドレインは書込みゲート制御線に接続され、第１制
御素子のゲートは反転素子の入力に接続され、第２制御
素子のゲートは反転素子の出力に接続され、反転素子の
入力は水平走査回路の出力に接続される、 Ｃ）上記各素子群の集積化される基板の不純物濃度は１
×１０１５以上となるような構成としたことを特徴とす
る。

〔作用〕

本発明の作用を述べれば、第２、第４四込み素子と第１
、第２制ｉＴＪ素子により、書込み時に第１、第２書込
み接地線に流れる全δ込み電流を一定とする事で、書込
み素子の位置による書込み電流の変動をより効果的に補
償することができる。また各素子群の集積化される基板
の不純物濃度をｌ×１０’Ｓ以上とした事により、会込
み素子のドレイン電圧の変動による書込み電流の変動が
低減される。

〔実施例〕

第１図に本発明の実施例を示す。

駆動電極１、垂直スイッチ２、水平スイッチ５、消去素
子６、書込み素子７はアレイ状に複数個配置され、書込
み信号は駆動電極１から、垂直走査回路２１により選択
される垂直スイッチ２を通り垂直信号線４に伝達される
。さらに水平走査回路２０により選択される水平スイッ
チ５を通った信号は第１書込み素子７０、第３書込み素
子７１を通り、それぞれ第１書込み接地線８と第２書込
み接地線８１に伝達される。このとき書込み接地線には
書込み電流と書込み接地線の抵抗に比例した電圧降下を
生じる。この電圧降下は各書込み素子の基板上の位置と
全書込み電流の値により異なるが、制御素子９３と制御
素子９４により第１、第２書込み接地線に流れる電流を
全書込み数によらず一定にする事と、第１書込み接地線
８と第２書込み接地線８１に流れるδ込み電流を互いに
反対方向から取り出し合成する事により、書込み素子の
位置による書込み電流の変動をより精度よく補償するこ
とができる。

〔発明の効果〕

本発明によれば、第１、第３書込み素子のソースを互い
に異なる第１、第２書込み接地線に接続し、第１、第２
制御素子により書込み動作時の全書込み電流の値を一定
にし、それぞれの書込み電流を互いに反対方向から取り
出し合成する事により各書込み素子の基板上の位置によ
る凹込み電流値の依存性を効果的に補償する事ができ、
従来よりも電流のばらつきが大幅に低減される。

また本発明によれば、従来の様に書込み接地線の抵抗値
を減少させる為に書込み接地線の幅を大幅に拡げる必要
が少な（なり、設計上の余裕度が大きぐなり、チップサ
イズの減少が計れ、コストダウンにも大きな効果がある
。

【図面の簡単な説明】

第１図は本発明の実施例を示す回路図。 第２図は従来例を示す回路図。 ｌ・・・駆動電極、２・・・垂直スイッチ、３・・・垂
直スイッチ選択線、４・・・垂直信号線、５・・・水平
スイッチ、６・・・消去素子、７０・・・第１書込み素
子、７１・・・第３書込み素子、９１・・・第２書込み
素子、９２・・・第４四込み素子、９３・・・第１制御
素子、９４・・・第２制御素子、９５・・・反転素子、
８・・・第１書込み接地線、８１・・・第２書込み接地
線、９・・・書込みゲート制御綿、ｌＯ・・・消去信号
線、１１・・・消去ゲート制御線、１２・・・書込み制
御線、１３・・・接地線、２０・・・水平走査回路、２
１・・・垂直走査回路以　　　上

Claims (1)

1. 【特許請求の範囲】 二次元状に配列した複数個の駆動電極と上記駆動電極の
   選択を行なう複数個の垂直スイッチと上記垂直スイッチ
   を接続する複数の垂直信号線と上記垂直信号線を任意に
   選択するための水平スイッチと上記垂直信号線の信号を
   制御するための複数の制御素子と上記垂直スイッチの開
   閉を行なう垂直走査回路及び上記水平スイッチの開閉を
   行なう水平走査回路を備えたアクティブマトリクス基板
   において、 ａ）書込み素子は第１、第２、第３、第４書込み素子か
   らなり、第１と第２書込み素子のソースは第１書込み接
   地線に接続されており、第３と第４書込み素子のソース
   は第２書込み接地線に接続されており、第１書込み素子
   と第３書込み素子のドレインは水平スイッチのソースに
   接続されており、第２書込み素子と第４書込み素子のド
   レインは書込み制御線に接続されており、第１、第３書
   込み素子のゲートは書込みゲート制御線に接続されてお
   り、 ｂ）第１制御素子のソースは接地線に接続されており、
   第１制御素子のドレインは第２制御素子のソースと第２
   書込み素子と第４書込み素子のゲートに接続されており
   、第２制御素子のドレインは書込みゲート制御線に接続
   されており、第１制御素子のゲートは反転素子の入力に
   接続されており、第２制御素子のゲートは反転素子の出
   力に接続されており、反転素子の入力は水平走査回路の
   出力に接続されており、 ｃ）上記各素子群の集積化される基板の不純物濃度は１
   ×１０＾１＾５以上となることを特徴とするアクティブ
   マトリクス基板。