JPS62299065A - アクテイブマトリクス基板 - Google Patents
アクテイブマトリクス基板Info
- Publication number
- JPS62299065A JPS62299065A JP61142214A JP14221486A JPS62299065A JP S62299065 A JPS62299065 A JP S62299065A JP 61142214 A JP61142214 A JP 61142214A JP 14221486 A JP14221486 A JP 14221486A JP S62299065 A JPS62299065 A JP S62299065A
- Authority
- JP
- Japan
- Prior art keywords
- write
- writing
- elements
- region
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 24
- 239000011159 matrix material Substances 0.000 title claims description 9
- 239000012535 impurity Substances 0.000 claims description 40
- 229920006395 saturated elastomer Polymers 0.000 claims description 6
- 230000007704 transition Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000003786 synthesis reaction Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔産業上の利用分野〕
本発明は半導体基板上に多数の駆動電極と各駆動1を極
に信号を書き込み、または消去する為の走査回路及び制
御回路を集積化したアクティブマトリクス基板に関する
。
に信号を書き込み、または消去する為の走査回路及び制
御回路を集積化したアクティブマトリクス基板に関する
。
本発明はアクティブマトリクス基板において、書込み素
子の集積化される領域と他の素子群の集積化される領域
を少なくとも2つ以上の領域に分離し、また第1書込み
素子の接続される第1書込み接地線と第3書込み素子の
接続される第2書込み接地線を設け、また書込み動作時
の全書込み電流を一定にする為の第1、第2制御素子を
設けた事により、アクティブマトリクス基板の書込み特
性を改善し、表示品質低下の原因となる信号NKのばら
つきを低減するものである。
子の集積化される領域と他の素子群の集積化される領域
を少なくとも2つ以上の領域に分離し、また第1書込み
素子の接続される第1書込み接地線と第3書込み素子の
接続される第2書込み接地線を設け、また書込み動作時
の全書込み電流を一定にする為の第1、第2制御素子を
設けた事により、アクティブマトリクス基板の書込み特
性を改善し、表示品質低下の原因となる信号NKのばら
つきを低減するものである。
従来例を第3図に示す、従来は同一基板上に、複数の垂
直スイッチ2、複数の駆動電極1、複数の水平スイッチ
5、水平走査回路20、垂直走査回路21、制御素子6
.7が集積化され、信号は制御回路(書込み素子、消去
素子)により制御され、水平スイッチ5、垂直スイッチ
2により選択され駆動電極1に伝達される。
直スイッチ2、複数の駆動電極1、複数の水平スイッチ
5、水平走査回路20、垂直走査回路21、制御素子6
.7が集積化され、信号は制御回路(書込み素子、消去
素子)により制御され、水平スイッチ5、垂直スイッチ
2により選択され駆動電極1に伝達される。
第3図に従来例を示すが、書込み素子7をドレイン電流
の飽和領域で使用する場合、すなわち書込み素子7を定
を流源として動作させる時理想的にはドレイン電流は書
込み素子7のドレイン電圧によらず一定でなければなら
ないが、実際にはチャンネル下の空乏層が拡がりドレイ
ン電流はドレイン電圧の増加にともない増加する。ドレ
イン電流の増加は信号電流のばらつきにつながり表示品
質低下の原因となる。書込み素子7のみに着目すれば、
チャンネル下の基板の不純物濃度を高める事によりこの
傾向は低減される。しかし他の素子群たとえば水門走査
回路の能力は基板の不純物濃度を高める事により低下す
る。また、書込み素子7をドレイン電流の定電流領域で
動作させる場合、すなわら定電流源として使用する時、
基板上の各書込み素子は全て同一1i2it値で書込み
動作がなされなければならない。
の飽和領域で使用する場合、すなわち書込み素子7を定
を流源として動作させる時理想的にはドレイン電流は書
込み素子7のドレイン電圧によらず一定でなければなら
ないが、実際にはチャンネル下の空乏層が拡がりドレイ
ン電流はドレイン電圧の増加にともない増加する。ドレ
イン電流の増加は信号電流のばらつきにつながり表示品
質低下の原因となる。書込み素子7のみに着目すれば、
チャンネル下の基板の不純物濃度を高める事によりこの
傾向は低減される。しかし他の素子群たとえば水門走査
回路の能力は基板の不純物濃度を高める事により低下す
る。また、書込み素子7をドレイン電流の定電流領域で
動作させる場合、すなわら定電流源として使用する時、
基板上の各書込み素子は全て同一1i2it値で書込み
動作がなされなければならない。
原理的には各素子のサイズを同一にする事により同一電
流値で書込みが出来るはずであるが、実際には各書込み
素子の接続される書込み接地線が共通で、ある有限な上
杭値をもつ為、書込み電流値は電流の取り出し側から遠
くなるに従い小さい値となる。この現象は次の様に説明
される。
流値で書込みが出来るはずであるが、実際には各書込み
素子の接続される書込み接地線が共通で、ある有限な上
杭値をもつ為、書込み電流値は電流の取り出し側から遠
くなるに従い小さい値となる。この現象は次の様に説明
される。
ある書込み素子により書込み電流を取り出した時書込み
接地線の上杭により書込み接地線に電圧降下を生じ、書
込み素子のソース電位が上昇し、書込み素子のゲートル
ソース間電圧が減少する。
接地線の上杭により書込み接地線に電圧降下を生じ、書
込み素子のソース電位が上昇し、書込み素子のゲートル
ソース間電圧が減少する。
これにより書込み素子のドレイン電流が減少し、また、
四込み電流の取り出し側から遠ければ遠い程電圧降下が
増加し電流値は減少する。本発明の目的は上記信号電流
のばらつきを低減し、表示品質の向上を計り動作特性の
良好なアクティブマトリクス基板を提供することにある
。
四込み電流の取り出し側から遠ければ遠い程電圧降下が
増加し電流値は減少する。本発明の目的は上記信号電流
のばらつきを低減し、表示品質の向上を計り動作特性の
良好なアクティブマトリクス基板を提供することにある
。
本発明のアクティブマトリクス基板は、a)書込み素子
の集積化される領域と上記各素子群を少なくとも2つ以
上の領域に集積化し、上記書込み素子と各素子群の素子
特性を変える手段として、基板と異なる不純物層を設け
、該不純物層領域の中に各素子群を集積化し各素子群の
素子特性をそれぞれに変えられるよう構成する、b)異
なる不純物層領域に集積化される素子の特性を変える手
段として、基板主表面に設ける上記具なる不純物層領域
の不純物濃度を基板の不純物。
の集積化される領域と上記各素子群を少なくとも2つ以
上の領域に集積化し、上記書込み素子と各素子群の素子
特性を変える手段として、基板と異なる不純物層を設け
、該不純物層領域の中に各素子群を集積化し各素子群の
素子特性をそれぞれに変えられるよう構成する、b)異
なる不純物層領域に集積化される素子の特性を変える手
段として、基板主表面に設ける上記具なる不純物層領域
の不純物濃度を基板の不純物。
濃度より高め、かつそれぞれの領域ごとに不純物濃度を
異ならしめ、必要な素子特性に従い各素子群を異なる不
純物濃度の領域に集積化する、C)上記書込み素子の集
積化される不純物層領域の不純物濃度を他の素子群の集
積化される不純物層領域の不純物濃度よりも高くならし
めた、d)書込み素子は第1、第2、第3、第4、第5
書込み素子からなり、第1と第2書込み素子のソースは
第1書込み接地線に接続され、第3と第4書込み素子の
ソースは第2書込み接地線に接続され、第1書込み素子
と第3書込み素子のドレインは第5書込み素子のソース
に接続され、第2書込み素子と第4書込み素子のドレイ
ンは書込み制御線に接続され、第5書込み素子のドレイ
ンは水平スイッチのソースに接続され、第1、第3、第
5書込み素子のゲートは書込みゲート制御線に接続され
る、 e)第1制御素子のソースは接地線に接続され、第1制
御素子のドレインは第2制御素子のソースと第2書込み
素子と第4書込み素子のゲートに接続され、第2制御素
子のドレインは書込みゲート制御線に接続され、第1制
御素子のゲートは反転素子の入力に接続され、第2制御
素子のゲートは反転素子の出力に接続され、反転素子の
入力は水平走査回路の出力に接続される、 f)第1書込み素子と第3書込み素子はドレイン電流の
飽和領域かまたは非飽和領域の飽和領域との遷移領域近
傍を動作点としてならしめ、第5書込み素子はドレイン
電流の飽和領域を動作点としてならしめるような構成と
したことを特徴とする。
異ならしめ、必要な素子特性に従い各素子群を異なる不
純物濃度の領域に集積化する、C)上記書込み素子の集
積化される不純物層領域の不純物濃度を他の素子群の集
積化される不純物層領域の不純物濃度よりも高くならし
めた、d)書込み素子は第1、第2、第3、第4、第5
書込み素子からなり、第1と第2書込み素子のソースは
第1書込み接地線に接続され、第3と第4書込み素子の
ソースは第2書込み接地線に接続され、第1書込み素子
と第3書込み素子のドレインは第5書込み素子のソース
に接続され、第2書込み素子と第4書込み素子のドレイ
ンは書込み制御線に接続され、第5書込み素子のドレイ
ンは水平スイッチのソースに接続され、第1、第3、第
5書込み素子のゲートは書込みゲート制御線に接続され
る、 e)第1制御素子のソースは接地線に接続され、第1制
御素子のドレインは第2制御素子のソースと第2書込み
素子と第4書込み素子のゲートに接続され、第2制御素
子のドレインは書込みゲート制御線に接続され、第1制
御素子のゲートは反転素子の入力に接続され、第2制御
素子のゲートは反転素子の出力に接続され、反転素子の
入力は水平走査回路の出力に接続される、 f)第1書込み素子と第3書込み素子はドレイン電流の
飽和領域かまたは非飽和領域の飽和領域との遷移領域近
傍を動作点としてならしめ、第5書込み素子はドレイン
電流の飽和領域を動作点としてならしめるような構成と
したことを特徴とする。
本発明の作用を述べれば、書込み素子の集積化される不
純物層の不純物濃度を他の素子の集積化される不純物層
の不純物濃度より高めることと、第1、第3、第5書込
み素子による構成により、書込み電流の定電流特性が改
善され、第2、第4書込み素子と第1、第2制御素子に
より、書込み時に第1、第2書込み接地線に流れる全書
込み電流を一定にする事で、書込み素子の位置による書
込み電流の変動をより効果的に補償することが出来る。
純物層の不純物濃度を他の素子の集積化される不純物層
の不純物濃度より高めることと、第1、第3、第5書込
み素子による構成により、書込み電流の定電流特性が改
善され、第2、第4書込み素子と第1、第2制御素子に
より、書込み時に第1、第2書込み接地線に流れる全書
込み電流を一定にする事で、書込み素子の位置による書
込み電流の変動をより効果的に補償することが出来る。
〔実施例〕
第1〜2図に本発明の実施例を示す。
駆動電極1、垂直スイッチ2、水平スイッチ5、消去素
子6、書込み素子70.71.75はアレイ状に複数個
配置され、書込み信号は駆動電極lから垂直走査回路2
1により選択される垂直スイッチ2を通り垂直信号線4
に伝達される。
子6、書込み素子70.71.75はアレイ状に複数個
配置され、書込み信号は駆動電極lから垂直走査回路2
1により選択される垂直スイッチ2を通り垂直信号線4
に伝達される。
さらに水平走査回路20により選択される水平スイッチ
5を通った信号は第5書込み素子75、第1書込み素子
70、第3書込み素子71を通り、それぞれ第1書込み
接地線と第2書込み接地線に伝達される。
5を通った信号は第5書込み素子75、第1書込み素子
70、第3書込み素子71を通り、それぞれ第1書込み
接地線と第2書込み接地線に伝達される。
書込み動作時、負荷の変動により第5書込み素子75の
ドレイン電圧が上昇すると、第5書込み素子75は飽和
領域で動作するが、ドレイン電流はわずかに増加する。
ドレイン電圧が上昇すると、第5書込み素子75は飽和
領域で動作するが、ドレイン電流はわずかに増加する。
このとき第1と第3書込み素子のドレイン電圧も上昇す
るが、第1と第3書込み素子のドレイン電圧の上昇は第
5書込み素子75のゲートとソース間の電圧を減少させ
、第5゜書込み素子75のドレイン電流を減少させる働
きをする。この作用を利用し第1、第3、第5書込′み
素子の動作点を適当に設定する事により非常に安定した
ドレイン電流の飽和特性を得る事ができ、また書込み素
子の集積化される不純物層700の不純物濃度を他の素
子群の集積化される不純物層100の不純物濃度より、
も高める事により他の素子群の動作特性を劣化させる事
な(、非常に優れた定電流特性を得る事ができる。
るが、第1と第3書込み素子のドレイン電圧の上昇は第
5書込み素子75のゲートとソース間の電圧を減少させ
、第5゜書込み素子75のドレイン電流を減少させる働
きをする。この作用を利用し第1、第3、第5書込′み
素子の動作点を適当に設定する事により非常に安定した
ドレイン電流の飽和特性を得る事ができ、また書込み素
子の集積化される不純物層700の不純物濃度を他の素
子群の集積化される不純物層100の不純物濃度より、
も高める事により他の素子群の動作特性を劣化させる事
な(、非常に優れた定電流特性を得る事ができる。
また、書込み電流は書込み素子70と書込み素子71を
通り、第1書込み接地線8と第2書込み接地&?181
にとり出され、このとき書込み接地線には書込み電流と
書込み接地線の抵抗に比例した電圧降下を生じる。この
電圧降下は各書込み素子の基板上の位置と全書込み電流
の値により異なるが、制御素子93と制御素子94によ
り第1、第2書込み接地線に流れる電流を全書込み数に
よらず一定にする事と、第1書込み接地線8と第2書込
み接地線81に流れる書込み電流を互いに反対方向から
取り出し合成する事により、書込み素子の位置による書
込み電流の変動をより精度よく補傷することができる。
通り、第1書込み接地線8と第2書込み接地&?181
にとり出され、このとき書込み接地線には書込み電流と
書込み接地線の抵抗に比例した電圧降下を生じる。この
電圧降下は各書込み素子の基板上の位置と全書込み電流
の値により異なるが、制御素子93と制御素子94によ
り第1、第2書込み接地線に流れる電流を全書込み数に
よらず一定にする事と、第1書込み接地線8と第2書込
み接地線81に流れる書込み電流を互いに反対方向から
取り出し合成する事により、書込み素子の位置による書
込み電流の変動をより精度よく補傷することができる。
本発明によれば、書込み素子の集積化される不純物層領
域の不純物濃度を他の素子群の集積化される不純物層の
不純物濃度よりも高め、かつ書込み素子を従来よりも定
電流特性の良い方式で構成したことにより、従来よりも
信号電流のばらつきを大幅に低減でき、動作特性の優れ
たアクティブマトリクス基板を容易に提供できる効果が
ある。
域の不純物濃度を他の素子群の集積化される不純物層の
不純物濃度よりも高め、かつ書込み素子を従来よりも定
電流特性の良い方式で構成したことにより、従来よりも
信号電流のばらつきを大幅に低減でき、動作特性の優れ
たアクティブマトリクス基板を容易に提供できる効果が
ある。
また、第1、第3書込み素子のソースを互いに異なる第
1、第2書込み接地線に接続し、第1、第2制御素子に
より書込み動作時の全書込み電流の値を一定にし、それ
ぞれの書込み電流を互いに反対方向から取り出し合成す
る事により各書込み素子の基板上の位置による書込み電
流値の依存性を効果的に8i償する事ができ、従来より
も書込み’t2itのばらつきが大幅に低減される。
1、第2書込み接地線に接続し、第1、第2制御素子に
より書込み動作時の全書込み電流の値を一定にし、それ
ぞれの書込み電流を互いに反対方向から取り出し合成す
る事により各書込み素子の基板上の位置による書込み電
流値の依存性を効果的に8i償する事ができ、従来より
も書込み’t2itのばらつきが大幅に低減される。
また本発明によれば、従来の様に書込み接地線の抵抗値
を減少させる為に書込み接地線の幅を大。
を減少させる為に書込み接地線の幅を大。
幅に拡げる必要が少なくなり、設計上の余裕度が大きく
なり、チップサイズの減少が計れ、コストダウンにも大
きな効果がある。
なり、チップサイズの減少が計れ、コストダウンにも大
きな効果がある。
第1図、第2図は本発明の実施例を示す回路図。
第3図は従来例を示す回路図。
1・・・駆動電極、2・・・垂直スイッチ、3・・・垂
直スイッチ選択線、4・・・垂直信号線、5・・・水平
スイッチ、6・・・消去素子、70・・・第1書込み素
子、71・・・第3書込み素子、75・・・第5書込み
素子、91・・・第2書込み素子、92・・・第4書込
み素子、93・・・第1制御素子、94・・・第2制御
素子、95・・・反転素子、8・・・第1書込み接地線
、81・・・第2書込み接地線、9・・・書込みゲート
制御線、10・・・消去信号線、11・・・消去ゲート
制′4′B線、12・・・書込み制御線、13・・・接
地線、20・・・水平走査回路、21・・・垂直走査回
路、100・700・・・基板と異なる不純物層領域 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 最 上 務 他1名第2図 第3図
直スイッチ選択線、4・・・垂直信号線、5・・・水平
スイッチ、6・・・消去素子、70・・・第1書込み素
子、71・・・第3書込み素子、75・・・第5書込み
素子、91・・・第2書込み素子、92・・・第4書込
み素子、93・・・第1制御素子、94・・・第2制御
素子、95・・・反転素子、8・・・第1書込み接地線
、81・・・第2書込み接地線、9・・・書込みゲート
制御線、10・・・消去信号線、11・・・消去ゲート
制′4′B線、12・・・書込み制御線、13・・・接
地線、20・・・水平走査回路、21・・・垂直走査回
路、100・700・・・基板と異なる不純物層領域 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 最 上 務 他1名第2図 第3図
Claims (1)
- 【特許請求の範囲】 二次元状に配列した複数個の駆動電極と上記駆動電極の
選択を行なう複数個の垂直スイッチと上記垂直スイッチ
を接続する複数の垂直信号線と上記垂直信号線を任意に
選択するための水平スイッチと上記垂直信号線の信号を
制御するための複数の制御素子と上記垂直スイッチの開
閉を行なう垂直走査回路及び上記水平スイッチの開閉を
行なう水平走査回路を備えたアクティブマトリクス基板
において、 a)書込み素子の集積化される領域と上記各素子群を少
なくとも2つ以上の領域に集積化し、上記書込み素子と
各素子群の素子特性を変える手段として、基板と異なる
不純物層を設け、該不純物層領域の中に各素子群を集積
化し各素子群の素子特性をそれぞれに変えられるよう構
成されており、 b)異なる不純物層領域に集積化される素子の特性を変
える手段として、基板主表面に設ける上記異なる不純物
層領域の不純物濃度を基板の不純物濃度より高め、かつ
それぞれの領域ごとに不純物濃度を異ならしめ、必要な
素子特性に従い各素子群を異なる不純物濃度の領域に集
積化しており、 c)上記書込み素子の集積化される不純物層領域の不純
物濃度を他の素子群の集積化される不純物層領域の不純
物濃度よりも高くならしめており、 d)書込み素子は第1、第2、第3、第4書、第5書込
み素子からなり、第1と第2書込み素子のソースは第1
書込み接地線に接続されており、第3と第4書込み素子
のソースは第2書込み接地線に接続されており、第1書
込み素子と第3書込み素子のドレインは第5書込み素子
のソースに接続されており、第2書込み素子と第4書込
み素子のドレインは書込み制御線に接続されており、第
5書込み素子のドレインは水平スイッチのソースに接続
されており、第1、第3、第5書込み素子のゲートは書
込みゲート制御線に接続されており、 e)第1制御素子のソースは接地線に接続されており、
第1制御素子のドレインは第2制御素子のソースと第2
書込み素子と第4書込み素子のゲートに接続されており
、第2制御素子のドレインは書込みゲート制御線に接続
されており、第1制御素子のゲートは反転素子の入力に
接続されており、第2制御素子のゲートは反転素子の出
力に接続されており、反転素子の入力は水平走査回路の
出力に接続されており、 f)第1書込み素子と第3書込み素子はドレイン電流の
飽和領域かまたは非飽和領域の飽和領域との遷移領域近
傍を動作点としてならしめ、第5書込み素子はドレイン
電流の飽和領域を動作点としてならしめることを特徴と
するアクティブマトリクス基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61142214A JPS62299065A (ja) | 1986-06-18 | 1986-06-18 | アクテイブマトリクス基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61142214A JPS62299065A (ja) | 1986-06-18 | 1986-06-18 | アクテイブマトリクス基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62299065A true JPS62299065A (ja) | 1987-12-26 |
Family
ID=15310056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61142214A Pending JPS62299065A (ja) | 1986-06-18 | 1986-06-18 | アクテイブマトリクス基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62299065A (ja) |
-
1986
- 1986-06-18 JP JP61142214A patent/JPS62299065A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4099069A (en) | Circuit producing a common clear signal for erasing selected arrays in a mnos memory system | |
US5282161A (en) | Eeprom cell having a read interface isolated from the write/erase interface | |
US20050073879A1 (en) | MRAM array having a segmented bit line | |
EP0102218A2 (en) | Sense amplifier circuit for semiconductor memory | |
JPH05167042A (ja) | 読出専用メモリ | |
US3439185A (en) | Logic circuits employing field-effect transistors | |
JPH08334413A (ja) | 赤外線撮像素子 | |
US4056807A (en) | Electronically alterable diode logic circuit | |
KR930014992A (ko) | 하나이상의 메모리 셀을 구비한 반도체 장치 | |
US5973960A (en) | Nonvolatile semiconductor memory device capable of storing analog or many-valued data at high speed and with a high degree of accuracy | |
KR900008185B1 (ko) | 판독전용 반도체 기억장치 | |
JPS62299065A (ja) | アクテイブマトリクス基板 | |
GB1292355A (en) | Digital data storage circuits using transistors | |
US4292547A (en) | IGFET Decode circuit using series-coupled transistors | |
CN107612541A (zh) | 半导体装置 | |
JPS62297889A (ja) | アクテイブマトリクス基板 | |
JPS62297890A (ja) | アクテイブマトリクス基板 | |
US5821588A (en) | Transistor and semiconductor device | |
JPS62299357A (ja) | アクテイブマトリクス基板 | |
JPS62297891A (ja) | アクテイブマトリクス基板 | |
JPS62297899A (ja) | アクテイブマトリクス基板 | |
JPH0793017B2 (ja) | 不揮発性半導体メモリ | |
JPS62297884A (ja) | アクテイブマトリクス基板 | |
DE102004011425B4 (de) | Speicherzellenfolgen in einem Widerstands-Kreuzungspunkt-Speicherzellarray | |
JPS62297888A (ja) | アクテイブマトリクス基板 |